CN106033776B - 一种vdmos器件的制作方法及vdmos器件 - Google Patents
一种vdmos器件的制作方法及vdmos器件 Download PDFInfo
- Publication number
- CN106033776B CN106033776B CN201510118906.8A CN201510118906A CN106033776B CN 106033776 B CN106033776 B CN 106033776B CN 201510118906 A CN201510118906 A CN 201510118906A CN 106033776 B CN106033776 B CN 106033776B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductivity type
- concentration
- oxide layer
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种VDMOS器件的制作方法及VDMOS器件，VDMOS器件，包括：第一导电类型衬底；位于第一导电类型衬底第一表面的第一导电类型外延层；位于第一导电类型外延层内第一浓度的第二导电类型体区；位于第一浓度的第二导电类型体区内的第一导电类型源区；位于第一导电类型外延层上的第一氧化层；位于第一氧化层上的氮化硅层，氮化硅层经刻蚀形成接触孔；位于接触孔内第二浓度的第二导电类型体区；位于氮化硅层上的多晶硅层；位于氮化硅层和多晶硅层上的第二氧化层；位于第二浓度的第二导电类型体区和第二氧化层上的第一金属层；位于第一导电类型衬底第二表面的第二金属层。本方案解决了由于VDMOS器件的制作流程涉及接触孔的光刻而导致元胞集成度较低的问题。
Description
技术领域
本发明涉及半导体芯片制造工艺技术领域，特别是涉及一种VDMOS器件的制作方法及VDMOS器件。
背景技术
现有技术中常规平面型VDMOS器件的制作流程涉及接触孔的光刻，但是，接触孔的光刻涉及到套准偏差，实际制作出来的接触孔，可能左偏或者右偏。这就造成了相邻多晶硅条之间的间距不能太小，否则会造成多晶硅与接触孔短路。这就是说元胞集成度(反映在多晶硅条的宽度以及相邻多晶硅条之间的间距上)受到了影响。
发明内容
本发明要解决的技术问题是提供一种VDMOS器件的制作方法及VDMOS器件，解决现有技术中由于VDMOS器件的制作流程涉及接触孔的光刻而导致元胞集成度较低的问题。
为了解决上述技术问题，本发明实施例提供一种VDMOS器件的制作方法，包括：
在位于第一导电类型衬底的第一表面的第一导电类型外延层上依次生成第一氧化层和氮化硅层；
在所述氮化硅层上生成多晶硅栅极；
在所述第一导电类型外延层内形成第一浓度的第二导电类型体区，且所述第一浓度第二导电类型体区与所述第一氧化层相接触；
在所述第一浓度第二导电类型体区内形成第一导电类型源区，且所述第一导电类型源区与所述第一氧化层相接触；
在所述多晶硅栅极的表面生成第二氧化层；
对外露的所述氮化硅层进行刻蚀，进而形成第二浓度的第二导电类型体区；
在所述第二氧化层以及第二浓度的第二导电类型体区的基础上生成第一金属层；
在所述第一导电类型衬底的与所述第一表面相对的第二表面上生成第二金属层；
其中，所述第一浓度的第二导电类型体区的第二导电类型离子浓度小于所述第二浓度的第二导电类型体区的第二导电类型离子浓度。
其中，在所述氮化硅层上生成多晶硅栅极的步骤包括：
在所述氮化硅层上生成多晶硅层；
对所述多晶硅层进行光刻和刻蚀，形成多晶硅栅极。
其中，所述第一导电类型为N型，所述第二导电类型为P型。
其中，对外露的所述氮化硅层进行刻蚀，进而形成第二浓度的第二导电类型体区的步骤包括：
对外露的所述氮化硅层进行刻蚀，直至刻穿所述第一导电类型源区，形成接触孔；
在所述接触孔内形成第二浓度的第二导电类型体区。
其中，在所述第二氧化层以及第二浓度的第二导电类型体区的基础上生成第一金属层后还包括：
对所述第一金属层进行光刻和刻蚀，形成VDMOS器件的栅极与源极的电极。
其中，生成所述第一氧化层的温度范围为900～1100℃，生成所述第一氧化层的厚度范围为0.01～0.02um。
其中，生成所述氮化硅层的温度范围为600～900℃，生成所述氮化硅层的厚度范围为0.01～0.02um。
其中，生成所述多晶硅层的温度范围为500～700℃，生成所述多晶硅层的厚度范围为0.3～0.8um。
其中，生成所述第二氧化层的温度范围为900～1100℃，生成所述第二氧化层的厚度范围为0.2～1.0um。
其中，所述第一氧化层与第二氧化层均为二氧化硅层。
其中，所述第一金属层为铝、硅或铜合金。
其中，所述第二金属层为钛、镍和银复合层。
本发明还提供了一种VDMOS器件，包括第一导电类型衬底和位于所述第一导电类型衬底的第一表面的第一导电类型外延层，还包括：
位于所述第一导电类型外延层内的第一浓度的第二导电类型体区；
位于所述第一浓度的第二导电类型体区内的第一导电类型源区；
位于所述第一导电类型外延层上的第一氧化层；
位于所述第一氧化层上的氮化硅层，所述氮化硅层经刻蚀至刻穿所述第一导电类型源区，形成接触孔；
位于所述接触孔内的第二浓度的第二导电类型体区；
位于所述氮化硅层上的多晶硅层；
位于所述氮化硅层和多晶硅层上的第二氧化层；
位于所述第二浓度的第二导电类型体区和第二氧化层上的第一金属层，所述第一金属层经光刻与刻蚀后形成VDMOS器件的栅极与源极的电极；
位于所述第一导电类型衬底上与所述第一表面相对的第二表面上的第二金属层。
其中，所述第一导电类型为N型，所述第二导电类型为P型。
本发明的上述技术方案的有益效果如下：
上述方案中，所述VDMOS器件的制作方法对VDMOS的结构以及制作工艺流程进行优化，采用氮化硅加氧化层的复合结构，代替原来单纯的栅极氧化层，后续再通过对多晶硅的氧化，形成介质层(第二氧化层)，从而省去了接触孔的光刻，使得相邻多晶硅条之间的间距可以进一步缩小，提高了元胞集成度，同时也简化了制作流程，降低了制作成本。
附图说明
图1为本发明实施例的VDMOS器件制作过程中生成第一氧化层的示意图；
图2为本发明实施例的VDMOS器件制作过程中生成氮化硅层的示意图；
图3为本发明实施例的VDMOS器件制作过程中生成多晶硅层的示意图；
图4为本发明实施例的VDMOS器件制作过程中形成多晶硅栅极的示意图；
图5为本发明实施例的VDMOS器件制作过程中形成第一浓度的第二导电类型体区的示意图；
图6为本发明实施例的VDMOS器件制作过程中形成第一导电类型源区的示意图；
图7为本发明实施例的VDMOS器件制作过程中生成第二氧化层的示意图；
图8为本发明实施例的VDMOS器件制作过程中形成接触孔的示意图；
图9为本发明实施例的VDMOS器件制作过程中形成第二浓度的第二导电类型体区的示意图；
图10为本发明实施例的VDMOS器件制作过程中生成第一金属层以及第二金属层的示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明针对现有的技术中由于VDMOS器件的制作流程涉及接触孔的光刻而导致元胞集成度较低的问题，提供一种VDMOS器件的制作方法，如图1至图10所示，包括：
在位于第一导电类型衬底的第一表面的第一导电类型外延层上依次生成第一氧化层和氮化硅层；
在所述氮化硅层上生成多晶硅栅极；
在所述第一导电类型外延层内形成第一浓度的第二导电类型体区，且所述第一浓度的第二导电类型体区与所述第一氧化层相接触；
在所述第一浓度的第二导电类型体区内形成第一导电类型源区，且所述第一导电类型源区与所述第一氧化层相接触；
在所述多晶硅栅极的表面生成第二氧化层；
对外露的所述氮化硅层进行刻蚀，进而形成第二浓度的第二导电类型体区；
在所述第二氧化层以及第二浓度的第二导电类型体区的基础上生成第一金属层；
在所述第一导电类型衬底的与所述第一表面相对的第二表面上生成第二金属层；
其中，所述第一浓度的第二导电类型体区的第二导电类型离子浓度小于所述第二浓度的第二导电类型体区的第二导电类型离子浓度。
本发明实施例提供的所述VDMOS器件的制作方法对VDMOS的结构以及制作工艺流程进行优化，采用氮化硅加氧化层的复合结构，代替原来单纯的栅极氧化层，后续再通过对多晶硅的氧化，形成介质层(第二氧化层)，从而省去了接触孔的光刻，使得相邻多晶硅条之间的间距可以进一步缩小，提高了元胞集成度，同时也简化了制作流程，降低了制作成本。
具体的，如图3和图4所示，在所述氮化硅层上生成多晶硅栅极的步骤包括：在所述氮化硅层上生成多晶硅层；对所述多晶硅层进行光刻和刻蚀，形成多晶硅栅极。
本实施例中，所述第一导电类型优先选择为N型，所述第二导电类型优先选择为P型。
进一步的，如图7至图9所示，对外露的所述氮化硅层进行刻蚀，进而形成第二浓度的第二导电类型体区的步骤包括：对外露的所述氮化硅层进行刻蚀，直至刻穿所述第一导电类型源区，形成接触孔；在所述接触孔内形成第二浓度的第二导电类型体区。
更进一步的，在所述第二氧化层以及第二浓度的第二导电类型体区的基础上生成第一金属层后还包括：对所述第一金属层进行光刻和刻蚀，形成VDMOS器件的栅极与源极的电极。
如图1所示，生成所述第一氧化层的温度范围为900～1100℃，生成所述第一氧化层的厚度范围为0.01～0.02um。
如图2所示，生成所述氮化硅层的温度范围为600～900℃，生成所述氮化硅层的厚度范围为0.01～0.02um。
如图3所示，生成所述多晶硅层的温度范围为500～700℃，生成所述多晶硅层的厚度范围为0.3～0.8um。
如图3和图4所示，对多晶硅层进行光刻和刻蚀后形成多晶硅栅极。
如图5所示，进行第一浓度的P型体区(P-体区)的制作，进行P型离子的注入，P型离子为硼离子，即形成所述第一浓度的P型体区的离子为硼离子；所述硼离子的剂量范围为1.0E13～1.0E15个/cm2，能量范围为80～120KEV，驱入温度范围为900～1200℃，时间范围为60～180min，P型离子的驱入是在高温炉管中进行的，即在高温炉管中进行P-体区的驱入。
如图6所示，进行N型源区(N+源区)的制作，注入的N型离子为磷离子，即形成所述N型源区的离子为磷离子；所述磷离子的剂量范围为1.0E15～1.0E16个/cm2，能量范围为100～150KEV。
如图7所示，为了后续接触孔刻蚀的需要，进行多晶硅的氧化，在高温炉管中，通入氧气，对多晶硅层的表面进行氧化，因为氮化硅很难被氧化，所以，只有多晶硅表面被氧化成二氧化硅(第二氧化层)。生成所述第二氧化层的温度范围为900～1100℃，生成所述第二氧化层的厚度范围为0.2～1.0um。
其中，所述第一氧化层与第二氧化层均为二氧化硅层。
如图8所示，进行接触孔的刻蚀，依次刻蚀掉外露的氮化硅层和其下方的氧化层，并继续刻穿N型源区(N+源区)。
如图9所示，在接触孔中形成第二浓度的P型体区(P+区)，进行P+区的注入，注入的离子为硼离子，即形成所述第二浓度的P型体区的离子为硼离子；所述硼离子的剂量范围为1.0E14～1.0E16个/cm2，能量范围为80～120KEV。
如图10所示，所述第一金属层为铝、硅或铜合金，所述第一金属层的厚度范围为1～5um；所述第二金属层为钛、镍和银复合层。制作正面金属层(第一金属层-铝/硅/铜合金)和背面金属层(第二金属层-钛、镍、银复合层)。
具体的，采用溅射的方式生长正面的金属层(铝/硅/铜合金)，厚度为1～5um；然后通过涂胶、曝光、显影，做出需要刻蚀掉金属的区域；再进行正面金属的刻蚀。
本发明实施例提供的所述VDMOS器件的制作方法省去了N+源区的光刻与接触孔的光刻，简化了制作流程，节约了成本；同时，因为省去了接触孔的光刻，所以去除了因接触孔光刻的套准偏差问题对VDMOS器件造成的不良影响的可能，相邻多晶硅条之间可以做的更近一些，提高了元胞集成度。
为解决上述技术问题，本发明实施例还提供了一种VDMOS器件，如图10所示，包括第一导电类型衬底和位于所述第一导电类型衬底的第一表面的第一导电类型外延层，还包括：
位于所述第一导电类型外延层内的第一浓度的第二导电类型体区；
位于所述第一浓度的第二导电类型体区内的第一导电类型源区；
位于所述第一导电类型外延层上的第一氧化层；
位于所述第一氧化层上的氮化硅层，所述氮化硅层经刻蚀至刻穿所述第一导电类型源区，形成接触孔；
位于所述接触孔内的第二浓度的第二导电类型体区；
位于所述氮化硅层上的多晶硅层；
位于所述氮化硅层和多晶硅层上的第二氧化层；
位于所述第二浓度的第二导电类型体区和第二氧化层上的第一金属层，所述第一金属层经光刻与刻蚀后形成VDMOS器件的栅极与源极的电极；
位于所述第一导电类型衬底上与所述第一表面相对的第二表面上的第二金属层。
本发明实施例提供的所述VDMOS器件采用氮化硅加氧化层的复合结构，代替原来单纯的栅极氧化层，以及采用由多晶硅氧化形成的介质层(第二氧化层)，进而在已形成的结构中刻蚀出接触孔，从而省去了接触孔的光刻，使得相邻多晶硅条之间的间距较小，元胞集成度较高，制作流程较简单，制作成本较低，解决了现有技术中由于VDMOS器件的制作流程涉及接触孔的光刻而导致元胞集成度较低的问题。
具体的，所述第一导电类型为N型，所述第二导电类型为P型。
其中，上述VDMOS器件的制作方法的所述实现实施例均适用于该VDMOS器件的实施例中，也能达到相同的技术效果。
以上所述的是本发明的优选实施方式，应当指出对于本技术领域的普通人员来说，在不脱离本发明所述原理前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种VDMOS器件的制作方法，其特征在于，包括：
在位于第一导电类型衬底的第一表面的第一导电类型外延层上依次生成第一氧化层和氮化硅层；
在所述氮化硅层上生成多晶硅栅极；
在所述第一导电类型外延层内形成第一浓度的第二导电类型体区，且所述第一浓度的第二导电类型体区与所述第一氧化层相接触；
在所述第一浓度的第二导电类型体区内形成第一导电类型源区，且所述第一导电类型源区与所述第一氧化层相接触；
在所述多晶硅栅极的表面生成第二氧化层；
对外露的所述氮化硅层进行刻蚀，进而形成第二浓度的第二导电类型体区；
在所述第二氧化层以及第二浓度的第二导电类型体区的基础上生成第一金属层；
在所述第一导电类型衬底的与所述第一表面相对的第二表面上生成第二金属层；
其中，所述第一浓度的第二导电类型体区的第二导电类型离子浓度小于所述第二浓度的第二导电类型体区的第二导电类型离子浓度。
2.如权利要求1所述的制作方法，其特征在于，在所述氮化硅层上生成多晶硅栅极的步骤包括：
在所述氮化硅层上生成多晶硅层；
对所述多晶硅层进行光刻和刻蚀，形成多晶硅栅极。
3.如权利要求1所述的制作方法，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
4.如权利要求1所述的制作方法，其特征在于，对外露的所述氮化硅层进行刻蚀，进而形成第二浓度的第二导电类型体区的步骤包括：
对外露的所述氮化硅层进行刻蚀，直至刻穿所述第一导电类型源区，形成接触孔；
在所述接触孔内形成第二浓度的第二导电类型体区。
5.如权利要求1所述的制作方法，其特征在于，在所述第二氧化层以及第二浓度的第二导电类型体区的基础上生成第一金属层后还包括：
对所述第一金属层进行光刻和刻蚀，形成VDMOS器件的栅极与源极的电极。
6.如权利要求1所述的制作方法，其特征在于，生成所述第一氧化层的温度范围为900～1100℃，生成所述第一氧化层的厚度范围为0.01～0.02um。
7.如权利要求1所述的制作方法，其特征在于，生成所述氮化硅层的温度范围为600～900℃，生成所述氮化硅层的厚度范围为0.01～0.02um。
8.如权利要求2所述的制作方法，其特征在于，生成所述多晶硅层的温度范围为500～700℃，生成所述多晶硅层的厚度范围为0.3～0.8um。
9.如权利要求1所述的制作方法，其特征在于，生成所述第二氧化层的温度范围为900～1100℃，生成所述第二氧化层的厚度范围为0.2～1.0um。
10.如权利要求1所述的制作方法，其特征在于，所述第一氧化层与第二氧化层均为二氧化硅层。
11.如权利要求1所述的制作方法，其特征在于，所述第一金属层为铝、硅或铜合金。
12.如权利要求1所述的制作方法，其特征在于，所述第二金属层为钛、镍和银复合层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510118906.8A CN106033776B (zh) | 2015-03-18 | 2015-03-18 | 一种vdmos器件的制作方法及vdmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510118906.8A CN106033776B (zh) | 2015-03-18 | 2015-03-18 | 一种vdmos器件的制作方法及vdmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106033776A CN106033776A (zh) | 2016-10-19 |
| CN106033776B true CN106033776B (zh) | 2019-03-15 |
Family
ID=57150855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510118906.8A Active CN106033776B (zh) | 2015-03-18 | 2015-03-18 | 一种vdmos器件的制作方法及vdmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106033776B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950306B (zh) * | 2019-04-01 | 2020-12-11 | 浙江航芯源集成电路科技有限公司 | 一种具有抗总剂量辐照的vdmos器件及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194760B1 (en) * | 1997-12-19 | 2001-02-27 | Samsung Electronics Co., Ltd. | Double-diffused MOS transistor and method of fabricating the same |
| CN101017849A (zh) * | 2007-02-14 | 2007-08-15 | 上海富华微电子有限公司 | 一种复合栅、栅源自隔离vdmos、igbt功率器件及其制造工艺 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01309380A (ja) * | 1988-06-08 | 1989-12-13 | Hitachi Ltd | 絶縁ゲート形半導体装置 |
-
2015
- 2015-03-18 CN CN201510118906.8A patent/CN106033776B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194760B1 (en) * | 1997-12-19 | 2001-02-27 | Samsung Electronics Co., Ltd. | Double-diffused MOS transistor and method of fabricating the same |
| CN101017849A (zh) * | 2007-02-14 | 2007-08-15 | 上海富华微电子有限公司 | 一种复合栅、栅源自隔离vdmos、igbt功率器件及其制造工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106033776A (zh) | 2016-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107148677B (zh) | 太阳能电池的制造方法及太阳能电池 | |
| JP6317124B2 (ja) | ヘテロ接合相互嵌合型バックコンタクト光起電力電池の製造方法 | |
| CN105633133B (zh) | 单一负信号触发的双向晶闸管芯片及其制造方法 | |
| JP2008543067A (ja) | 片面コンタクト型ソーラーセルの製造方法および片面コンタクト型ソーラーセル | |
| CN106098713A (zh) | 半导体器件、制造半导体器件的方法、光电二极管阵列以及成像设备 | |
| TWI538244B (zh) | Method for manufacturing solar cells | |
| CN106024608A (zh) | 一种薄膜晶体管及其制作方法、衬底基板及显示装置 | |
| CN107845580A (zh) | 一种vdmos器件及其制作方法 | |
| CN107534070B (zh) | 使用基板级离子注入制造太阳能电池发射极区 | |
| CN106033776B (zh) | 一种vdmos器件的制作方法及vdmos器件 | |
| CN103050405B (zh) | 一种dmos器件及其制作方法 | |
| JPWO2015064354A1 (ja) | 太陽電池 | |
| CN103377928B (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
| CN107230617A (zh) | 氮化镓半导体器件的制备方法 | |
| CN104992972B (zh) | 基于soi衬底的横向纳米线叉指结构晶体管及制备方法 | |
| CN104979175B (zh) | 栅极及晶体管的形成方法 | |
| CN105225957B (zh) | 沟槽型功率器件制作方法和沟槽型功率器件 | |
| JP2011029608A (ja) | 半導体装置およびその製造方法 | |
| CN203491505U (zh) | 一种小尺寸半导体激光器 | |
| TW201431108A (zh) | 指叉狀背部電極太陽能電池之製造方法及其元件 | |
| TW200418128A (en) | High density trench power MOSFET structure and method thereof | |
| CN103117227A (zh) | 多栅鳍式场效应管的制备方法 | |
| CN106356304A (zh) | 半导体制作工艺 | |
| CN101241853B (zh) | 一种可改善多晶硅栅极侧面轮廓的栅极制作方法 | |
| CN104282767B (zh) | 薄膜晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220722 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871 room 808, founder building, Zhongguancun, 298 Chengfu Road, Haidian District, Beijing Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |