CN106098713A - 半导体器件、制造半导体器件的方法、光电二极管阵列以及成像设备 - Google Patents

半导体器件、制造半导体器件的方法、光电二极管阵列以及成像设备 Download PDF

Info

Publication number
CN106098713A
CN106098713A CN201610279848.1A CN201610279848A CN106098713A CN 106098713 A CN106098713 A CN 106098713A CN 201610279848 A CN201610279848 A CN 201610279848A CN 106098713 A CN106098713 A CN 106098713A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
film
layer
opening portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610279848.1A
Other languages
English (en)
Other versions
CN106098713B (zh
Inventor
奈良修平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Original Assignee
NLT Technologeies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NLT Technologeies Ltd filed Critical NLT Technologeies Ltd
Publication of CN106098713A publication Critical patent/CN106098713A/zh
Application granted granted Critical
Publication of CN106098713B publication Critical patent/CN106098713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件包括：薄膜晶体管，其包括：以岛状形成并包含铟、镓、锌以及锡之中的至少一个或多个元素和氧的氧化物半导体层；源极和漏极，其连接到氧化物半导体层；至少一个或多个层的保护膜，其在氧化物半导体层的上层中形成；以及开口部分，其布置于保护膜中并具有用于包括氧化物半导体层的沟道区或背沟道区的位置和尺寸；以及光电二极管，其布置于在薄膜晶体管的氧化物半导体层以上的上层中并包括氢化非晶硅层。

Description

半导体器件、制造半导体器件的方法、光电二极管阵列以及成像设备
相关申请的交叉引用
本申请要求于2015年4月28日在日本提交的专利申请No.2015-092286以及在2015年12月15日在日本提交的专利申请No.2015-244543的优先权，该专利申请的全部内容通过引用的方式结合于本申请中。
技术领域
本发明涉及一种使用氧化物半导体的半导体器件，并且更特别地涉及光电二极管阵列和成像设备。
背景技术
光电二极管阵列是其中每个通过连接薄膜晶体管(在下文中称为TFT)和光电二极管而形成的半导体器件以矩阵图案对准的器件。氧化物半导体用作用于被用于包括在光电二极管阵列中的TFT的非晶硅半导体的替换材料。
换言之，光电二极管阵列是一种图像传感器，并且其元件由使用氢化非晶硅和TFT形成的光电二极管形成。在其机制中，使用光电二极管来执行光的光电转换，并且通过TFT从信号线读取获取的电荷。特别地，要求TFT具有高关断电阻以便防止产生的电荷的漏泄并具有低导通电阻以便在读取电荷时容易将电荷移动到信号线。因此，最近，其中安装有作为具有高开/关比的材料的氧化物半导体的光电二极管阵列引起许多注意。
氧化物半导体是由金属阳离子和氧化物离子构造的一种半导体。在氧化物半导体中，氧化物离子形成价带，并且金属阳离子形成导带。因此，在这里，在其中氧化物离子出来的情况下，在氧化物离子出来之后存在于剩余位置的剩余电子从价带移动到导电，从而电流动。这时，在氧化物离子出来之后的剩余位置称为氧空穴。换言之，氧空穴充当施主，并且随着氧空穴增加，流过导带的电子的密度增加，借此氧化物半导体的薄层电阻减小。另外，已知导电性在其中向氧化物半导体中引入氢的情况下增加(参见专利No.5569780)。此外(参见Nomura,K.等人的Applied Physics Letters,93(2008)192107)，提出了在其中在包含水蒸气的氧气氛中执行退火的情况下，湿度越高，迁移率改善越多，并且阈值漂移和S值减小。在这里，S值也称为亚阈值摆幅值，并表示转移特性的开关特性。S值越小，上升越好。另外，在Nomura,K.等人的AppliedPhysics Letters,93(2008)192107中，已公开了在其中退火气体从氮气变成氧气的情况下，氧空穴的密度的增加被抑制，并且可以抑制导电性的过度上升。此外，已知在其中氢渗入氧化物半导体层中的情况下，氧化物半导体的薄层电阻减小(参见Gosain,D.P.等人的Japanese Journal of Applied Physics,48(2009)03B018)。如在此类现有技术文献中公开的，通过引入特定气体分子，氧化物半导体的电特性不同地改变。
然而，在氧空穴中存在密度在膜形成之后也容易地改变的问题。氧空穴的密度的变化影响氧化物半导体的性质。例如，同样在其中不执行特定气体处理的情况下，在氧化物半导体中，氢和氧根据热而容易地进出，并且在其中接收到薄膜应力的情况下，氧空穴发生能量根据诸如压缩应力或拉伸应力之类的应力类型而增加或减小，并且阈值移位。这样，氧化物半导体对包含在膜或周围环境中的组分相当敏感(参见Liu,S.-E.等人的IEEE Electron Device Letters,Vol 32,No 2,February 2011,161)。在其中在氧化物半导体中使用IGZO的情况下，关于前一种情况的问题是氢或氧到膜内部或外部的扩散或渗透，已经公开了(参见JP 2012-49209 A)通过增加具有用于氧的高结合能的镓的比可以抑制氧到膜外面的排出。然而，到目前为止并未报告后一种情况的问题是用于薄膜应力的解决方案。为此，为了减小薄膜应力，保护膜的材料限于具有低薄膜应力的材料，并且堆叠层的数目和膜厚度受到限制，由此增加了设计的负担。
另外，通过将氧化物半导体TFT与光电二极管组合，发生另一问题。该问题是当形成厚的非晶硅膜时，产生大量氢等离子体。图1是常规光电二极管阵列的元件结构的横截面视图。在这里，如图1所示，在其中氧化物半导体TFT被嵌入光电二极管阵列中的情况下，氧化物半导体膜的内部的氢浓度或氧空穴浓度在形成上层的非晶硅膜时改变，并且半导体特性改变。换言之，例如，如现有技术文献1中所示，氧化物半导体层内部的氢浓度增加，并且存在其中TFT的关断特性退化的情况。图2是示出根据常规技术1的使用氧化物半导体的TFT的转移特性的曲线图。在图2中，纵轴表示漏极电流，并且其单位是安培(A)。在图2中，横轴是栅极电压，并且其单位是伏特(V)。如图2所示，在现有技术文献1中所述的测试中，在其中在具有高磁滞的初始特性A的状态下发射氢等离子体的情况下，如用“B”表示的，未表示关断特性。同时，当在氧化物半导体形成为膜之后光电二极管形成为膜时，在化学汽相沉积(在下文中称为CVD)膜形成时产生的大量氢累积在氧化物半导体层与氢化非晶硅层之间布置的保护膜中，并且其一部分直达氧化物半导体层。为此，直达氧化物半导体层的氢使初始特性退化，在保护膜中累积的氢根据热而逐渐地扩散并最终渗入氧化物半导体层中，从而使可靠性退化。因此，可很容易地促使半导体特性处于如由图2中所示的“B”表示的情况中。
针对此类问题的第一对策基于氧化物半导体的特性恢复性质。例如，在现有技术文献1中，已经证明通过执行处于状态B的氧化物半导体的蒸汽处理，如用特性C所表示的，可恢复关断特性。因此，存在通过执行诸如气体退火之类的适当后处理来恢复之前已经退化的氧化物半导体的特性。然而，在常规技术中，不存在其中在形成类似于图1中所示的第一至第三保护膜7至14之类的厚堆叠的保护膜之后执行用于增强氧化物半导体层的特性的后处理的情况。其原因是即使在其中从上面的厚保护膜执行气体退火的情况下，也需要用于气体到达并渗入作为用于恢复特性的目标的氧化物半导体层中的相当长的扩散时间，并且因此效率很低。另外，对于特别地具有大分子尺寸的气体分子而言难以透过氧化物半导体层，并且因此不能取得气体退火的效果。在本申请中采取的其中光电二极管布置于氧化物半导体层的上层的结构中，除用于氧化物半导体的保护膜之外，也要求用于光电二极管的保护膜。因此，许多层作为氧化物半导体层的上层而存在，由此形成厚膜。因此，根据常规技术，难以解决上述问题。
第二对策计划在于布置防止氢渗入氧化物半导体中的保护膜。然而，氢等离子体和氢分子具有极小的颗粒尺寸，并且可以容易通过一般的氧化硅膜(在下文中也称为SiOx膜)或氮化硅膜(在下文中也称为SiNx膜)且不能阻挡。因此，在其中氧化物半导体在氢化非晶硅之前形成为膜的情况下，难以防止氢的渗透。
第三对策计划是一种其中光电二极管首先形成为膜且稍后氧化物半导体形成为膜的方法。
然而，这种方法具有下面所述的问题1、2等。
1.为了获取良好的氧化物半导体特性，要求高温退火，并且在厚光电二极管层中，高温退火引起剥落。
2.由于光电二极管层布置在下层中，所以上层的堆叠膜的数目增加，并且到达光电二极管处的光的量增加，从而引起量子效率的退化。
在这里，量子效率是光电转换比，并且由于此值较大，所以感光灵敏度是优良的。
可以如下概括该问题。
薄膜应力的问题
1-1.TFT的阈值由于薄膜应力的影响而不稳定。
1-2.在氧化物半导体层的上层中不能形成具有高薄膜应力的膜。
由于与光电二极管组合而发生的问题
2-1.关断特性由于在形成光电二极管膜时产生的氢而退化
2-2.在其中光电二极管布置于下层中的情况下，发生其它问题。
发明内容
本发明的目的在于提供一种半导体器件，其使得能够在不在下层中布置光电二极管的情况下恢复由于在形成氧化物半导体层之后产生的氢的影响而退化的氧化物半导体的初始特性和可靠性。
根据本实施例的一方面，一种半导体器件包括薄膜晶体管，其包括：以岛状形成并包含铟、镓、锌以及锡之中的至少一个或多个元素和氧的氧化物半导体层；源极和漏极，其连接到氧化物半导体层；至少一个或多个层的保护膜，其在氧化物半导体层的上层中形成；以及开口部分，其布置在保护膜中并具有用于包括氧化物半导体层的沟道区或背沟道的位置和尺寸；以及光电二极管，其布置在薄膜晶体管的氧化物半导体层以上的上层中并包括氢化非晶硅层。
根据本发明的一方面，通过这种对布置于氧化物半导体层的沟道区或背沟道区正上方的保护膜进行开口的结构，可减少覆盖在氧化物半导体的上方膜的层数，从而可降低应力，并且通过在开口之后，执行增强氧化物半导体的特性的处理，可以提供具有氧化物半导体的良好初始特性和高可靠性的半导体器件。
附图说明
图1是常规半导体器件的元件结构的横截面视图；
图2是示出根据常规技术1的使用氧化物半导体的TFT的转移特性的曲线图；
图3是根据本发明的实施例1的半导体器件的元件结构的横截面视图；
图4是示意性示出光电二极管阵列的电路的平面图；
图5是示出光电二极管阵列基板和成像设备的实际使用形式的示意图；
图6A至图6D是示出根据本发明的实施例1的过程流程的示意图；
图7是根据本发明的实施例2的半导体器件的元件结构的横截面视图；
图8是根据本发明的实施例3的半导体器件的元件结构的横截面视图；
图9是根据本发明的实施例4的半导体器件的元件结构的横截面视图；
图10是根据本发明的实施例5的半导体器件的元件结构的横截面视图；
图11是根据本发明的实施例6的半导体器件的元件结构的横截面视图；
图12是根据本发明的实施例7的半导体器件的元件结构的横截面视图；
图13是根据本发明的实施例8的半导体器件的元件结构的横截面视图；
图14是根据本发明的实施例9的半导体器件的元件结构的横截面视图；
图15A至图15D是示出根据本发明的实施例9的过程流程的示意图；
图16是根据本发明的实施例10的半导体器件的元件结构的横截面视图；
图17是根据本发明的实施例11的薄膜晶体管的平面图，并且是应用于如实施例1中的沟道挖掘型TFT的情况的示例。
图18是根据本发明的实施例11的另一薄膜晶体管的平面图，并且是应用于如实施例2中的沟道保护型TFT的情况的示例。
图19是根据本发明的实施例11的具有圆形开口部分的TFT的平面图；
图20是根据本发明的实施例12的薄膜晶体管的平面图，并且是应用于如实施例1中的沟道挖掘型TFT的情况的示例；
图21是根据本发明的实施例12的另一薄膜晶体管的平面图，并且是应用于如实施例2中的沟道保护型TFT的情况的示例；
图22是根据本发明的实施例13的薄膜晶体管的平面图；
图23是根据本发明的实施例14的薄膜晶体管的平面图；
图24是根据本发明的实施例15的薄膜晶体管的平面图；
图25是示出根据本发明的栅极端子部分的结构的横截面视图；
图26是根据本发明的信号端子部分或偏置端子部分的横截面视图；以及
图27是根据本发明的用于描述端子部分结构的效果的光电二极管阵列的偏置端子部分或信号端子部分的横截面视图。
具体实施方式
＜实施例1＞
＜实施例1的构造＞
图3是根据本发明的实施例1的半导体器件的元件结构的横截面视图。图4是示意性地图示出光电二极管阵列的电路的平面图。将描述图3中所示的元件结构。在氧化物半导体层4的上层中，TFT的源极电极5和漏极电极6形成为以沟道长度相隔，并且刚好在氧化物半导体层4正下方，存在栅极电极2，栅极绝缘膜3置于氧化物半导体层4和栅极电极2之间。在栅极电极2下面，存在基板1，并且基板1布置在最下层中。TFT直接地与第一保护膜7接触并被其覆盖。光电二极管具有其中连续地堆叠下电极8、氢化非晶硅层9以及上电极10的结构。通过从下方依次将n+氢化非晶硅层9(a)、本征氢化非晶硅层9(b)以及p+氢化非晶硅层9(c)叠层而形成氢化非晶硅层9。光电二极管刚好布置在第一保护膜7上面并直接地与第二保护膜11接触且被其覆盖。TFT的源极电极5和光电二极管的下电极8通过在第一保护膜7中形成的第一接触孔16相连。栅极电极2形成为从图4中所示的栅极线20连续。漏极电极6通过在第一保护膜7和第二保护膜11中形成的第三接触孔18连接到信号线13。另外，上电极10通过在第二保护膜11中形成的第二接触孔17连接到偏置线12。信号线13和偏置线12在第二保护膜11上形成并被第三保护膜14覆盖。针对存在于TFT正上方的所有保护膜且针对至少第一保护膜7形成作为本发明的特征的开口部分19。开口部分19在比沟道部分更宽的范围内开口，所述沟道部分包括氧化物半导体层4的沟道部分。换言之，开口部分19具有包括氧化物半导体层4的沟道区或背沟道区的位置和尺寸。然而，在其中布置有上电极10或氢化非晶硅层9的位置处未形成开口部分19。因此，刚好在氧化物半导体层4的沟道区之上，未布置光电二极管。开口部分19的深度是氧化物半导体层4、源极电极5以及漏极电极6被暴露的程度。当形成开口部分19时，不需要失去氧化物半导体层4或源极电极5和漏极电极6。在执行开口部分19的形成和稍后将描述的后处理之后，用第四保护膜15覆盖开口部分19，并且在位于比第四保护膜15更上侧的上层中不存在任何东西。
将描述图4中所示的光电二极管阵列的电路图。以矩阵图案在垂直和水平方向上布置每个通过连接TFT 21和光电二极管22而形成的元件。在元件之间或在元件的上层中，布置栅极线20、信号线13以及偏置线12。每个栅极线20被布置在水平方向上，每个信号线13和每个偏置线12被布置在垂直方向上，并且栅极线20和信号线13和偏置线12被布置成相互正交。每个信号线13和每个偏置线12被布置成处于一定间隔。栅极线20、信号线13以及偏置线12分别连接到每个元件的栅极电极2、每个元件的漏极电极6以及每个元件的上电极10。栅极线20的数目与在垂直方向上布置的元件的数目相同，并且水平的一个列的元件连接到同一栅极线20。信号线13的数目和偏置线12的数目与在水平方向上布置的元件的数目相同，并且垂直的一个列的元件连接到同一信号线13和同一偏置线12。因此，对于某个元件而言，没有任何元件连接到与该元件的那些相同的栅极线20、相同的信号线13以及相同的偏置线12。
图5是示出光电二极管阵列基板和成像设备的实际使用形式的示意图。在光电二极管阵列基板25中，图4中所示的光电二极管阵列的电路被图案化，并且光电二极管阵列的上层被将碘化铯(CsI)等的辐射转换成可见光的磷光体(闪烁器)覆盖。成像设备24在其内部存储光电二极管基板并使用该光电二极管基板，由此可以执行辐射和成像的检测。
＜根据实施例1的操作的描述＞
接下来，将描述根据本发明的制造光电二极管阵列的方法。图6A至图6D示出制造根据实施例1的半导体器件的过程期间的横截面视图。
在基板1的上表面上形成栅极电极2。金属材料在使用玻璃、聚酰亚胺等形成的基板1上形成为膜，并且形成的膜被图案化成电极的形状。用于栅极电极2的金属材料是包括Al、Ni、Mo、Ti、Cr、Ta、W、Zn、Cu、In、Au、La、Nb以及Nd或其合金中的至少一个或多个的金属。
栅极绝缘膜3被形成为使得整个栅极电极2被用其覆盖。栅极电极膜3被构造为单层或者堆叠膜，该堆叠膜包括包含硅的绝缘膜、Al2O3膜、TiO2膜、Y2O3膜、ATO膜、丙烯等的有机膜以及具有另一膜的低氢浓度并抑制水或氢到氧化物半导体层4中的扩散和渗透的绝缘膜中的任何一个。另外，虽然不是必须的，优选地从上述材料之中选择在稍后将第一保护膜7开口时难以蚀刻的材料以用于栅极绝缘膜3。
在栅极绝缘膜3的上层中，以岛状形成氧化物半导体层4。在这里，氧化物半导体表示展示出由In、Ga、Zn和Sn和氧中的至少一个或多个形成的半导体的特性的化合物。在图案化半导体层4图案化之后，针对氧化物半导体层4执行250℃或更高的退火。
在氧化物半导体层4的上层中，源极电极5和漏极电极6形成为被沟道长度相互分离。用于源极电极5和漏极电极6的材料是包括Al、Ni、Mo、Ti、Cr、Ta、W、Zn、Cu、In、Au、La、Nb以及Nd或其合金中的至少一个或多个的金属，并且从上述材料之中选择具有与氧化物半导体层4的优良欧姆连接性且难以在稍后将第一保护膜7开口时作为源极电极5和漏极电极6蚀刻的金属材料。另外，作为氧化物半导体层4的材料，从上述材料之中选择难以在将源极电极5和漏极电极6图案化时蚀刻的金属材料。替换地，使用不能在将源极电极5和漏极电极6图案化时容易地蚀刻氧化物半导体层4的蚀刻剂。例如，在其中使用Cu来形成源极电极5和漏极电极6的情况下，使用诸如乙酸混合物之类的弱酸来执行湿法蚀刻。
在形成源极电极5和漏极电极6之后，形成用来覆盖TFT的第一保护膜7。第一保护膜7被构造为单层或者堆叠膜，该堆叠膜包括包含硅的绝缘膜、Al2O3膜、TiO2膜、Y2O3膜、ATO膜、丙烯等的有机膜以及抑制其它水或氢到氧化物半导体层4中的扩散和渗透的绝缘膜中的任何一个。
在形成第一保护膜7之后，在第一保护膜7中形成稍后用于将下电极8和漏极电极6连接的第一接触孔16。第一接触孔16形成于刚好布置在源极电极5之上的部分中，并且源极电极5通过形成第一接触孔16而部分暴露。
在形成第一保护膜7之后，下电极8形成为膜。用于下电极8的金属材料是包括Al、Ni、Mo、Ti、Cr、Ta、W、Zn、Cu、In、Au、La、Nb以及Nd或其合金中的至少一个或多个的金属，并选择具有与漏极电极6的低接触电阻的材料。下电极8被图案化成以至少未覆盖TFT的沟道区。
在形成下电极8之后，氢化非晶硅层9形成为膜。氢化非晶硅层9具有其中n+氢化非晶硅层9(a)、本征氢化非晶硅层9(b)以及p+氢化非晶硅层9(c)从下面按照所述顺序堆叠的结构。氢化非晶硅层9使用SiH4、RSiH3、R2SiH2以及R3SiH中的任何一个作为其材料(在这里，R是除H之外的取代基)通过250℃或更低的CVD而形成为膜。除硅和氢之外，在n+氢化非晶硅层9(a)中包含磷化合物，并且在p+氢化非晶硅层9(c)中包含硼化合物。在氢化非晶硅层9中，本征氢化非晶硅层9(b)是最厚的并形成为具有约0.5μm至2.0μm的厚度。在其中本征氢化非晶硅层9(b)的膜厚度小于0.5μm的情况下，光电二极管的量子效率降低，并且增加暗电流的风险增加。在氢化非晶硅层9形成为膜之后，氧化物半导体层4变成已改变氧化物半导体层4(a)。
在氢化非晶硅层9形成为膜之后，上电极10形成为膜。上电极10是由In、Ga、Zn和Sn和氧中的至少一个或多个形成的ITO等的透明导电膜。在其中膜厚度大的情况下，光的透射量减小，这导致量子效率的降低，并且因此上电极10形成为具有200nm或以下的厚度的膜。
在上电极10形成为膜之后，上电极10和氢化非晶硅层9分别按照所述顺序被蚀刻。上电极10和氢化非晶硅层9可以使用同一掩膜来图案化，并且形成相同图案或者其中上电极10略小于该氢化非晶硅层9的岛图案。
第二保护膜11形成为具有0.2μm至3.0μm的厚度，从而至少覆盖上电极10和氢化非晶硅层9。然而，为了减小由稍后形成栅极线20和信号线13和偏置线12形成的寄生电容，第二保护膜11优选具有可以尽可能大的膜厚度。第二保护膜11构造为单层或者堆叠膜，该堆叠膜包括包含硅的绝缘膜、Al2O3膜、TiO2膜、Y2O3膜、ATO膜、丙烯等的有机膜以及抑制其它水或氢到氧化物半导体层4中的扩散和渗透的绝缘膜中的任何一个。
在形成第二保护膜11之后，形成用于将稍后要形成的上电极10和偏置线12连接的第二接触孔17和用于将稍后要形成的漏极电极6和信号线13连接的第三接触孔18。第二接触孔17形成于刚好在上电极10之上的部分中，并且第二保护膜11通过形成第二接触孔17而被去除，由此部分暴露上电极10。第三接触孔18形成于刚好在漏极电极6之上的部分中，并且第一保护膜7和第二保护膜11通过形成第三接触孔18而被去除，由此部分暴露漏极电极6。
在形成第二接触孔17和第三接触孔18之后，形成偏置线12和信号线13。可以使用同一掩膜同时将偏置线12和信号线13图案化。偏置线12和信号线13所使用的金属材料是包含Al、Ni、Mo、Ti、Cr、Ta、W、Zn、Cu、In、Au、La、Nb以及Nd或其合金中的至少一个或多个的金属。作为偏置线12的材料，选择具有与上电极10的低接触电阻的材料，并且作为信号线13的材料，选择具有与漏极电极6的低接触电阻的材料。偏置线12布置成刚好形成于第二接触孔17之上，并且信号线13形成为刚好布置在第三接触孔18之上。
在形成信号线13和偏置线12之后，第三保护膜14形成为具有0.2μm至3.0μm的厚度，从而至少覆盖信号线13和偏置线12。第三保护膜14构造为单层或堆叠膜，该堆叠膜包括包含硅的绝缘膜、Al2O3膜、TiO2膜、Y2O3膜、ATO膜、丙烯等的有机膜以及抑制其它水或氢到氧化物半导体层4中的扩散和渗透的绝缘膜中的任何一个。
在形成第三保护膜14之后，形成开口部分19。开口部分19刚好位于氧化物半导体层4之上并部分地去除第一保护膜7至第三保护膜14，使得TFT的背沟道区被暴露。开口部分19的尺寸被构造成包括氧化物层4的背沟道区且是大的。然而，开口部分19构造成具有使得下电极8、氢化非晶硅层9、上电极10、栅极线20、信号线13以及偏置线12不被暴露的位置、尺寸以及深度。当形成开口部分19时，选择并使用可以容易地蚀刻第一保护膜7至第三保护膜14但不能容易地蚀刻氧化物半导体层4、源极电极5以及漏极电极6以及更优选地栅极绝缘膜3的蚀刻剂。例如，在其中第一保护膜7由氮化硅膜或氧化硅膜构成且源极电极5和漏极电极6使用Al或Cr形成的情况下，使用基于氟的气体来执行等离子体蚀刻。
在形成开口部分19之后，对已改变的氧化物半导体层4(a)执行用于增强半导体特性的后处理。所采取的后处理表示(除用于将氢和氧分离的大气中的热退火(加热过程)、降低压力下的放置以及降压退火之外)使用具有用于引入氧并增加氧化物半导体的薄膜电阻的性质的气体或其混合气体、通过将氧分离并降低氧化物半导体的薄膜电阻来改变氧浓度的气体或其混合气体、具有能够向/从氧化物半导体层4(a)给出/接收电子而不交换氧并改变氧化物半导体的电子密度的性质的氧化气体和还原气体或其混合气体的过程。在这里，水蒸气、氧、臭氧、过氧化氢、一氧化二氮、氧基、具有汽相的单质卤素等与通过引入氧或降低电子密度而增加氧化物半导体的薄膜电阻的气体对应。另外，一氧化碳、二氧化硅、硫氢等与通过将氧分离或提高电子密度来减小氧化物半导体的薄膜电阻的气体对应。这里所述的过程是静置、加热或等离子体过程。然而，使用于上文提出的描述对应的物质之中的充当氧化物半导体层4或源极电极5和漏极电极6的蚀刻剂的物质的过程被从后处理排除。已改变的氧化物半导体层4(a)被后处理且然后改进成氧化物半导体层4。
在形成开口部分19并执行用于增强半导体特性的后处理之后，形成保护氧化物半导体层4的第四保护膜15。第四保护膜15构造为单层或堆叠膜，该堆叠膜包括SiOx膜、SiON膜、Al2O3膜、TiO2膜、Y2O3膜、ATO膜、具有低氢浓度的高杂质SiNx膜以及具有另一膜的低氢浓度并抑制水或氢到氧化物半导体层4中的扩散和渗透的绝缘膜中的任何一个，并且选择并设定针对低应力的膜质量和膜厚度。另外，针对具有相同材料的薄膜，可以通过使用膜形成条件来调整薄膜应力。
将参考图4和图5来描述作为实施例1的应用的辐射成像设备的构造。
如图5所示，光电二极管阵列基板25是在存储于成像设备24内部的情况下使用。在光电二极管阵列基板中，图4所示的光电二极管阵列的电路被图案化，并且光电二极管阵列的上层用将碘化铯(CsI)等的辐射转换成可见光的磷光体(闪烁器)覆盖。
＜实施例1的效果的描述＞
将参考图3描述实施例1的效果。作为去除在氧化物半导体层4的上侧上布置的保护膜的直接效果，可以增强根据薄膜应力的半导体的阈值移位。根据本发明，由于第三保护膜14被从在氧化物半导体层4的上层中布置的第一保护膜7去除，所以在开口的过程中施加于氧化物半导体层4的薄膜应力被释放一次。因此，针对第一保护膜7至第三保护膜14，在设计中不需要考虑薄膜应力，并且可仅考虑第四保护膜15的薄膜应力，并减轻设计限制。
另外，类似于这时考虑的光电二极管阵列，同样地在其中在形成氧化物半导体TFT之后形成氢化非晶硅层9的情况下，存在根据开口的效果。当厚氢化非晶硅层9形成为膜时，包含在原料的SiH4等中的大量氢被形成为氢等离子体，并且该氢等离子体被引入到氧化物半导体层4或上层的第一保护膜7中，并且在氧化物半导体中接受的氢使初始特性退化。另外，特别地，被引入到接近于氧化物半导体层4的第一保护膜7的区域中的氢随时间推移而扩散并渗透到氧化物半导体层4中，并且因此氧化物半导体的特性逐渐地退化。然而，在氢化非晶硅层9形成为膜之后，至少第一保护膜7预先形成为膜，并且因此即使当执行现有技术文献1中所示的蒸汽处理时，也难以取得效果，并且在现有技术文献1中公开的过程不能对留在第一保护膜7中的氢做出反应。在这种情况下，从其中多个层沉积在氧化物半导体层4的上层中的状态下，形成开口部分19以去除保护膜，由此用于后处理的气体分子与氧化物半导体层4接触并向其扩散。替换地，使得从氧化物半导体产生的气体分子的进入/离开变得容易，并且可以调整氧化物半导体的半导体特性。因此，根据本发明，同样在第三保护膜14形成为膜之后，可以有效地执行根据后处理的氧化物半导体的特性增强。优选地，具有大分子尺寸的气体分子难以渗透堆叠膜并作用于半导体层上，并且因此根据本发明，也可以将此类大气体分子应用于后处理的气体退火。另外，第一保护膜7被去除，其氢浓度已根据氢化非晶硅层9形成为膜而提高，并且因此沟道区附近的氢浓度降低。为此，氢的长期且连续的渗透减少，由此还改善了可靠性。另外，根据开口部分19的形成而使得气体分子向/从氧化物半导体的进入/离开变得容易，并且在特性被控制为对于后处理而言最佳的特性之后，氧化物半导体的组成尽可能固定，并且因此必须通过形成第四保护膜15来封闭开口部分19。
＜实施例2＞
＜实施例2的构造＞
图7是根据本发明的实施例2的半导体器件的元件结构的横截面视图。作为与实施例1的显著差别，虽然在图3中所示的情况中采用其中源极电极5和漏极电极6直接地刚好形成于氧化物半导体层4上面的沟道挖掘型结构，但图7中所示的结构是其中在氧化物半导体层4的上层中形成蚀刻停止层23的沟道保护型结构。源极电极5和漏极电极6相互分离，并形成为被分别地用氧化物半导体层4和蚀刻停止层23部分地覆盖。开口部分19的深度是使得不需要使蚀刻停止层23、源极电极5以及漏极电极6暴露并且不需要在形成开口部分19时失去蚀刻停止层23或源极电极5和漏极电极6的程度。形成开口部分19之后的蚀刻停止层23的膜厚度优选地尽可能小且为或以下。换言之，源极电极5和漏极电极分别地形成为与蚀刻停止层23和氧化物半导体层4接触并重叠。
光电二极管、保护膜7、11、14和15、接触孔16、17和18、栅极线20、信号线13以及偏置线12的构造与根据实施例1的那些相同。另外，光电二极管阵列基板和成像设备的构造与根据实施例1的那些相同。
＜根据实施例2的操作的描述＞
如图7所示，在基板1上，从下面开始依次形成栅极电极2、栅极绝缘膜3以及氧化物半导体层4。栅极电极2、栅极绝缘膜3以及氧化物半导体层4与根据实施例1的那些相同。
在形成氧化物半导体层4之后，刚好在氧化物半导体层4的沟道区之上形成蚀刻停止层23。由于蚀刻停止层23的尺寸确定沟道长度，所以该尺寸根据期望设计的沟道长度而确定。蚀刻停止层23构造为单层或者堆叠膜，该堆叠膜包括包含硅的绝缘膜、Al2O3膜、TiO2膜、Y2O3膜、ATO膜、丙烯等的有机膜以及抑制其它水或氢到氧化物半导体层4中的扩散和渗透的绝缘膜中的任何一个。从上述材料之中选择对于其而言氧化物半导体层4难以在对蚀刻停止层23进行图案化时蚀刻的材料。替换地，使用在对蚀刻停止层23进行图案化时不能容易地蚀刻氧化物半导体层4的蚀刻剂。例如，在其中蚀刻停止层23是硅氧化物膜的情况下，使用基于氟的气体来执行等离子体蚀刻。
在形成蚀刻停止层23之后，源极电极5和漏极电极6形成为在蚀刻停止层23的上层和氧化物半导体层4中相互分离。源极电极5和漏极电极6的宽度被图案化成大于氧化物半导体层4的宽度。用于源极电极5和漏极电极6的材料是包括Al、Ni、Mo、Ti、Cr、Ta、W、Zn、Cu、In、Au、La、Nb以及Nd或其合金中的至少一个或多个的金属，并且从上述材料之中选择具有与氧化物半导体层4的优良欧姆连接性且难以在稍后将第一保护膜7开口时作为源极电极5和漏极电极6蚀刻的金属材料。
然后，以与实施例1类似的所述顺序形成第一保护膜7、第一接触孔16、下电极8、氢化非晶硅层9、上电极10、第二保护膜11、第二接触孔17、第三接触孔18、偏置线12、信号线13以及第三保护膜14。
在形成第三保护膜14之后，形成开口部分19。开口部分19刚好位于氧化物半导体层4的沟道区之上并部分地去除第一保护膜7至第三保护膜14，使得蚀刻停止层23被暴露。开口部分19的尺寸被构造成包括氧化物层4的背沟道区且是大的。然而，开口部分19构造成具有使得氢化非晶硅层9、上电极10、栅极线20、信号线13以及偏置线12不被暴露的位置、尺寸以及深度。当形成开口部分19时，选择并使用可以容易蚀刻第一保护膜7至第三保护膜14但不能容易蚀刻氧化物半导体层4、源极电极5、漏极电极6和蚀刻停止层23以及更优选地栅极绝缘膜3的蚀刻剂。形成开口部分19之后的蚀刻停止层23的膜厚度为或以下。
在形成开口部分19之后，对已改变的氧化物半导体层4(a)执行用于增强半导体特性的后处理。所采取的后处理表示(除用于将氢和氧分离的大气中的热退火、降低压力下的放置以及降压退火之外)使用具有用于引入氧并增加氧化物半导体的薄膜电阻的性质的气体或其混合气体、通过将氧分离来降低氧化物半导体的薄膜电阻的气体或其混合气体、具有能够向/从氧化物半导体层4(a)给出/接收电子而不交换氧并改变氧化物半导体的电子密度的性质的氧化气体和还原气体或其混合气体的过程。在这里，水蒸气、氧、臭氧、过氧化氢、一氧化二氮、氧基、具有汽相的单质卤素等与通过引入氧或降低电子密度而增加氧化物半导体的薄膜电阻的气体对应。另外，一氧化碳、二氧化硅、硫氢等与通过将氧分离或提高电子密度来减小氧化物半导体的薄膜电阻的气体对应。这里所述的过程可以是静置或等离子体过程。然而，使用与上文提出的描述对应的物质之中的充当氧化物半导体层4或源极电极5、漏极电极6以及蚀刻停止层23的蚀刻剂的物质的过程被从后处理排除。已改变的氧化物半导体层4(a)被后处理且然后改进成氧化物半导体层4。
然后，形成第四保护膜15。与实施例1类似地形成第四保护膜15。实施例2的应用中的辐射成像设备的构造与根据实施例1的相同。
＜实施例2的效果的描述＞
形成开口部分19的效果与根据实施例1的那些相同。作为根据实施例2的效果，不同于实施例1，在实施例2中，当源极电极5和漏极电极6被蚀刻时，蚀刻剂被暴露于氧化物半导体层4并消失。因此，在实施例2中，类似于实施例1，在其中源极电极5和漏极电极6被蚀刻的情况下，同样在其中不能使用并不促使氧化物半导体层4被蚀刻的金属材料或蚀刻剂的组合的情况下，可以实现根据本发明的元件结构。
＜实施例3＞
＜实施例3的构造＞
图8是根据本发明的实施例3的半导体器件的元件结构的横截面视图。作为与实施例1的显著差别，源极电极5和漏极电极6在形成开口部分19之后形成为膜。另外，连接下电极8和源极电极5的第一接触孔16并未在第一保护膜7中而是在第二保护膜11和第三保护膜14中形成。因此，源极电极5连接到下电极8的上表面。另外，由于第三接触孔18在第三保护膜14中形成，所以漏极电极6连接到信号线13的上表面。在氧化物半导体的刚好上侧上布置的开口部分19包括沟道区并在一定范围内开口，该范围是沟道区和源极电极5之间的接触面积和与漏极电极6的接触面积的总和。源极电极5和漏极电极6被形成为具有大于开口部分19的宽度。因此，当在TFT的信道宽度的方向上看时，在其中开口部分19布置在比氧化物半导体层4更远的内侧上的情况下，根据开口部分19的宽度而确定沟道宽度。另一方面，在其中开口部分19延伸到比氧化物半导体层4更远的外侧的情况下，根据氧化物半导体层4的宽度而确定沟道宽度。开口部分19的深度是对于其而言氧化物半导体层4被暴露且在形成开口部分19时不需要失去氧化物半导体层4的程度。不仅开口部分19，而且整体的源极电极5和漏极电极6用第四保护膜15覆盖。
光电二极管、第一保护膜至第三保护膜7、11和14、第二接触孔17、信号线13、栅极线20以及偏置线12的构造与根据实施例1的那些相同。另外，光电二极管阵列基板和成像设备的构造与根据实施例1的那些相同。
＜根据实施例3的操作的描述＞
如图8所示，在基板1上，从下面依次形成栅极电极2、栅极绝缘膜3以及氧化物半导体层4。栅极电极2、栅极绝缘膜3以及氧化物半导体层4与根据实施例1的那些相同。
在氧化物半导体层4形成为膜之后，未形成源极电极5和漏极电极6，而是形成被用来覆盖氧化物半导体层4的第一保护膜7。第一保护膜7被构造为单层或者堆叠膜，该堆叠膜包括包含硅的绝缘膜、Al2O3膜、TiO2膜、Y2O3膜、ATO膜、丙烯等的有机膜以及抑制其它水或氢到氧化物半导体层4中的扩散和渗透的绝缘膜中的任何一个。
在形成第一保护膜7之后，未形成第一接触孔16而是形成下电极8。用于下电极8的金属材料是包括Al、Ni、Mo、Ti、Cr、Ta、W、Zn、Cu、In、Au、La、Nb以及Nd或其合金中的至少一个或多个的金属，并选择具有与漏极电极6的低接触电阻的材料。下电极8被图案化以未覆盖氧化物半导体面积。
然后，类似于实施例1，形成氢化非晶硅层9、上电极10以及第二保护膜11。
在形成第二保护膜11之后，形成用于连接上电极10和稍后要形成偏置线12的第二接触孔17。第二接触孔17形成于刚好在上电极10之上的部分中，并且第二保护膜11通过形成第二接触孔17而被去除，由此部分暴露上电极10。
在形成第二接触孔17之后，形成偏置线12和信号线13。可以使用同一掩膜同时将偏置线12和信号线13图案化。偏置线12和信号线13所使用的金属材料是包含Al、Ni、Mo、Ti、Cr、Ta、W、Zn、Cu、In、Au、La、Nb以及Nd或其合金中的至少一个或多个的金属。作为偏置线12的材料，选择具有与上电极10的低接触电阻的材料。偏置线12布置成刚好在第二接触孔17之上形成，并且信号线13形成为刚好布置在稍后要形成的第三接触孔18下面。
接下来，类似于实施例1，形成第三保护膜14。
在形成第三保护膜14之后，同时形成开口部分19、第一接触孔16以及第三接触孔18。开口部分19刚好位于氧化物半导体层4之上并部分地去除第一保护膜7至第三保护膜14，使得TFT的背沟道区被暴露。开口部分19的尺寸被构造成包括氧化物半导体层4的背沟道区和源极电极5与漏极电极6的连接面积且是大的。然而，开口部分19被构造成具有使得下电极8、氢化非晶硅层9、上电极10、栅极线20、信号线13以及偏置线12不被暴露的位置、尺寸以及深度。当形成开口部分19时，选择并使用可以容易蚀刻第一保护膜7至第三保护膜14但不能容易蚀刻氧化物半导体层4以及更优选地栅极绝缘膜3的蚀刻剂。第一接触孔16刚好位于下电极8之上，并去除第二保护膜11和第三保护膜14，使得下电极8被部分地暴露。第三接触孔18刚好位于信号线13之上并去除第三保护膜14，使得信号线13被部分地暴露。
类似于实施例1，执行在形成开口部分19之后执行后处理的方法。
在形成开口部分19之后并执行用于增强半导体特性的后处理之后，源极电极5和漏极电极6形成为被沟道长度相互分离。源极电极5和漏极电极6的宽度被图案化成大于开口部分19的宽度并通过开口部分19连接到氧化物半导体层4。用于源极电极5和漏极电极6的材料是包括Al、Ni、Mo、Ti、Cr、Ta、W、Zn、Cu、In、Au、La、Nb以及Nd或其合金中的至少一个或多个的金属，并且从上述材料之中选择具有与氧化物半导体层4的优良欧姆连接性的金属材料，对于其而言难以在对源极电极5和漏极电极6进行图案化时蚀刻氧化物半导体。替换地，使用对于其而言难以蚀刻氧化物半导体的蚀刻剂。
在形成源极电极5和漏极电极6之后，形成保护氧化物半导体层4、源极电极5以及漏极电极6的第四保护膜15。第四保护膜15构造为单层或堆叠膜，该堆叠膜包括SiOx膜、SiON膜、Al2O3膜、TiO2膜、Y2O3膜、ATO膜、具有低氢浓度的高杂质SiNx膜以及具有另一膜的低氢浓度并抑制水或氢到氧化物半导体层4中的扩散或渗透的绝缘膜中的任何一个，并且选择并设定针对低应力的膜质量或膜厚度。另外，针对具有相同材料的薄膜，可以通过使用膜形成条件来调整薄膜应力。
作为实施例3的应用的辐射成像设备的构造与根据实施例1的相同。
＜实施例3的效果的描述＞
形成开口部分19的效果与根据实施例1的那些相同。作为根据实施例3的效果，首先，虽然在实施例1和实施例2中不能对源极电极5与漏极电极6之间的氧化物半导体层4的连接面积执行后处理，但可以在实施例3中对此类连接面积进行处理。在实施例1和2中，虽然源极电极5、漏极电极6以及蚀刻停止层23在执行后处理时存在，并且因此在其中执行使用特别地具有大分子尺寸的气体分子的处理的情况下，但存在氧化物半导体的特性恢复的后处理并未有效地起作用的可能性。
其次，在实施例1和2中，虽然不能使用诸如对除氧化物半导体层4之外的源极电极5和漏极电极6进行腐蚀或消除的后处理之类的具有副作用的后处理，但在实施例3中，在执行后处理时仅形成氧化物半导体层4。因此，可用气体处理的范围加宽。另外，由于源极电极5和漏极电极6未受到后处理的影响，所有不存在关于腐蚀等的顾虑。
＜实施例4＞
＜实施例4的构造＞
图9是根据本发明的实施例4的半导体器件的元件结构的横截面视图。与实施例3的差别是添加蚀刻停止层23。源极电极5和漏极电极6相互分离，并且氧化物半导体层4和蚀刻停止层23分别地被其部分地覆盖。
除蚀刻停止层23之外的构造与根据实施例3的那些相同。另外，光电二极管阵列基板和成像设备的构造与根据实施例1的那些相同。
＜根据实施例4的操作的描述＞
如图9所示，类似于实施例3，在基板1上，栅极电极2、栅极绝缘膜3、氧化物半导体层4、第一保护膜7、下电极8、氢化非晶硅层9、上电极10、第二保护膜11、第二接触孔17、偏置线12、信号线13、第三保护膜14、开口部分19、第一接触孔16以及第三接触孔18从下面依次形成。在形成开口部分19之后，执行增强半导体特性的后处理，并刚好在氧化物半导体层的沟道区之上形成蚀刻停止层23。由于蚀刻停止层23的尺寸确定沟道长度，所以根据期望设计的沟道长度来确定该尺寸。蚀刻停止层23被构造为单层或者堆叠膜，该堆叠膜包括包含硅的绝缘膜、Al2O3膜、TiO2膜、Y2O3膜、ATO膜、丙烯等的有机膜以及抑制其它水或氢到氧化物半导体层4中的扩散和渗透的绝缘膜中的任何一个。从上述材料之中选择对于其而言氧化物半导体层难以在对蚀刻停止层23进行图案化时蚀刻的材料。替换地，使用不能容易地蚀刻氧化物半导体的蚀刻剂。
在形成蚀刻停止层23之后，源极电极5和漏极电极6形成为在蚀刻停止层23的上层和氧化物半导体层4中相互分离。源极电极5和漏极电极6被图案化成具有比开口部分19的宽度更大的宽度并通过开口部分19连接到氧化物半导体层4。用于源极电极5和漏极电极6的材料是包括Al、Ni、Mo、Ti、Cr、Ta、W、Zn、Cu、In、Au、La、Nb以及Nd或其合金中的至少一个或多个的金属，并且从上述材料之中选择具有与氧化物半导体层4的优良欧姆连接性的金属材料。
然后，类似于实施例3，形成第四保护膜15。作为实施例4的应用的辐射成像设备的构造与根据实施例1的相同。
＜实施例4的效果的描述＞
根据实施例4的效果与根据实施例3的那些相同。根据蚀刻停止层23的效果与根据实施例2的那些相同。
＜实施例5＞
＜实施例5的构造＞
图10是根据本发明的实施例5的半导体器件的元件结构的横截面视图。与实施例1的显著差别是当形成开口部分19时，氧化物半导体层4的背沟道区未被暴露，而是被促使保持在用于将第一保护膜7薄化的程度。作为第一保护膜7的薄化面积的膜厚度，适当的膜厚度根据用于后处理的气体分子的分子尺寸而不同，并且是或以下。
除开口部分19的形状之外的所有构造与根据实施例1的那些相同。另外，光电二极管阵列基板和成像设备的构造与根据实施例1的那些相同。
＜根据实施例5的操作的描述＞
如图10所示，类似于实施例1，在基板1的上表面上，栅极电极2、栅极绝缘膜3、氧化物半导体层4、源极电极5、漏极电极6、第一保护膜7、第一接触孔16、下电极8、氢化非晶硅层9、上电极10、第二保护膜11、第二接触孔17、第三接触孔18、偏置线12、信号线13以及第三保护膜14从下面依次形成。
在形成第三保护膜14之后，形成开口部分19。开口部分19刚好位于氧化物半导体层4之上并部分地去除第一保护膜7至第三保护膜14，使得TFT的背沟道区未被暴露。开口部分19的尺寸被构造成包括氧化物层4的背沟道区且是大的。然而，开口部分19被构造成具有使得下电极8、氢化非晶硅层9、上电极10、栅极线20、信号线13以及偏置线12不被暴露的位置、尺寸以及深度。当开口部分19形成时，优选的是选择并使用可以容易地蚀刻第二保护膜11和第三保护膜14且针对第一保护膜7具有略低的蚀刻速率但不能容易地蚀刻氧化物半导体层4、源极电极5、漏极电极6以及栅极绝缘膜3的保护膜材料或蚀刻剂。开口部分19的膜剩余部分是或以下，并且紧接着在膜形成之后形成为至少比第一保护膜7更薄。
类似于实施例1，执行形成开口部分19之后的后处理，由此形成第四保护膜15。作为实施例5的应用的辐射成像设备的配置与根据实施例1的相同。
＜实施例5的效果的描述＞
形成开口部分19的效果与根据实施例1的那些相同。作为根据实施例5的效果，不同于实施例1，整个氧化物半导体层4未被暴露，并且因此与实施例1相比可以缩短蚀刻时间，并且可以减少根据氧化物半导体4的表面蚀刻的损害和由此引起的副作用。另外，关于根据本发明的开口部分的深度，即使在其中某些元件的第一保护膜7被去除或者某些元件的其余膜厚度由于面内部的或多或少地失衡的影响而在一定程度上大于其它元件的那些的情况下，用于被用于后处理的其它分子渗入氧化物半导体中的时间略微改变，并且未引起严重的问题。
＜实施例6＞
＜实施例6的构造＞
图11是根据本发明的实施例6的半导体器件的元件结构的横截面视图。与实施例5的差别是添加蚀刻停止层23。源极电极5和漏极电极6相互分离并形成为分别地被氧化物半导体层4和蚀刻停止层23部分地覆盖。
除蚀刻停止层23之外的构造与根据实施例5的那些相同。另外，光电二极管阵列基板和成像设备的构造与根据实施例1的那些相同。
＜根据实施例6的操作的描述＞
如图11所示，类似于实施例1和实施例5，在基板1的上表面上，栅极电极2、栅极绝缘膜3以及氧化物半导体层4从下面依次形成。
在形成氧化物半导体层之后，正好在氧化物半导体层4的沟道区之上形成蚀刻停止层23。由于蚀刻停止层23的尺寸确定沟道长度，所以该尺寸根据期望设计的沟道长度而确定。蚀刻停止层23被构造为单层或者堆叠膜，该堆叠膜包括包含硅的绝缘膜、Al2O3膜、TiO2膜、Y2O3膜、ATO膜、丙烯等的有机膜以及抑制其它水或氢到氧化物半导体层4中的扩散和渗透的绝缘膜中的任一个。从上述材料之中选择对于其而言氧化物半导体层难以在对蚀刻停止层23进行图案化时蚀刻的材料。替换地，使用在对蚀刻停止层23进行图案化时不能容易蚀刻氧化物半导体层的蚀刻剂。
在形成蚀刻停止层23之后，源极电极5和漏极电极6形成为在蚀刻停止层23的上层和氧化物半导体层4中相互分离。源极电极5和漏极电极6的宽度被图案化成具有大于氧化物半导体层4的宽度。用于源极电极5和漏极电极6的材料是包括Al、Ni、Mo、Ti、Cr、Ta、W、Zn、Cu、In、Au、La、Nb以及Nd或其合金中的至少一个或多个的金属，并且从上述材料之中选择具有与氧化物半导体层4的优良欧姆连接性的金属材料。
然后，从下面开始，第一保护膜7、第一接触孔16、下电极8、氢化非晶硅层9、上电极10、第二保护膜11、第二接触孔17、第三接触孔18、偏置线12、信号线13以及第三保护膜14按照与实施例5类似的顺序形成。
在形成第三保护膜14之后，形成开口部分19。开口部分19刚好位于氧化物半导体层4和蚀刻停止层23之上并去除第一保护膜7至第三保护膜14，使得TFT的蚀刻停止层23未被暴露。开口部分19的尺寸被构造成包括氧化物半导体层4的背沟道区且是大的。然而，开口部分19被构造成具有使得下电极8、氢化非晶硅层9、上电极10、栅极线20、信号线13以及偏置线12不被暴露的位置、尺寸以及深度。当形成开口部分19时，优选的是选择并使用可以容易蚀刻第二保护膜11和第三保护膜14且针对第一保护膜7具有略低的蚀刻速率但不能容易地蚀刻蚀刻停止层23、氧化物半导体层4、源极电极5、漏极电极6以及栅极绝缘膜3的蚀刻剂。开口部分19的保护膜的剩余膜厚度连同蚀刻停止层23一起是或以下，并且紧接着在膜形成之后形成为至少比第一保护膜7更薄。
类似于实施例1和5，执行形成开口部分19之后的后处理，由此形成第四保护膜15。作为实施例6的应用的辐射成像设备的配置与根据实施例1的相同。
＜实施例6的效果的描述＞
形成开口部分19的效果与根据实施例1的那些相同。在形成开口部分19时促使第一保护膜7的一部分留下而不去除整个第一保护膜7的效果与根据实施例5的相同。根据实施例6的效果是氧化物半导体层4暴露于用于蚀刻元件电极5和漏极电极6的蚀刻剂并消失。
＜实施例7＞
＜实施例7的构造＞
图12是根据本发明的实施例7的半导体器件的元件结构的横截面视图。作为与实施例1的显著差别，形成其中元件电极5和漏极电极6连接到氧化物半导体层4的下表面的底部接触型TFT。
光电二极管、信号线13、栅极线20以及偏置线12的构造与根据实施例1的那些相同。另外，光电二极管阵列基板和成像设备的构造与根据实施例1的那些相同。
＜根据实施例7的操作的描述＞
如图12所示，类似于实施例1，栅极电极2和栅极绝缘膜3从下面开始依次在基板1的上表面上形成。
在栅极绝缘膜3的上层上，源极电极5和漏极电极6形成为被沟道长度相互分离。用于源极电极5和漏极电极6的材料是包括Al、Ni、Mo、Ti、Cr、Ta、W、Zn、Cu、In、Au、La、Nb以及Nd或其合金中的至少一个或多个的金属，并且从上述材料之中选择具有与稍后要形成的氧化物半导体层4的优良欧姆连接性的金属材料。另外，从上述材料之中选择金属材料，该金属材料在其中使用金属材料来形成源极电极5和漏极电极6的情况下难以在对稍后要形成的氧化物半导体层4进行图案化时蚀刻。例如，由于在盐酸和硝酸的混合液体中Ni的湿法蚀刻的蚀刻速率低于氧化物半导体的蚀刻速率，所以Ni作为源极电极6和漏极电极6的金属材料是适当的。
在形成源极电极5和漏极电极6之后，在源极电极5与漏极电极6之间以岛状形成氧化物半导体层4。使用在对氧化物半导体进行图案化时不能容易蚀刻源极电极5和漏极电极6的蚀刻剂。在将氧化物半导体层4图案化之后，执行250℃或更高的退火。
然后，类似于实施例1，从下面依次形成第一保护膜7、第一接触孔16、下电极8、氢化非晶硅层9、上电极10、第二保护膜11、第二接触孔17、第三接触孔18、偏置线12、信号线13以及第三保护膜14。
在形成第三保护膜14之后，形成开口部分19。开口部分19刚好位于氧化物半导体层4之上并部分地去除第一保护膜7至第三保护膜14，使得TFT的背沟道区被暴露。开口部分19的尺寸被构造成包括氧化物半导体层4的背沟道区且是大的。然而，开口部分19被构造成具有使得下电极8、氢化非晶硅层9、上电极10、栅极线20、信号线13以及偏置线12不被暴露的位置、尺寸以及深度。当形成开口部分19时，优选的是选择并使用可以容易蚀刻第一保护膜7至第三保护膜14但不能容易蚀刻氧化物半导体层4以及更优选地栅极绝缘膜3的蚀刻剂。
在形成开口部分19之后，对已改变的氧化物半导体层4(a)执行用于增强半导体特性的后处理。所采取的后处理表示(除用于将氢和氧分离的大气中的热退火、降低压力下的放置以及降压退火之外)使用具有用于引入氧并增加氧化物半导体的薄膜电阻的性质的气体或其混合气体、通过将氧分离来降低氧化物半导体的薄膜电阻的气体或其混合气体、具有能够向/从氧化物半导体层4(a)给出/接收电子而不交换氧并改变氧化物半导体的电子密度的性质的氧化气体和还原气体或其混合气体的过程。在这里，水蒸气、氧、臭氧、过氧化氢、一氧化二氮、氧基、具有汽相的单质卤素等与通过引入氧或降低电子密度而增加氧化物半导体的薄膜电阻的气体对应。另外，一氧化碳、二氧化硅、硫氢等与通过将氧分离或提高电子密度来减小氧化物半导体的薄膜电阻的气体对应。这里所述的过程可以是静置、加热或等离子体过程。然而，使用与上文提出的描述对应的物质中的充当氧化物半导体层4的蚀刻剂的物质的过程被从后处理排除。已改变的氧化物半导体层4(a)被后处理且然后改进成氧化物半导体层4。
第四保护膜15的形成类似于实施例1。作为实施例7的应用的辐射成像设备的构造类似于根据实施例1的构造。
＜实施例7的效果的描述＞
开口的效果与根据实施例1的那些相同。与实施例1、3和4的显著差别是TFT的结构在实施例7中是底部接触型。因此，根据在形成开口部分19时执行的蚀刻过程，在源极电极5和漏极电极6与氧化物半导体层4之间的连接面积中不存在损坏。为此，与实施例3和4相比，氧化物半导体层4与源极电极5和漏极电极6之间的粘性很高，并且连接电阻被稳定得很低。另外，由于在氧化物半导体层4的上层中不存在源极电极5和漏极电极6，所以氧化物半导体层4的暴露面积比实施例1的更宽，并且因此可以容易获取后处理的更多效果。
＜实施例8＞
＜实施例8的构造＞
图13是根据本发明的实施例8的半导体器件的元件结构的横截面视图。与采用相同沟道保护类型的实施例2的显著差别是在形成开口部分19时去除蚀刻停止层23，并且背沟道区暴露。为了在形成开口部分19时去除背沟道区，最终，只有在平面中与源极电极5和漏极电极6重叠的蚀刻停止层23的部分存在。
除蚀刻停止层的形状之外的所有构造与根据实施例2的那些相同。另外，光电二极管阵列基板和成像设备的构造与根据实施例1的那些相同。
＜根据实施例8的操作的描述＞
如图13所示，类似于实施例1，栅极电极2、栅极绝缘膜3以及氧化物半导体层4从下面按照所述顺序形成于基板1的上表面上。
在形成氧化物半导体层4之后，正好在氧化物半导体层4的沟道区之上形成蚀刻停止层23。由于蚀刻停止层23的尺寸确定沟道长度，所以该尺寸根据期望设计的沟道长度而确定。蚀刻停止层23被构造为单层或者堆叠膜，该堆叠膜包括包含硅的绝缘膜、Al2O3膜、TiO2膜、Y2O3膜、ATO膜、丙烯等的有机膜以及抑制其它水或氢到氧化物半导体层4中的扩散和渗透的绝缘膜中的任一个。从上述材料之中选择对于其而言氧化物半导体层难以在对蚀刻停止层23进行图案化时蚀刻的材料。替换地，使用不能容易蚀刻氧化物半导体层4的蚀刻剂。
在形成蚀刻停止层23之后，源极电极5和漏极电极6形成为在蚀刻停止层23的上层和氧化物半导体层4中相互分离。源极电极5和漏极电极6的宽度被图案化成大于氧化物半导体层4的宽度。用于源极电极5和漏极电极6的材料是包括Al、Ni、Mo、Ti、Cr、Ta、W、Zn、Cu、In、Au、La、Nb以及Nd或其合金中的至少一个或多个的金属，并且从上述材料之中选择具有与氧化物半导体层4的优良欧姆连接性且难以在稍后将第一保护膜7开口时作为源极电极5和漏极电极6蚀刻的金属材料。
然后，类似于实施例1，第一保护膜7、第一接触孔16、下电极8、氢化非晶硅层9、上电极10、第二保护膜11、第二接触孔17、第三接触孔18、偏置线12、信号线13以及第三保护膜14按照所述顺序形成。
在形成第三保护膜14之后，形成开口部分19。开口部分19刚好位于氧化物半导体层4的沟道区之上并部分地去除第一保护膜7至第三保护膜14且直到蚀刻停止层23，使得氧化物半导体层4被暴露。开口部分19的尺寸被构造成包括氧化物层4的背沟道区且是大的。然而，开口部分19被构造成具有使得氢化非晶硅层9、上电极10、栅极线20、信号线13以及偏置线12不被暴露的位置、尺寸以及深度。当形成开口部分19时，选择并使用可以容易蚀刻第一保护膜7至第三保护膜14但不能容易蚀刻氧化物半导体层4、源极电极5、漏极电极6和蚀刻停止层23以及更优选地栅极绝缘膜3的蚀刻剂。
＜实施例8的效果的描述＞
如在实施例2中那样形成为沟道保护型的蚀刻停止层23被布置成从而保护氧化物半导体层4免受在形成源极电极5和漏极电极6时所使用的蚀刻剂的影响。因此，在形成源极电极5和漏极电极6之后，不需要蚀刻停止层23，并且可去除背沟道区而不引起任何问题。
作为根据实施例8的效果，类似于实施例2，可以在采用沟道保护TFT的同时使氧化物半导体的背沟道表面暴露，并且因此取得与实施例1相同程度的后处理效果。根据实施例2，由于蚀刻停止层23仍在，与实施例1相比，存在根据后处理难以取得气体分子的扩散和渗透效果的问题。然而，通过应用实施例8，可以克服这种问题。
＜实施例9＞
＜实施例9的构造＞
图14是根据本发明的实施例9的半导体器件的元件结构的横截面视图。作为与实施例1的显著差别，源极电极5、漏极电极以及下电极8不存在，并且使用氧化物半导体薄膜1层形成源极区32、漏极区33以及活性区(沟道区或背沟道区)。在源极区32、漏极区33以及活性区34中，连续地形成氧化物半导体薄膜，并且并未在空间上划分各区。另外，源极区32与活性区34之间的边界和漏极区33和活性区34之间的边界分别地由开口部分19的侧壁的位置定义。开口部分19、第二保护膜11以及第三保护膜14完全去除，并且活性区34暴露。活性区34的垂直宽度和水平宽度小于栅极电极2的垂直宽度和水平宽度，并且源极区32和漏极区33通过栅极电极2和栅极绝缘膜3而相互部分地重叠。源极区32和n+氢化非晶硅层9(a)直接地相互接触，并且漏极区33和信号线13通过第三接触孔18直接地相互接触。另外，类似于图2中所示的“B”，源极区32和漏极区33展示出当栅极电压为负时并不关断的特性(在这里，开/关比小于103)。另外，类似于图2中所示的“A”或“C”，活性区34表示良好的晶体管特性(开/关比≥103)。换言之，源极区32和漏极区33的电阻率低于活性区34的电阻率。
栅极电极2、栅极绝缘膜3、氢化非晶硅层9、上电极10、栅极线20、信号线13、偏置线12、第三保护膜14以及第四保护膜15的构造与根据实施例1的那些相同。另外，光电二极管阵列和成像设备的构造与根据实施例1的那些相同。
＜根据实施例9的操作的描述＞
图15A至图15D示出根据实施例9的制造半导体器件的过程期间的横截面视图。
如图14所示，类似于实施例1，栅极电极2和栅极绝缘膜3按照所述顺序在基板1的上表面上形成。
在栅极绝缘膜3的上层中，形成氧化物半导体薄膜35。氧化物半导体薄膜35稍后用作源极区32、漏极区33以及活性区34。在这里，氧化物半导体表示由In、Ga、Zn和Sn和氧中的至少一个或多个形成的化合物。
在形成氧化物半导体薄膜35之后，形成氢化非晶硅层9。氢化非晶硅层9具有其中n+氢化非晶硅层9(a)、本征氢化非晶硅层9(b)以及p+氢化非晶硅层9(c)从下面按照所述顺序堆叠的结构。氢化非晶硅层9的组成和膜厚度类似于根据实施例1的那些。然而，在形成氢化非晶硅层9的CVD过程中产生氢等离子体，并且在形成氢化非晶硅层9之后，氧化物半导体薄膜变成在栅极电压为负时并不关断的特性(在这里，开/关比假设为小于103)，例如图2所示的“B”。在氢化非晶硅层9形成为膜之后，氧化物半导体薄膜35变成已改变的氧化物半导体薄膜35(a)。
在氢化非晶硅层9形成为膜之后，上电极材料形成为膜。上电极是由In、Ga、Zn和Sn和氧中的至少一个或多个形成的ITO等的透明导电膜。在其中膜厚度大的情况下，光的透射量减小，这导致量子效率的降低，并且因此上电极形成为具有200nm或以下的厚度的膜。
在上电极材料形成为膜之后，上电极10和氢化非晶硅层9被分别地按照所述顺序蚀刻。上电极10和氢化非晶硅层9可以使用同一掩膜来图案化，并且形成相同图案或者其中上电极10略小于该氢化非晶硅层9的岛图案。
在蚀刻氢化非晶硅层9之后，连续地蚀刻先前的氧化物半导体薄膜35(a)，由此形成源极区32、漏极区33以及活性区的外部形状。这时，氢化非晶硅层9和上电极10被光致抗蚀剂覆盖，并且因此未被暴露于蚀刻剂。
然后，第二保护膜11、第二接触孔117、第三接触孔18、偏置线12、信号线13以及第三保护膜14按照与实施例1类似的所述顺序形成。
在形成第三保护膜14之后，形成开口部分19。开口部分10刚好位于活性区34之上，并且第二保护膜11和第三保护膜14被部分地去除，使得活性区34暴露。然而，开口部分19被构造成具有使得氢化非晶硅层9、上电极10、栅极线20、信号线13以及偏置线12不被暴露的位置、尺寸以及深度。当形成开口部分19时，选择并使用可以容易蚀刻第二保护膜11和第三保护膜14但不能容易蚀刻活性区34、源极区32和漏极区33以及更优选地栅极绝缘膜3的蚀刻剂。开口部分19形成为横穿氧化物半导体薄膜35(a)并将氧化物半导体薄膜35(a)划分成三个区(源极区32、漏极区33以及活性区34)。薄膜晶体管的特性基于在该处源极区32和漏极区33通过活性区34相互邻近的距离而确定。因此，定义在该处源极区32和漏极区33相互邻近的距离的开口部分19的宽度局限于从其取得良好晶体管特性的距离(4μm至100μm)。
在形成开口部分19之后，对已暴露的氧化物半导体薄膜35(a)执行用于增强半导体特性的后处理。所采取的后处理表示(除用于将氢和氧分离的大气中的热退火、降低压力下的放置以及降压退火之外)使用具有用于引入氧并增加氧化物半导体的薄膜电阻的性质的气体或其混合气体、通过将氧分离来降低氧化物半导体的薄膜电阻的气体或其混合气体、具有能够向/从氧化物半导体薄膜35给出/接收电子而不交换氧并改变氧化物半导体的电子密度的性质的氧化气体和还原气体或其混合气体的过程。在这里，水蒸气、氧、臭氧、过氧化氢、一氧化二氮、氧基、具有汽相的单质卤素等与通过引入氧或降低电子密度而增加氧化物半导体的薄膜电阻的气体对应。另外，一氧化碳、二氧化硅、硫氢等与通过将氧分离或提高电子密度来减小氧化物半导体的薄膜电阻的气体对应。这里所述的过程可以是静置、加热或等离子体过程。然而，使用与上文提出的描述对应的物质中的充当氧化物半导体薄膜35的蚀刻剂的物质的过程被从后处理排除。暴露部分的氧化物半导体薄膜35(a)被后处理且然后改进成氧化物半导体薄膜35，并且这充当活性区34。
然后，形成第四保护膜15。第四保护膜15类似于实施例1地形成。实施例9的应用中的辐射成像设备的配置与根据实施例1的相同。
＜实施例9的效果的描述＞
作为根据实施例9的效果，不同于实施例1，并未布置源极电极5、漏极电极6、下电极8，而是用一层的氧化物半导体薄膜35代替，并且因此存在通过减少掩膜的数目来改善生产力的效果。实际上，在实施例1的情况下，虽然必须有九个掩膜直至从栅极电极2形成开口部分19为止，但在实施例9的情况下，只需要留个掩膜以用于生产。另外，在其中采取In-Ga-Zn-O作为氧化物半导体的示例的情况下，已知In-Ga-Zn-O很容易由于氢等离子体而退化，并且费米能级在导带附近升高(约4.3eV；参见JP 2011-119692 A)。这表示与n+氢化非晶硅层9(a)的接触电阻具有与被视为用于下电极8的金属的Al、Ni、Mo、Ti、Cr、Ta、W、Zn、Cu、In、Au、La、Nb、Nd等(功函数：4.1eV至5.2eV)的能级相同的能级。因此，同样在其中下电极8针对退化的In-Ga-Zn-O被取代的情况下，展示出与根据实施例1的等价的光电二极管特性。
＜实施例10＞
＜实施例10的构造＞
图16是根据本发明的实施例10的半导体器件的元件结构的横截面视图。作为与实施例9的显著差别，开口部分19的底部在第二保护膜11的中间，并且活性区34并未暴露。实施例10中的活性区34的位置被定义为当从在开口部分19的底部处的侧壁位置向基板1垂直地执行外部插入时横穿氧化物半导体薄膜35的位置。
除开口部分19之外的构造与根据实施例9的那些相同。另外，光电二极管阵列基板和成像设备的构造与根据实施例1的那些相同。
＜根据实施例10的操作的描述＞
如图16所示，类似于实施例9，在基板1的上表面上，栅极电极2、栅极绝缘膜3、氧化物半导体薄膜35、氢化非晶硅层9、上电极10、第二保护膜11、第二接触孔17、第三接触孔18、偏置线12、信号线13以及第三保护膜14从下面按照所述顺序形成。
在形成第三保护膜14之后，形成开口部分19。开口部分10刚好位于活性区34之上并部分地去除第二保护膜11和第三保护膜14，使得活性区34未被暴露。然而，开口部分19构造成具有使得氢化非晶硅层9、上电极10、栅极线20、信号线13以及偏置线12不被暴露的位置、尺寸以及深度。开口部分19的底部的位置定义氧化物半导体薄膜35(a)的三个区(源极区32、漏极区33以及活性区34)的边界线。薄膜晶体管的特性基于在该处源极区32和漏极区33通过活性区34相互邻近的距离而确定。因此，定义在该处源极区32和漏极区33相互邻近的距离的开口部分19的宽度局限于从其取得良好晶体管特性的距离(4μm至100μm)。开口部分19的保护膜的剩余膜厚度是或以下，并且紧接着在膜形成之后形成为至少比第二保护膜11更薄。
类似于实施例1和9，执行在形成开口部分19之后的后处理，并且形成第四保护膜15。作为实施例10的应用的辐射成像设备的配置与根据实施例1的相同。
＜实施例10的效果的描述＞
根据开口部分的效果与根据实施例1的相同。不布置薄膜晶体管的氧化物半导体层4、源极电极5、漏极电极6以及下电极8且作为其替代插入一层的氧化物半导体薄膜35的效果与根据实施例9的相同。作为与实施例9的显著差别，类似于实施例5，活性区34未被暴露，并且因此与根据实施例9相比可以缩短蚀刻时间，并且可以减少根据活性区34的表面蚀刻的损坏和由此引起的副作用。另外，关于根据本发明的开口部分的深度，即使在其中某些元件的第二保护膜11被去除或者某些元件的剩余膜厚度由于面内部的或多或少地失衡的影响而在一定程度上大于其它元件的那些的情况下，用于被用于后处理的其它分子渗入氧化物半导体中的时间也略微改变，并且未引起严重的问题。
＜实施例11＞
＜实施例11的构造＞
实施例11至15涉及从正面看的薄膜晶体管的氧化物半导体层4、蚀刻停止层23以及开口部分19的形状，并且独立于表示从侧面看的横截面结构的实施例1至8。另外，实施例11至15中所示的内容涉及栅极电极2、源极电极5、漏极电极6、氧化物半导体层4以及开口部分19的位置关系，并且并未涉及其中源极电极5、漏极电极6以及氧化物半导体层4不存在的实施例9和10。
将参考光电二极管和薄膜晶体管的横截面视图而不是薄膜晶体管的平面图来描述实施例11至15。实施例11的横截面结构被假设为是根据实施例1(图3)或实施例2(图7)的横截面结构。
图17是根据本发明的实施例11的薄膜晶体管的平面图，并且是应用于如在实施例1中的沟道挖掘型TFT的情况的示例。在栅极电极2的右上侧上面布置氧化物半导体层4，在其之间插入栅极绝缘膜。栅极电极2的纵向方向(图17中的水平方向)和氧化物半导体层4的纵向方向(图17中的垂直方向)相互正交。源极电极5和漏极电极6中的每一个形成为在横向方向上具有比氧化物半导体层4的宽度更大的宽度。这时，由横向方向上的氧化物半导体层4的宽度确定沟道宽度。开口部分19的水平宽度比沟道宽度更长，并且在垂直方向上的开口部分19的宽度比沟道长度更长。
图18是根据本发明的实施例11的另一薄膜晶体管的平面图，并且是应用于如在实施例2中的沟道保护型TFT的情况的示例。除蚀刻停止层23之外，图18与图17相同。蚀刻停止层23位于氧化物半导体层的上层中，并且布置成使得栅极电极2的纵向方向和蚀刻停止层23的纵向方向相互平行。另外，在横向方向上的蚀刻停止层23比在横向方向上的栅极电极2短，并且比源极电极5与漏极电极6之间的距离长。在纵向方向上的蚀刻停止层23的长度比源极电极5和漏极电极6的宽度长得多。开口部分19的水平宽度比氧化物半导体层4的水平宽度长，并且在垂直方向上的开口部分19的宽度比沟道长度长。在沟道保护性的情况下，由于沟道长度由蚀刻停止层23确定，所以在垂直方向上的开口部分19的宽度大于在横向方向上的蚀刻停止层23的长度。
在实施例11中，开口部分19的尺寸具有重要性，而其形状无关紧要。图19是其中开口部分19具有圆形形状的根据本发明的实施例11的TFT的平面图。因此，在图19中，虽然示出其中开口部分19具有圆形形状的根据实施例11的薄膜晶体管的平面图，但其垂直宽度长于沟道长度且水平宽度大于氧化物半导体层4的开口结构属于实施例11。
＜根据实施例11的操作的描述＞
过程流程与实施例1至8中的每一个的相同。
＜实施例11的效果的描述＞
在实施例11中，开口部分19的水平宽度大于氧化物半导体层4，并且因此具有最多地从其取得特性增强效果的形状。其原因是该形状是能够处理作为电流路径的源极电极5与漏极电极6之间的氧化物半导体的整体的形状。换言之，在图17中示出的薄膜晶体管中，要求在源极电极5与漏极电极6之间流动的电流穿过打开且暴露的氧化物半导体层4。特别地，在其中将具有非常低的电阻的氧化物半导体(大量氢已被引入其中)用于活性层的薄膜晶体管中，在其中电流穿过的面积的至少一部分根据如实施例11中所示的开口部分19的形成和后处理而具有高电阻的情况下，流过的关断电流比在后处理之前的低。换言之，在其中开口部分19的水平宽度小于氧化物半导体层4的水平宽度并且存在对于其而言不能甚至在一部分中执行使用后处理的特性增强的面积的情况下，在源极电极5与漏极电极6之间流动的电流并不通过根据后处理而具有增加电阻的面积，而是通过未被进行后处理的低电阻，并且因此关断电流在后处理之前和之后是几乎相同的。
＜实施例12＞
＜实施例12的构造＞
实施例12是仅在其中应用实施例3和4的情况下有效的形状。为此，根据实施例12的横截面结构适合于实施例3(图8)或实施例4(图9)。
图20是根据本发明的实施例12的薄膜晶体管的平面图，并且是应用于如在实施例1中的沟道挖掘型TFT的情况的示例。图21是根据本发明的实施例12的另一薄膜晶体管的平面图，并且是应用于如在实施例2中的沟道保护性TFT的情况的示例。该横截面结构与实施例3和4的那些相同。
作为本实施例的与众不同的特性，不同于实施例11，开口部分19的水平宽度小于氧化物半导体层4。因此，由于横截面结构是实施例3或4，所以源极电极5和漏极电极6与氧化物半导体层4的连接面积小于氧化物半导体层4的水平宽度。在垂直方向上的开口部分19的宽度假设为长于沟道长度且短于在纵向方向上的氧化物半导体层4的长度。因此，在实施例12中，只有氧化物半导体层4被开口部分19暴露。
在实施例10中，开口部分19的尺寸具有重要性，并且在其中开口部分19的水平宽度小于氧化物半导体层4并且开口部分19被构造成包括沟道区且大的情况下，形状无关紧要。
除开口部分19之外的构造与图17或18中所示的实施例11的那些相同。
＜根据实施例12的操作的描述＞
过程流程与实施例3和4中的每一个的相同。
＜实施例12的效果的描述＞
首先，当根据实施例11的平面结构应用于根据实施例3和4的横截面结构时，为了在比氧化物半导体的水平宽度更宽的范围内打开，在其中在形成开口部分19时在第一保护膜7至第三保护膜14与栅极绝缘膜3之间不存在蚀刻选择性的情况下，在氧化物半导体的外侧上面布置的栅极绝缘膜3连同开口部分19的形成一起被蚀刻，并且存在栅极电极2根据情况而暴露的顾虑。特别地，在实施例3和4中，源极电极5和漏极电极6是在开口之后形成，存在形成与暴露的栅极电极2的短路的风险。
因此，在实施例12中，开口面积局限于氧化物半导体层4的右上侧，并且栅极绝缘膜3被构造成具有将不被蚀刻的形状。因此，栅极电极2与源极电极5或漏极电极6之间的短路的形成被抑制，并且形成用于增强产率的结构。
然而，如在实施例11中所述，在其中执行用于促使具有低电阻的氧化物半导体层4具有高电阻的后处理的情况下，电流流过未被作为新沟道区进行后处理(未被开口)的面积，并且未取得后处理的效果，由此实施例12是不切实际的。
＜实施例13＞
＜实施例13的构造＞
实施例13和后续实施例具有仅在其中应用实施例4的情况下有效的形状。为此，除非另外说明，实施例4适合于根据实施例13和后续实施例的横截面结构。
图22是根据本发明的实施例13的薄膜晶体管的平面图。作为本实施例的与众不同的特性，不同于实施例12，氧化物半导体层4的中间变窄，并且形成其中开口部分19比部分地在源极电极5与漏极电极6之间的氧化物半导体层4的水平宽度宽的结构。中间变窄的面积的垂直宽度小于在横向方向上的蚀刻停止层23的宽度。
除氧化物半导体层4之外的构造与根据图21所示的实施例12的那些相同。
＜根据实施例13的操作的描述＞
过程流程与实施例4的相同。
＜实施例13的效果的描述＞
如在实施例12中所述，其中不存在氧化物半导体层4的开口面积可蚀刻栅极绝缘膜3，并且存在使栅极电极2暴露的可能性。然而，在实施例4的情况下，通过将蚀刻停止层23布置于在该处栅极绝缘膜3在形成源极电极5和漏极电极6之前被暴露的位置，可以避免形成栅极电极2和源极电极5和漏极电极6之间的短路。
另外，如在实施例12中，在其中开口部分19的水平宽度小于氧化物半导体层4的水平宽度的情况下，存在电流流过并未打开的面积、换言之未被作为路径进行后处理的面积的可能性。特别地，在其中后处理之前的氧化物半导体层4具有低电阻的情况下，电流并不流过在开口过程之后已被处理从而具有高电阻的氧化物半导体面积，并且因此并未取得特性增强的效果。因此，如图22所示，通过计算出氧化物半导体层4的形状并形成其中开口部分19至少部分地扩大到氧化物半导体层4的外侧的面积，可以充分地取得根据开口和后处理的特性恢复的效果。
另外，可通过计算出除氧化物半导体层4之外的开口部分19或蚀刻停止层23的形状来获得一种在栅极电极2的暴露部分被蚀刻停止层23隐藏的情况下将开口部分19的水平宽度构造成大于氧化物半导体层4的水平宽度的方法。
＜实施例14＞
＜实施例14的构造＞
图23是根据本发明的实施例14的薄膜晶体管的平面图。不同于实施例13，本实施例的与众不同的特性是在第[0148]段中描述的结构的示例，其中计算出开口部分19的形状，使得开口部分19的水平宽度大于氧化物半导体层4的水平宽度，而栅极电极2的暴露部分被蚀刻停止层23隐藏。除开口部分19之外的构造与根据图21所示的实施例10的那些相同。
＜根据实施例14的操作的描述＞
过程流程与实施例4的相同。
＜实施例14的效果的描述＞
根据实施例14的效果与根据实施例13的那些相同。
＜实施例15＞
＜实施例15的构造＞
图24是根据本发明的实施例15的薄膜晶体管的平面图。不同于实施例13和14，本实施例的与众不同的特性是在0148段中描述的结构的示例，其中计算出蚀刻停止层23的形状，使得开口部分19的水平宽度大于氧化物半导体层4的水平宽度，而栅极电极2的暴露部分被蚀刻停止层23隐藏。除开口部分19之外的构造与根据图21中所示的实施例12的那些相同。
＜根据实施例15的操作的描述＞
过程流程与实施例4的相同。
＜实施例15的效果的描述＞
根据实施例15的效果与根据实施例13的那些相同。
最后，将描述实施例1至15的栅极端子部分和信号或偏置端子部分(布线端子部分)的结构及其制造方法。
首先，将描述栅极端子部分的结构。图25是示出根据本发明的栅极端子部分的结构的横截面图(在虚线内部)。为了容易理解，将根据实施例1的光电二极管的元件结构一起表示。
通过将在栅极线20的上层中布置的栅极绝缘膜3、第一保护膜7、第二保护膜11以及第三保护膜14同时开口并在形成开口部分19时在此开口(第一端子触点27)上面形成第一端子焊盘26来布置根据本发明的栅极端子部分。
第一端子焊盘26通过第一端子触点27连接到栅极线20，并且栅极线20连接到薄膜晶体管的栅极电极2。因此，从栅极驱动器(在图中未示出)的信号通过栅极端子部分和栅极线20被供应给薄膜晶体管的栅极电极2。
接下来，将描述制造栅极端子部分的方法。如图25所示，类似于实施例1，在基板1上面依次形成栅极线20、栅极绝缘膜3、第一保护膜7、第二保护膜11、第三保护膜14。栅极线20与栅极电极2同时形成。
在形成第三保护膜14之后，开口部分19和第一端子触点27同时打开。第一端子触点27刚好位于栅极线20之上并将栅极绝缘膜3部分地向第三保护膜14打开，从而使栅极线20暴露。
在形成第一端子触点27之后，执行上述后处理。
在执行后处理之后，形成第四保护膜15，并且去除第四保护膜15而不留在第一端子触点27上面。
在形成第四保护膜15之后，形成第一端子焊盘26以覆盖栅极线20。第一端子焊盘26通过使用ITO等的透明导电膜和诸如Al之类的金属材料而形成为具有与栅极线20的低连接电阻。
这样，通过同时形成开口部分19和第一端子触点27，可以在端子部分形成过程中将过程的数目减少一个。
接下来，将描述信号端子部分或偏置端子部分的结构。图26是示出根据本发明的信号端子部分或偏置端子部分的结构的横截面视图(在虚线内部)。为了容易理解，将根据实施例1的光电二极管的元件结构一起表示。
通过将在栅极层转换部分28的上层中布置的栅极绝缘膜3、第一保护膜7、第二保护膜11以及第三保护膜14同时开口并在形成开口部分19时在此开口(第二端子触点30)上面形成第二端子焊盘29来布置根据本发明的信号端子部分或偏置端子部分。
第二端子焊盘29通过第二端子触点30连接到栅极层转换部分28，并且栅极层转换部分28通过第四接触孔31连接到偏置线12或信号线13。因此，通过偏置端子部分和偏置线12向光电二极管的上电极10供应偏压，并且由光电二极管产生的电荷通过信号线13和信号端子部分输入到电荷检测电路(在图中未示出)并被读取。
接下来，将描述制造信号端子部分或偏置端子部分的方法。如图26所示，类似于实施例1，在基板1上面依次形成栅极层转换部分28、栅极绝缘膜3、第一保护膜7以及第二保护膜11。栅极层转换部分28与栅极电极2同时形成。
在形成第二保护膜11之后，与第二接触孔17和第三接触孔18同时形成用于连接栅极层转换部分28和稍后要形成的偏置线12或信号线13的第四接触孔31。第四接触孔31形成于刚好在栅极层转换部分28之上布置的栅极绝缘膜3、第一保护膜7以及第二保护膜11的一部分中。
然后，形成偏置线12和信号线13，并进一步形成第三保护膜14。在形成第三保护膜14之后，开口部分19和第二端子触点30同时打开。第二端子触点30位于栅极层转换部分28的右上侧上面，并且将栅极绝缘膜3部分地向第三保护膜14打开从而使栅极层转换部分28暴露。
在形成第二接触触点30之后，执行上述后处理。在执行后处理之后，形成第四保护膜15，并且去除第四保护膜15而不留在第二端子触点30上面。
在形成第四保护膜15之后，形成第二端子焊盘29从而覆盖栅极层转换部分28。第二端子焊盘29通过使用ITO等的透明导电膜和诸如Al之类的金属材料而形成为具有与栅极层转换部分28的低连接电阻。
这样，通过同时形成开口部分19和第二端子触点30，可以在端子部分形成过程中将过程的数目减少一个。
图27是根据本发明的用于描述端子部分结构的效果的光电二极管阵列的偏置端子部分或信号端子部分的横截面视图。
在这里，由于偏置线12或信号线13位于比栅极线20的层更上一层中，通过形成其中只有在偏置线12或信号线13的右上侧上面布置的第三保护膜14打开的如图27所示的端子部分结构，深的开口部分19和浅的第二端子接点30被同时蚀刻，并且刚好在第二端子接点20下面布置的偏置线12或信号线13的表面由于蚀刻而被损害，并且可能发生与第二端子焊盘的连接电阻的退化以及金属损失或偏置线12或信号线13等。因此，如图26所示，栅极层转换部分28被布置并通过第四接触孔31连接到偏置线12或信号线13，并且第二端子触点30被构造成具有与开口部分19相同程度的深度，由此，可以容易管理该过程，并且可以抑制根据端子部分的高电阻的产率方面的退化。
在本文中叙述的所有示例和有条件语言意图用于教育目的以帮助读者理解本发明的原理和本发明人为了促进技术而贡献的概念，并且应将其理解为并不局限于此类具体叙述的示例和条件，本说明书中的此类示例的组织也未涉及到本发明的优劣性的展示。虽然详细地描述了本发明的一个或者多个实施例，但应理解的是可以对其进行各种改变、替换以及变更而不脱离本发明的精神和范围。

Claims (18)

1.一种半导体器件，包括：
薄膜晶体管，包括：
以岛状形成并包含铟、镓、锌以及锡之中的至少一个或多个元素和氧的氧化物半导体层；
源极和漏极，其连接到所述氧化物半导体层；
至少一个或多个层的保护膜，其在所述氧化物半导体层的上层中形成；以及
开口部分，其布置于所述保护膜中并具有用于包括所述氧化物半导体层的沟道区或背沟道区的位置和尺寸；以及
光电二极管，其布置于在所述薄膜晶体管的氧化物半导体层以上的上层中并包括氢化非晶硅层。
2.根据权利要求1所述的半导体器件，
其中，所述氢化非晶硅层的膜厚度为大于或等于0.5μm。
3.根据权利要求1所述的半导体器件，
其中，所述薄膜晶体管还包括：
蚀刻停止层，其直接布置在所述氧化物半导体层的沟道区或背沟道区的正上方；以及
源极和漏极，其分别地使用金属形成，并与所述蚀刻停止层和所述氧化物半导体层接触和重叠。
4.根据权利要求1所述的半导体器件，
其中，薄膜晶体管的源极和漏极在与所述氧化物半导体层相同的层中构造，被构造为具有相同组成的膜，并具有低于沟道区或背沟道区的电阻率，
其中，光电二极管的氢化非晶硅层的n型氢化非晶硅层与所述氧化物半导体层的源极接触。
5.根据权利要求1或4所述的半导体器件，
其中，在所述开口部分中，至少一个或多个层的保护膜之中的最下层的保护膜开口到膜厚度方向上的中途位置，并且所述氧化半导体层未被暴露。
6.根据权利要求1或4所述的半导体器件，
其中，在所述开口部分中，所述氧化物半导体层的沟道区或背沟道区被暴露。
7.根据权利要求3所述的半导体器件，
其中，在所述开口部分中，至少一个或多个层的保护膜之中的最下层的保护膜开口到膜厚度方向上的中途位置，并且所述蚀刻停止层未被暴露。
8.根据权利要求3所述的半导体器件，
其中，在所述开口部分中，蚀刻停止层被暴露。
9.根据权利要求1或3所述的半导体器件，
其中，所述源极和所述漏极通过所述开口部分连接到所述氧化物半导体层。
10.根据权利要求1或3所述的半导体器件，
其中，所述源极和所述漏极布置于比所述氧化物半导体层低的下层中。
11.一种制造半导体器件的方法，所述半导体器件包括：
薄膜晶体管，其具有氧化物半导体层；以及
光电二极管，其布置于比所述氧化物半导体层高的上层中，并且包括氢化非晶硅层，
所述方法包括：
在基板上以岛状形成包含铟、镓、锌以及锡之中的至少一个或多个元素和氧的所述氧化物半导体层；
形成第一保护膜，所述氧化物半导体层的整体用所述第一保护膜覆盖；
在所述第一保护膜中形成具有包括所述氧化物半导体层的沟道区或背沟道区的位置和尺寸的开口部分；
在包含改变所述氧化物半导体层的氧浓度或电子密度的气体的气氛下执行静置、加热或等离子体处理；且
通过形成第二保护膜将所述开口部分封闭。
12.根据权利要求11所述的制造半导体器件的方法，
其中，在静置、加热或等离子体处理的执行中，所述气体是氧化气体，其包含氧，并且具有向所述氧化物半导体层供应氧或减小所述氧化物半导体层的内部的电子密度的性质。
13.根据权利要求11所述的制造半导体器件的方法，
其中，在静置、加热或等离子体处理的执行中，气体是还原气体，其具有将氧从所述氧化物半导体层分离或增加所述氧化物半导体层的内部的电子密度的性质。
14.一种制造半导体器件的方法，所述半导体器件包括：
薄膜晶体管，其具有氧化物半导体层；以及
光电二极管，其布置于比所述氧化物半导体层高的上层中，并且包括氢化非晶硅层，
所述方法包括：
在基板上以岛状形成包含铟、镓、锌以及锡之中的至少一个或多个元素的和氧所述氧化物半导体层；
形成第一保护膜，所述氧化物半导体层的整体用所述第一保护膜覆盖；
在所述第一保护膜中形成具有包括所述氧化物半导体层的沟道区或背沟道区的位置和尺寸的开口部分；
在所述大气或降低的压力下执行静置或加热处理；且
通过形成第二保护膜将所述开口部分封闭。
15.根据权利要求11或14所述的制造半导体器件的方法，
还包括在所述第一保护膜的形成与所述开口部分的形成之间形成包括所述氢化非晶硅层的光电二极管。
16.根据权利要求11或14所述的制造半导体器件的方法，
其中，在开口部分的形成中，与所述开口部分同时形成布线端子部分的接触孔。
17.一种光电二极管阵列，在所述光电二极管阵列中，根据权利要求1至10中的任一项所述的多个半导体器件在垂直方向和水平方向上对准从而以矩阵图案布置。
18.一种成像设备，根据权利要求17所述的光电二极管阵列被安装在所述成像设备。
CN201610279848.1A 2015-04-28 2016-04-28 半导体器件、制造半导体器件的方法、光电二极管阵列以及成像设备 Active CN106098713B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-092286 2015-04-28
JP2015092286 2015-04-28
JP2015-244543 2015-12-15
JP2015244543A JP6704599B2 (ja) 2015-04-28 2015-12-15 半導体素子、半導体素子の製造方法、フォトダイオードアレイおよび撮像装置

Publications (2)

Publication Number Publication Date
CN106098713A true CN106098713A (zh) 2016-11-09
CN106098713B CN106098713B (zh) 2020-08-21

Family

ID=57552069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610279848.1A Active CN106098713B (zh) 2015-04-28 2016-04-28 半导体器件、制造半导体器件的方法、光电二极管阵列以及成像设备

Country Status (2)

Country Link
JP (1) JP6704599B2 (zh)
CN (1) CN106098713B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941082A (zh) * 2017-03-21 2017-07-11 京东方科技集团股份有限公司 氧化物半导体及氧化物薄膜晶体管制备方法和显示面板
CN108615826A (zh) * 2018-05-04 2018-10-02 京东方科技集团股份有限公司 一种有机发光二极管显示基板及其制作方法、显示装置
CN108735769A (zh) * 2018-08-25 2018-11-02 Oppo广东移动通信有限公司 显示屏组件及电子装置
JP2019110159A (ja) * 2017-12-15 2019-07-04 シャープ株式会社 アクティブマトリクス基板、及びそれを備えたｘ線撮像パネル
CN111615744A (zh) * 2018-01-19 2020-09-01 株式会社半导体能源研究所 半导体装置的制造方法
WO2020215860A1 (zh) * 2019-04-24 2020-10-29 京东方科技集团股份有限公司 传感器及其制备方法
WO2022142430A1 (zh) * 2020-12-28 2022-07-07 上海奕瑞光电子科技股份有限公司 平板探测器的制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102502646B1 (ko) * 2018-06-27 2023-02-24 삼성디스플레이 주식회사 표시패널 및 그 제조방법
US11322542B2 (en) * 2020-03-27 2022-05-03 Harvatek Corporation Light-emitting diode (LED) assembly and method of manufacturing an LED cell of the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201396A1 (en) * 2002-04-03 2003-10-30 Lee Ji Ung Imaging array and methods for fabricating same
US6809008B1 (en) * 2003-08-28 2004-10-26 Motorola, Inc. Integrated photosensor for CMOS imagers
CN101714589A (zh) * 2008-10-01 2010-05-26 精工爱普生株式会社 光电转换元件、光电转换装置、及图像传感器
US20110027950A1 (en) * 2009-07-28 2011-02-03 Jones Robert E Method for forming a semiconductor device having a photodetector
CN102884632A (zh) * 2010-06-02 2013-01-16 夏普株式会社 薄膜晶体管、接触结构、基板、显示装置和它们的制造方法
JP2014120472A (ja) * 2012-12-14 2014-06-30 Boe Technology Group Co Ltd 異方性導電フィルムおよび電子装置
CN104037179A (zh) * 2014-04-15 2014-09-10 友达光电股份有限公司 光感应装置及其制作方法
US20150332621A1 (en) * 2014-05-19 2015-11-19 Innolux Corporation Semiconductor structure, display panel and control method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5403464B2 (ja) * 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
WO2011043164A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101084265B1 (ko) * 2009-12-18 2011-11-17 삼성모바일디스플레이주식회사 엑스레이 검출기
KR101830196B1 (ko) * 2010-02-12 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
JP5709709B2 (ja) * 2011-05-31 2015-04-30 キヤノン株式会社 検出装置の製造方法、その検出装置及び検出システム
JP5978625B2 (ja) * 2011-06-07 2016-08-24 ソニー株式会社 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
JP6099035B2 (ja) * 2012-10-12 2017-03-22 Ｎｌｔテクノロジー株式会社 光電変換装置及びその製造方法並びにｘ線画像検出装置
US9881954B2 (en) * 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201396A1 (en) * 2002-04-03 2003-10-30 Lee Ji Ung Imaging array and methods for fabricating same
US6809008B1 (en) * 2003-08-28 2004-10-26 Motorola, Inc. Integrated photosensor for CMOS imagers
CN101714589A (zh) * 2008-10-01 2010-05-26 精工爱普生株式会社 光电转换元件、光电转换装置、及图像传感器
US20110027950A1 (en) * 2009-07-28 2011-02-03 Jones Robert E Method for forming a semiconductor device having a photodetector
CN102884632A (zh) * 2010-06-02 2013-01-16 夏普株式会社 薄膜晶体管、接触结构、基板、显示装置和它们的制造方法
JP2014120472A (ja) * 2012-12-14 2014-06-30 Boe Technology Group Co Ltd 異方性導電フィルムおよび電子装置
CN104037179A (zh) * 2014-04-15 2014-09-10 友达光电股份有限公司 光感应装置及其制作方法
US20150332621A1 (en) * 2014-05-19 2015-11-19 Innolux Corporation Semiconductor structure, display panel and control method thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941082A (zh) * 2017-03-21 2017-07-11 京东方科技集团股份有限公司 氧化物半导体及氧化物薄膜晶体管制备方法和显示面板
CN106941082B (zh) * 2017-03-21 2020-02-28 京东方科技集团股份有限公司 氧化物半导体及氧化物薄膜晶体管制备方法和显示面板
JP2019110159A (ja) * 2017-12-15 2019-07-04 シャープ株式会社 アクティブマトリクス基板、及びそれを備えたｘ線撮像パネル
CN111615744A (zh) * 2018-01-19 2020-09-01 株式会社半导体能源研究所 半导体装置的制造方法
US11282965B2 (en) 2018-01-19 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
CN108615826A (zh) * 2018-05-04 2018-10-02 京东方科技集团股份有限公司 一种有机发光二极管显示基板及其制作方法、显示装置
US11139357B2 (en) 2018-05-04 2021-10-05 Boe Technology Group Co., Ltd. Organic light-emitting diode display substrate, manufacturing method thereof, and display device
CN108735769A (zh) * 2018-08-25 2018-11-02 Oppo广东移动通信有限公司 显示屏组件及电子装置
WO2020215860A1 (zh) * 2019-04-24 2020-10-29 京东方科技集团股份有限公司 传感器及其制备方法
WO2022142430A1 (zh) * 2020-12-28 2022-07-07 上海奕瑞光电子科技股份有限公司 平板探测器的制备方法

Also Published As

Publication number Publication date
CN106098713B (zh) 2020-08-21
JP2016213432A (ja) 2016-12-15
JP6704599B2 (ja) 2020-06-03

Similar Documents

Publication Publication Date Title
CN106098713A (zh) 半导体器件、制造半导体器件的方法、光电二极管阵列以及成像设备
US9941324B2 (en) Semiconductor device, method of manufacturing semiconductor device, photodiode array, and imaging apparatus
CN111725324B (zh) 薄膜晶体管、阵列基板及其制造方法
US20150162448A1 (en) Integrated circuit device with power gating switch in back end of line
US11362114B2 (en) Array substrate and method for manufacturing the same and display device
CN110400811A (zh) 阵列基板和显示装置
CN108039369A (zh) 屏蔽栅沟槽mosfet及其制造方法
CN111354756B (zh) 一种光线探测基板及其制备方法、光线探测设备
US20190088784A1 (en) Thin film transistor, method for manufacturing the same, base substrate and display device
WO2015100894A1 (zh) 显示装置、阵列基板及其制造方法
CN103855030B (zh) 制造氧化物薄膜晶体管的方法
CN109887936B (zh) 阵列基板及其制作方法
CN109804468A (zh) 摄像面板及其制造方法
WO2022267554A1 (zh) 薄膜晶体管的制备方法及薄膜晶体管
CN103745954B (zh) 显示装置、阵列基板及其制造方法
KR20190026312A (ko) 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법
US10431610B2 (en) X-ray detecting panel and manufacturing method thereof
CN104934448B (zh) 阵列基板及其制作方法、显示装置
CN105765709B (zh) 阵列基板及其制备方法、显示面板、显示装置
JP2009088462A (ja) 光センサおよびその製造方法
KR102598757B1 (ko) 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법
CN108305874A (zh) 半导体装置
CN106887468A (zh) 薄膜晶体管、阵列基板及其制造方法和显示面板
CN107346789A (zh) 氧化物薄膜晶体管及其制备方法
CN108470680A (zh) 半导体结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Kawasaki City, Kanagawa Prefecture, Japan

Applicant after: Tianma Japan, Ltd.

Address before: Kawasaki City, Kanagawa Prefecture, Japan

Applicant before: NLT TECHNOLOGIES, Ltd.

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20191227

Address after: 1918 Tianma Building, Liuxian Avenue, Beizhan community, Minzhi street, Longhua District, Shenzhen City, Guangdong Province

Applicant after: Tianma Micro-Electronics Co.,Ltd.

Address before: Kawasaki City, Kanagawa Prefecture, Japan

Applicant before: Tianma Japan, Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant