JP6704599B2 - 半導体素子、半導体素子の製造方法、フォトダイオードアレイおよび撮像装置 - Google Patents

半導体素子、半導体素子の製造方法、フォトダイオードアレイおよび撮像装置 Download PDF

Info

Publication number
JP6704599B2
JP6704599B2 JP2015244543A JP2015244543A JP6704599B2 JP 6704599 B2 JP6704599 B2 JP 6704599B2 JP 2015244543 A JP2015244543 A JP 2015244543A JP 2015244543 A JP2015244543 A JP 2015244543A JP 6704599 B2 JP6704599 B2 JP 6704599B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
layer
protective film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015244543A
Other languages
English (en)
Other versions
JP2016213432A (ja
Inventor
修平 奈良
修平 奈良
Original Assignee
天馬微電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 天馬微電子有限公司 filed Critical 天馬微電子有限公司
Priority to US15/139,487 priority Critical patent/US9941324B2/en
Priority to CN201610279848.1A priority patent/CN106098713B/zh
Publication of JP2016213432A publication Critical patent/JP2016213432A/ja
Application granted granted Critical
Publication of JP6704599B2 publication Critical patent/JP6704599B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は酸化物半導体を利用した半導体素子、特にフォトダイオードアレイ、撮像装置に関するものである。
フォトダイオードアレイとは、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ： 以下、ＴＦＴ）とフォトダイオードとが接続して形成された半導体素子を、マトリクス状に並べたデバイスである。また酸化物半導体は、フォトダイオードアレイ中のＴＦＴに使われているアモルファスシリコン半導体の代替材料として利用している。
すなわち、フォトダイオードアレイは、イメージセンサの一種であり、その素子は水素化アモルファスシリコンからなるフォトダイオードとＴＦＴから形成されている。そのメカニズムは、光をフォトダイオードで光電変換し、得られた電荷をＴＦＴを介して信号線から読み出すものである。特にＴＦＴは、発生した電荷をリークしない高いオフ抵抗と、読み出し時に信号線へ電荷を容易に移動させるための低いオン抵抗が求められる。そこで近年では、オンオフ比が大きい材料である、酸化物半導体を搭載したフォトダイオードアレイが注目されている。
酸化物半導体は、金属のカチオンと酸化物イオンから構成される半導体の一種である。酸化物半導体は価電子帯を酸化物イオンが、伝導帯を金属カチオンが形成しており、ここで酸化物イオンが抜けると、抜けた後に残ったサイトにある、余った電子が価電子帯から伝導帯に移動して電気が流れる。このとき、酸化物イオンが抜けた後に残ったサイトを酸素欠損という。すなわち、酸素欠損がドナーの役割をし、酸素欠損が多いほど、伝導帯中を流れる電子密度が増え、酸化物半導体のシート抵抗が低下する。また、酸化物半導体中に水素が導入された場合も伝導度が大きくなることが知られている（先行文献１（特許文献１））。他にも先行文献２（非特許文献１）では、水蒸気を含む酸素雰囲気下でアニールを実施すると、湿度が高いほど移動度が向上し、しきい値シフトおよびＳ値は小さくなることが示されている。ここで、Ｓ値は、サブスレッショルドスイング値といい、伝達特性のスイッチング特性を示す。小さいほど立ち上がりが良い。また先行文献２では、アニールのガスを窒素ガスから酸素ガスに変更すると、酸素欠損密度の増加を抑制し、電気伝導度の過度な上昇を抑制できることも開示されている。また水素が酸化物半導体層中に侵入すると、酸化物半導体のシート抵抗が低下することも知られている（先行文献３（非特許文献２））。これらの先行技術文献に示されるように、特定のガス分子を導入することで、酸化物半導体の電気特性は多様に変化する。
しかし、酸素欠損の問題点は、成膜後にもその密度が容易に変化することである。酸素欠損密度の変化は酸化物半導体の性質に影響を与える。例えば特定のガス処理をしなくとも、酸化物半導体は水素や酸素が熱で容易に出入りしたり、また膜応力を受けると圧縮応力や引張応力の種類によって酸素欠損生成エネルギーが増減し、しきい値がシフトしたりする。このように、酸化物半導体は膜中の成分や周囲の環境にかなり敏感である(先行文献４（非特許文献３）)。酸化物半導体にＩＧＺＯを用いた場合、前者の水素や酸素の膜内外への拡散、侵入に関連して、酸素との結合エネルギーが高いガリウムの割合を増やすことで、酸素の膜外への放出を抑制できることが開示されている（先行文献５（特許文献２））。しかし、後者の膜応力に関する解決方法は、これまで報告例がない。そのため、膜応力を下げるために保護膜は膜応力の小さい材料に制限されるほか、積層数や膜厚にも制限がかかり、設計への負担が大きくなる。
また、酸化物半導体ＴＦＴとフォトダイオードを組み合わせることで別の問題も発生する。それはアモルファスシリコンを厚く成膜する際に、多量の水素プラズマが発生してしまう点にある。図１は従来のフォトダイオードアレイの素子構造の断面図である。ここで図１に示すように、酸化物半導体ＴＦＴをフォトダイオードアレイに組み込んだ場合、上層のアモルファスシリコン成膜時に酸化物半導体膜中の水素濃度や酸素欠損密度が変化し、半導体特性が変化する。すなわち、例えば先行文献１に示すように、酸化物半導体層中の水素濃度が高くなり、ＴＦＴのオフ特性が悪化してしまう場合がある。図２は従来技術１における酸化物半導体を用いたＴＦＴの伝達特性を表わすグラフである。図２の縦軸はドレイン電流であり、単位はアンペア（Ａ）である。図２の横軸はゲート電圧であり、単位はボルト（Ｖ）である。図２に示すように、先行文献１で実施されている実験では、ヒステリシスの大きい初期特性Ａの状態から、水素プラズマを照射するとＢのようにオフ特性を示さなくなる。ところが、酸化物半導体の成膜後にフォトダイオードを成膜すると、酸化物半導体層と水素化アモルファスシリコン層の間の保護膜には化学気相蒸着(以下、ＣＶＤ)成膜時に発生する多量の水素が蓄積され、また一部は酸化物半導体層にまで到達する。このため、酸化物半導体層まで到達した水素が初期特性を悪化させ、また保護膜中に蓄積した水素は熱によってしだいに拡散、やがて酸化物半導体中に侵入し、信頼性を悪化させる。したがって、半導体特性は図２のＢのような状況に陥りやすい。
この課題に対する対策案として、１つ目は酸化物半導体の特性回復の性質にある。例えば先行文献１では、Ｂの状態の酸化物半導体に水蒸気処理を実施すると、特性Ｃに示すようにオフ特性が回復することが確認されている。したがって、一度悪化した酸化物半導体の特性は、適切なガスアニールなどの後処理をすることで、特性が回復する可能性がある。しかし、従来技術では、図１の第１保護膜７〜第３保護膜１４のように厚く積層した保護膜を形成した後に、酸化物半導体層の特性を改善させるための後処理を実施した事例はない。その理由は、厚い保護膜の上からガスアニールを実施しても、特性回復の対象である酸化物半導体層へ到達、浸透するためにはかなり長い拡散時間を要するため、効率が悪く、特に分子サイズの大きいガス分子が透過するのは困難になるため、ガスアニールによる効果が得られないのである。本願で想定している、酸化物半導体の上層にフォトダイオードが配置されるような構造では、酸化物半導体の保護膜以外にもフォトダイオードのための保護膜も必要になってくるので、酸化物半導体上層には非常に多くの層が存在し、厚膜になる。したがって、従来技術では前述した課題を解決することは難しい。
２つ目の対策案として、水素が酸化物半導体へ侵入することを防ぐような保護膜を配置することである。しかし、水素プラズマや水素原子はその粒子サイズが極めて小さく、一般的なシリコン酸化膜(以降、ＳｉＯｘ膜とも)やシリコン窒化膜（以降、ＳｉＮｘ膜とも）は容易に通過しブロックできないため、酸化物半導体を水素化アモルファスシリコンより先に成膜する場合、水素の侵入を防ぐのは困難である。
３つ目の対策案として、フォトダイオードを先に成膜し、酸化物半導体を後から成膜する方法である。しかし、この方法にも下記１、２などの問題がある。１．良好な酸化物半導体特性を得るには高温アニールが必要であり、厚いフォトダイオード層にとって、高温アニールは膜剥がれの要因になる。２．フォトダイオード層が下層に配置されるため、上層の積層膜数が増え、フォトダイオードに到達する光量が減ってしまい、量子効率が悪化する要因になる。ここで、量子効率とは光電変換される割合のことで、この値が高いほど光感度に優れる。
特許第５５６９７８０号公報 特開２０１２−４９２０９号公報 特開２０１１−１１９６９２号公報
Nomura, K. et al. Applied Physics Letters, 93 (2008) 192107 Gosain, D. P. et al. Japanese Journal of Applied Physics, 48 (2009) 03B018 Liu, S.-E. et al. IEEE Electron Device Letters, Vol 32, No 2, February 2011, 161.
問題をまとめると、次のようになる。
膜応力の問題
１−１．膜応力の影響でＴＦＴのしきい値が安定しない。
１−２．酸化物半導体層の上層に高い膜応力を有する膜を形成できない。
フォトダイオードとの組み合わせで生じる問題
２−１．フォトダイオード成膜時に発生する水素によるオフ特性が悪化する。
２−２．フォトダイオードを下層に配置すると別の問題が生じる。
そこで、本発明の目的は、フォトダイオードを下層に配置することなく、酸化物半導体層形成後に発生した水素の影響で悪化した酸化物半導体の初期特性および信頼性を回復させることを可能にする半導体素子を提供することである。
本発明の半導体素子は、島状に形成された、インジウムとガリウムと亜鉛とスズのうち少なくとも一つ以上の元素と酸素が含まれる酸化物半導体層と、前記酸化物半導体層に接続されたソースおよびドレインと、前記酸化物半導体層の上層に形成された少なくとも１層以上の保護膜と、前記保護膜に設けられた、前記酸化物半導体層のチャネルまたはバックチャネル領域を包含する位置および大きさの開口部とを有する薄膜トランジスタと、前記薄膜トランジスタの前記酸化物半導体層よりも上層に設けられ、水素化アモルファスシリコン層を有するフォトダイオードとを有することを特徴とする。
本発明によれば、酸化物半導体のチャネル領域またはバックチャネル領域直上の保護膜を開口する構造にすることで、酸化物半導体上層を被膜する膜の積層数を抑えて低応力にすることができ、さらに開口した後、酸化物半導体の特性を改善させる処理を実施することにより、酸化物半導体の初期特性が良好で、信頼性の高い半導体素子を提供することができる。
従来の半導体素子の素子構造の断面図である。 従来技術１における酸化物半導体を用いたＴＦＴの伝達特性を表わすグラフである。 本発明の実施例１の半導体素子の素子構造の断面図である。 フォトダイオードアレイの回路を模式的に表わした平面図である。 フォトダイオードアレイ基板と撮像装置の実使用形態を表した模式図である。 本発明の実施例１の工程フローを示す図である。 本発明の実施例２の半導体素子の素子構造の断面図である。 本発明の実施例３の半導体素子の素子構造の断面図である。 本発明の実施例４の半導体素子の素子構造の断面図である。 本発明の実施例５の半導体素子の素子構造の断面図である。 本発明の実施例６の半導体素子の素子構造の断面図である。 本発明の実施例７の半導体素子の素子構造の断面図である。 本発明の実施例８の半導体素子の素子構造の断面図である。 本発明の実施例９の半導体素子の素子構造の断面図である。 本発明の実施例９の工程フローを示す図である。 本発明の実施例１０の半導体素子の素子構造の断面図である。 本発明の実施例１１の薄膜トランジスタの平面図であり、実施例１のようなチャネル掘り込み型ＴＦＴの場合に適用した例である。 本発明の実施例１１の別の薄膜トランジスタの平面図であり、実施例２のようなチャネル保護型ＴＦＴの場合に適用した例である。 本発明の実施例１１に係る開口部が丸状のＴＦＴの平面図である。 本発明の実施例１２の薄膜トランジスタの平面図であり、実施例１のようなチャネル掘り込み型ＴＦＴの場合に適用した例である。 本発明の実施例１２の別の薄膜トランジスタの平面図であり、実施例２のようなチャネル保護型ＴＦＴの場合に適用した例である。 本発明の実施例１３の薄膜トランジスタの平面図である。 本発明の実施例１４の薄膜トランジスタの平面図である。 本発明の実施例１５の薄膜トランジスタの平面図である。 本発明のゲート端子部の構造を示す断面図である。 本発明の信号端子部またはバイアス端子部の構造の断面図である。 本発明の端子部構造の効果を説明するためのフォトダイオードアレイのバイアス端子部または信号端子部の断面図である。
＜実施例１＞
＜実施例１の構成＞
図３は本発明の実施例１の半導体素子の素子構造の断面図である。また、図４はフォトダイオードアレイの回路を模式的に表わした平面図である。図３に示す素子構造について説明する。ＴＦＴは酸化物半導体層４の上層にソース電極５とドレイン電極６がチャネル長だけ離間して形成しており、酸化物半導体層４の直下にはゲート絶縁膜３をはさんでゲート電極２が存在する。ゲート電極２の下には基板１が存在し、基板１が最下層に配置されている。ＴＦＴには第１保護膜７が直接接触して被覆している。フォトダイオードは下部電極８、水素化アモルファスシリコン層９、上部電極１０が連続して積層した構造であるものとする。水素化アモルファスシリコン層９は、さらに下からn+水素化アモルファスシリコン層９（ａ)、イントリンジック水素化アモルファスシリコン層９(ｂ)、p+水素化アモルファスシリコン層９(ｃ)の順で積層して形成されている。フォトダイオードは第１保護膜７の直上に配置され、第２保護膜１１が直接接触して被覆している。ＴＦＴとフォトダイオードはソース電極５と下部電極８が、第１保護膜７に形成された第１コンタクトホール１６を介して接続している。ゲート電極２は図４のゲート線２０と連続して形成されている。ドレイン電極６は信号線１３と、第１保護膜７と第２保護膜１１に形成された第３コンタクトホール１８を介して接続する。また上部電極１０はバイアス線１２と、第２保護膜１１に形成された第２コンタクトホール１７を介して接続する。信号線１３とバイアス線１２は第２保護膜１１の上に形成され、第３保護膜１４で被覆されている。本発明の特徴である開口部１９は、ＴＦＴ直上に存在する全ての保護膜、少なくとも第１保護膜７に対して形成される。開口部１９は酸化物半導体層４のチャネル部分を含んでチャネル部分よりも広い範囲を開口する。すなわち開口部１９は酸化物半導体層４のチャネルまたはバックチャネル領域を包含する位置および大きさである。ただし、開口部１９は上部電極１０または水素化アモルファスシリコン層９が配置された場所に形成してはならない。したがって、酸化物半導体層４のチャネル領域の真上にはフォトダイオードは配置されない。開口部１９の深さは酸化物半導体層４およびソース電極５およびドレイン電極６が露出する程度であり、開口部１９形成時に酸化物半導体層４またはソース電極５およびドレイン電極６が消失してはならない。開口部１９形成と後述する後処理が実施された後、開口部１９は第４保護膜１５で被覆され、第４保護膜１５よりも上層には何も存在しない。
図４に示すフォトダイオードアレイの回路図について説明する。ＴＦＴ２１とフォトダイオード２２が接続した一つの素子が、縦横方向にマトリクス状に配置されている。各素子の間または素子の上層にはゲート線２０、信号線１３、バイアス線１２が配置されている。ゲート線２０は横方向に、信号線１３とバイアス線１２は縦方向に配置され、ゲート線２０と信号線１３およびバイアス線１２は直交して配置される。信号線１３とバイアス線１２は間隔をあけて配置されている。ゲート線２０は各素子のゲート電極２と、信号線１３は各素子のドレイン電極６と、バイアス線１２は各素子の上部電極１０とそれぞれ接続されている。ゲート線２０の本数は縦方向の素子数と同数であり、横一列の素子はすべて同一のゲート線２０に接続されている。また信号線１３とバイアス線１２はそれぞれ本数が横方向の素子数と同数であり、縦一列の素子はすべて同一の信号線１３およびバイアス線１２と接続されている。したがって、ある素子に対して、同じゲート線２０、同じ信号線１３、同じバイアス線１２に接続した別の素子は１つとして存在しない。
図５はフォトダイオードアレイ基板と撮像装置の実使用形態を表した模式図である。フォトダイオードアレイ基板２５には図４に示したフォトダイオードアレイの回路がパターニングされており、さらにフォトダイオードアレイの上層はヨウ化セシウム（ＣｓＩ）などの放射線を可視光に変換する蛍光体（シンチレータ）によって被覆されている。撮像装置２４は、フォトダイオード基板を内部に格納させたうえで使用することで、放射線検出と撮像が可能になる。
＜実施例１の動作の説明＞
次に本発明のフォトダイオードアレイの製造方法について説明する。図６Ａ〜Ｄには実施例１の半導体素子の製造工程途中の断面図を示した。
基板１上面にゲート電極２を形成する。ガラスやポリイミド等の基板１上に金属材料を成膜して電極の形状にパターニングを行う。ゲート電極２に用いる金属材料は、Ａｌ、Ｎｉ、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ｚｎ、Ｃｕ、Ｉｎ、Ａｕ、Ｌａ、Ｎｂ、Ｎｄのうち少なくとも１つ以上を含む金属または合金である。
ゲート電極２の全体を被覆するようにゲート絶縁膜３を成膜する。ゲート絶縁膜３の材質は、ケイ素を含む絶縁膜、Ａｌ２Ｏ３膜、ＴｉＯ２膜、Ｙ２Ｏ３膜、ＡＴＯ膜、アクリルなどの有機膜、その他膜中の水素濃度が低く、酸化物半導体層４への水や水素の拡散および侵入を抑制する絶縁性膜のいずれかを含む単層あるいは積層膜とする。さらに必須ではないが、後の第１保護膜７を開口する際にゲート絶縁膜３はエッチングされにくい材質を上記材料から選択するのが望ましい。
ゲート絶縁膜３上層に酸化物半導体層４を島状に形成する。ここで、酸化物半導体とはＩｎ、Ｇａ、Ｚｎ、Ｓｎのうち少なくとも１つ以上と酸素からなる半導体特性を示す化合物を指す。酸化物半導体層４は、パターニングした後、２５０℃以上のアニールを実施する。
酸化物半導体層４の上層にソース電極５およびドレイン電極６をチャネル長だけ離間して形成する。ソース電極５およびドレイン電極６に用いる材料は、Ａｌ、Ｎｉ、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ｚｎ、Ｃｕ、Ｉｎ、Ａｕ、Ｌａ、Ｎｂ、Ｎｄのうち少なくとも１つ以上を含む金属または合金であり、酸化物半導体層４とのオーミック接続性に優れ、さらに後の第１保護膜７を開口する際にソース電極５とドレイン電極６はエッチングされにくい金属材料を上記材料から選択する。さらに、ソース電極５とドレイン電極６をパターニングする際に酸化物半導体層４はエッチングされにくい金属材料を上記材料から選択する。もしくは、ソース電極５とドレイン電極６をパターニングする際に酸化物半導体層４をエッチングしにくいエッチャントを使用する。例えば、ソース電極５およびドレイン電極６がＣｕである場合、酢酸混合液のような弱酸でウェットエッチングする。
ソース電極５とドレイン電極６の形成後、ＴＦＴを被覆する第１保護膜７を成膜する。第１保護膜７の材質は、ケイ素を含む絶縁膜、Ａｌ２Ｏ３膜、ＴｉＯ２膜、Ｙ２Ｏ３膜、ＡＴＯ膜、アクリルなどの有機膜、その他水や水素の拡散および酸化物半導体層４への侵入を抑制する絶縁性膜のいずれかを含む単層あるいは積層膜とする。
第１保護膜７を成膜後、後の下部電極８とドレイン電極６を接続するための第１コンタクトホール１６を第１保護膜７に形成する。第１コンタクトホール１６はソース電極５直上の一部分に形成され、第１コンタクトホール１６の形成によってソース電極５が部分的に露出する。
第１保護膜７を形成後、下部電極８を成膜する。下部電極８に用いる金属材料はＡｌ、Ｎｉ、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ｚｎ、Ｃｕ、Ｉｎ、Ａｕ、Ｌａ、Ｎｂ、Ｎｄのうち少なくとも１つ以上を含む金属または合金であり、ドレイン電極６とのコンタクト抵抗が低い材料を選択する。下部電極８は、ＴＦＴの少なくともチャネル領域を覆わないようにパターニングを実施する。
下部電極８形成後、水素化アモルファスシリコン層９を成膜する。水素化アモルファスシリコン層９は、下からｎ＋水素化アモルファスシリコン層９（ａ）、イントリンジック水素化アモルファスシリコン層９（ｂ）、ｐ＋水素化アモルファスシリコン層９（ｃ）の順に積層された構造になっている。水素化アモルファスシリコン層９はＳｉＨ４、ＲＳｉＨ３、Ｒ２ＳｉＨ２、Ｒ３ＳｉＨのいずれかを原料に、２５０℃以下のＣＶＤで成膜される（ＲはＨ以外の置換基）。ケイ素および水素のほか、ｎ＋水素化アモルファスシリコン層９（ａ）にはリン化合物が、ｐ＋水素化アモルファスシリコン層９(ｃ)にはホウ素化合物がそれぞれ含まれている。水素化アモルファスシリコン層９はイントリンジック水素化アモルファスシリコン層９（ｂ）が最も厚く、０．５μｍ〜２．０μｍ程度で形成されている。イントリンジック水素化アモルファスシリコン層９（ｂ）の膜厚が０．５μｍよりも薄くなると、フォトダイオードの量子効率の低下や暗電流増加のリスクが高くなる。水素化アモルファスシリコン層９を成膜後、酸化物半導体層４は変質した酸化物半導体層４(ａ)に変わる。
水素化アモルファスシリコン層９を成膜後、上部電極１０を成膜する。上部電極１０はＩＴＯ等の、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎのうち少なくとも１つ以上と酸素からなる透明導電膜であり、膜厚は厚くなると、光の透過量が小さくなり量子効率低下に繋がるため、２００ｎｍ厚以下で成膜する。
上部電極１０を成膜後、上部電極１０、水素化アモルファスシリコン層９の順でそれぞれエッチングを行う。上部電極１０および水素化アモルファスシリコン層９は同一マスクでパターニングでき、同一形状あるいは上部電極１０が水素化アモルファスシリコン層９よりもやや小さいアイランドパターンを形成する。
少なくとも上部電極１０および水素化アモルファスシリコン層９を覆うように第２保護膜１１を０．２〜３．０μｍ厚で成膜する。ただし第２保護膜１１は、ゲート線２０と後の信号線１３およびバイアス線１２とが形成する寄生容量を小さくするため可能な限り厚膜が望ましい。第２保護膜１１の材質は、ケイ素を含む絶縁膜、Ａｌ２Ｏ３膜、ＴｉＯ２膜、Ｙ２Ｏ３膜、ＡＴＯ膜、アクリルなどの有機膜、その他水や水素の拡散および酸化物半導体層４への侵入を抑制する絶縁性膜のいずれかを含む単層あるいは積層膜とする。
第２保護膜１１を成膜後、上部電極１０と後に形成されるバイアス線１２とを接続するための第２コンタクトホール１７および、ドレイン電極６と後の信号線１３とを接続するための第３コンタクトホール１８を形成する。第２コンタクトホール１７は上部電極１０直上の一部分に形成し、第２コンタクトホール１７の形成によって第２保護膜１１を除去して上部電極１０を部分的に露出させる。第３コンタクトホール１８はドレイン電極６直上の一部分に形成し、第３コンタクトホール１８の形成によって第１保護膜７および第２保護膜１１を除去してドレイン電極６を部分的に露出させる。
第２コンタクトホール１７と第３コンタクトホール１８形成後、バイアス線１２と信号線１３を形成する。バイアス線１２および信号線１３は同一マスクで同時にパターニングすることができる。バイアス線１２および信号線１３の用いる金属材料は、Ａｌ、Ｎｉ、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ｚｎ、Ｃｕ、Ｉｎ、Ａｕ、Ｌａ、Ｎｂ、Ｎｄのうち少なくとも１つ以上を含む金属または合金であり、バイアス線１２は上部電極１０と、信号線１３はドレイン電極６とのコンタクト抵抗がそれぞれ低い材料を選択する。バイアス線１２は第２コンタクトホール１７の直上に、信号線１３は第３コンタクトホール１８の直上に配置されるように形成する。
信号線１３およびバイアス線１２を形成後、少なくとも信号線１３およびバイアス線１２を覆うように第３保護膜１４を０．２〜３．０μｍ厚で成膜する。第３保護膜１４の材質はケイ素を含む絶縁膜、Ａｌ２Ｏ３膜、ＴｉＯ２膜、Ｙ２Ｏ３膜、ＡＴＯ膜、アクリルなどの有機膜、その他水や水素の拡散および酸化物半導体層４への侵入を抑制する絶縁性膜のいずれかを含む単層あるいは積層膜とする。
第３保護膜１４成膜後、開口部１９を形成する。開口部１９は酸化物半導体層４直上に位置し、ＴＦＴのバックチャネル領域が露出するように第１保護膜７から第３保護膜１４までを部分的に除去する。開口部１９の大きさは、酸化物半導体層４のバックチャネル領域を含んでさらに大きいものとする。ただし、開口部１９は下部電極８、水素化アモルファスシリコン層９、上部電極１０、ゲート線２０、信号線１３、バイアス線１２を露出させないような位置、大きさ、および深さにする。開口部１９を形成する際、第１保護膜７から第３保護膜１４は容易にエッチング可能で、酸化物半導体層４、ソース電極５、ドレイン電極６、そして好ましくはゲート絶縁膜３をエッチングしにくいエッチャントを選択して使用する。例えば、第１保護膜７をシリコン窒化膜またはシリコン酸化膜とし、ソース電極５ならびにドレイン電極６をＡｌまたはＣｒで形成し場合、フッ素系のガスでプラズマエッチングする。
開口部１９形成後、変質した酸化物半導体層４(ａ)に対して半導体特性を改善させる後処理を実施する。想定する後処理は、酸素および水素を脱離させるための大気下における熱アニール（加熱処理）、減圧下放置、減圧アニールのほか、酸素を導入させて酸化物半導体の膜抵抗を上げる性質を持つガスまたはその混合ガスや、酸素を脱離させて酸素密度を変え、酸化物半導体の膜抵抗を下げる性質を持つガスまたはその混合ガス、さらに酸素のやり取りは行わないが、酸化物半導体層４(ａ)との間で電子の授受が可能であり、酸化物半導体中の電子密度を変化させる性質を有する酸化性ガスおよび還元性ガスまたはその混合ガスを用いた処理を指す。酸素を導入する、あるいは電子密度を下げて酸化物半導体の膜抵抗を上げるガスとは水蒸気、酸素、オゾン、過酸化水素、一酸化二窒素、酸素ラジカル、気体状の単体ハロゲンなどが該当する。酸素を脱離する、あるいは電子密度を上げて酸化物半導体の膜抵抗を下げるガスとは一酸化炭素、二酸化硫黄、硫化水素などが該当する。ここで言う処理とは、放置、加熱またはプラズマ処理である。ただし、上記に該当する物質のうち、酸化物半導体層４またはソース電極５、ドレイン電極６のエッチャントとして作用する物質による処理は、後処理から除外される。変質した酸化物半導体層４(ａ)は、後処理後、酸化物半導体層４に改質する。
開口部１９を形成し、半導体特性を改善する後処理を実施した後、酸化物半導体層４を保護する第４保護膜１５を形成する。第４保護膜１５はＳｉＯｘ膜、ＳｉＯＮ膜、Ａｌ２Ｏ３膜、ＴｉＯ２膜、Ｙ２Ｏ３膜、ＡＴＯ膜、水素濃度が低い高純度ＳｉＮｘ膜、その他膜中の水素濃度が低く、水や水素の拡散および酸化物半導体層４への侵入を抑制する絶縁膜のいずれかを含む単層あるいは積層膜であり、かつ低応力な膜質もしくは膜厚を選択し、設定する。なお、同じ材質の薄膜でも、成膜条件によって膜応力を調節することができるものとする。
さらに、実施例１を応用した放射線撮像装置の構成を、図４および図５を用いて説明する。
図５に示すように、フォトダイオードアレイ基板２５は撮像装置２４の内部に格納されて使用される。フォトダイオードアレイ基板には図４に示したフォトダイオードアレイの回路がパターニングされており、さらにフォトダイオードアレイの上層はヨウ化セシウム（ＣｓＩ）などの放射線を可視光に変換する蛍光体（シンチレータ）によって被覆されている。
＜実施例１の効果の説明＞
実施例１の効果を、図３を用いて説明する。酸化物半導体層４直上の保護膜が除去される直接的な効果として、膜応力による半導体のしきい値シフトを改善することが可能になる。本発明によれば、酸化物半導体層４上層の第１保護膜７から第３保護膜１４をまとめて除去するので、開口の工程で酸化物半導体層４にかかる膜応力が一旦解放される。したがって、第１保護膜７から第３保護膜１４に関しては、設計上、膜応力について考慮する必要がなくなり、第４保護膜１５のみ膜応力を考慮すればよいので、設計上の制約が緩和される。
さらに今回想定するフォトダイオードアレイのように、酸化物半導体ＴＦＴ形成後に水素化アモルファスシリコン層９を形成する場合にも、開口による効果がある。厚い水素化アモルファスシリコン層９を成膜する際に、原料のＳｉＨ４等に含まれる多量の水素が水素プラズマとなって酸化物半導体層４中、あるいは上層の第１保護膜７中に導入され、酸化物半導体中に取り込まれた水素は初期特性を悪化させる。また、第１保護膜７中の特に酸化物半導体層４に近い領域に導入された水素は拡散することで、時間をおいて酸化物半導体層４中に侵入し、酸化物半導体の特性をしだいに悪化させる。しかし、水素化アモルファスシリコン層９を成膜後、少なくとも第１保護膜７がすでに成膜されているため、先行文献１に示される水蒸気処理を行ったとしても効果は得られにくいうえ、第１保護膜７中に残存している水素については先行文献１の処理では対処できない。このような場合、酸化物半導体層４上層に複数の層が堆積している状態から、開口部１９を形成して保護膜を除去することで、後処理に用いるガス分子が酸化物半導体層４へ接触、拡散する、あるいは酸化物半導体から発生するガス分子の出入りを容易にし、酸化物半導体の半導体特性を調節することが可能になる。したがって本発明より、第３保護膜１４の成膜後であっても、後処理による酸化物半導体の特性改善が効果的に実行できる。特に分子サイズの大きいガス分子は、積層膜中を透過し半導体層に作用することは難しいので、本発明によれば、このような大きいガス分子も後処理のガスアニールに適用できるようになる。さらに、水素化アモルファスシリコン層９の成膜によって水素濃度が高くなった第１保護膜７を除去するので、チャネル領域近傍の水素濃度は低減する。そのため長期的、継続的な水素の侵入も少なくなり、信頼性も改善する。なお、開口部１９の形成によって酸化物半導体へのガス分子の出入りを容易にし、後処理で最適な特性に制御した後は、酸化物半導体中の組成をなるべく固定するため、第４保護膜１５を形成して開口部１９を塞ぐ必要がある。
＜実施例２＞
＜実施例２の構成＞
図７は本発明の実施例２の半導体素子の素子構造の断面図である。実施例１との大きな違いは、図３が酸化物半導体層４の直上に直接ソース電極５とドレイン電極６を形成するチャネル掘り込み型構造であるのに対し、図７は酸化物半導体層４の上層にエッチストップ層２３が形成された、チャネル保護型構造である点にある。ソース電極５とドレイン電極６は互いに離間し、それぞれ酸化物半導体層４およびエッチストップ層２３と部分的に被覆して形成してある。開口部１９の深さはエッチストップ層２３およびソース電極５とドレイン電極６が露出する程度であり、開口部１９形成時にエッチストップ層２３またはソース電極５およびドレイン電極６が消失してはならない。開口部１９形成後のエッチストップ層２３の膜厚は薄いほど望ましく、１０００Å以下である。すなわち、ソース電極５およびドレイン電極６はエッチストップ層２３と酸化物半導体層４にそれぞれ接触して重なるように形成されている。
フォトダイオードと、各保護膜７、１１、１４、１５と、各コンタクトホール１６、１７、１８と、ゲート線２０と、信号線１３と、バイアス線１２の構成は実施例１と同一である。また、フォトダイオードアレイ基板および撮像装置の構成は実施例１と同一である。
＜実施例２の動作の説明＞
図７に示すように、基板１上に下から順番にゲート電極２、ゲート絶縁膜３、酸化物半導体層４を形成する。ゲート電極２、ゲート絶縁膜３、酸化物半導体層４に関しては実施例１と同一である。
酸化物半導体層４形成後、エッチストップ層２３を酸化物半導体層４のチャネル領域直上に形成する。エッチストップ層２３の大きさはチャネル長を決定するので、設計したいチャネル長に合わせてサイズを決定する。エッチストップ層２３の材質は、ケイ素を含む絶縁膜、Ａｌ２Ｏ３膜、ＴｉＯ２膜、Ｙ２Ｏ３膜、ＡＴＯ膜、アクリルなどの有機膜、その他水や水素の拡散および酸化物半導体層４への侵入を抑制する絶縁性膜のいずれかを含む単層あるいは積層膜とする。エッチストップ層２３をパターニングする際に酸化物半導体層４はエッチングされにくい材料を上記材料から選択する。もしくは、エッチストップ層２３をパターニングする際に酸化物半導体層４はエッチングされにくいエッチャントを使用する。例えば、エッチストップ層２３がシリコン酸化膜である場合、フッ素系のガスでプラズマエッチングする。
エッチストップ層２３形成後、エッチストップ層２３および酸化物半導体層４の上層にソース電極５およびドレイン電極６を離間して形成する。ソース電極５およびドレイン電極６の幅は酸化物半導体層４よりも大きくなるようにパターニングする。ソース電極５およびドレイン電極６に用いる材料は、Ａｌ、Ｎｉ、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ｚｎ、Ｃｕ、Ｉｎ、Ａｕ、Ｌａ、Ｎｂ、Ｎｄのうち少なくとも１つ以上を含む金属または合金であり、酸化物半導体層４とのオーミック接続性に優れ、さらに後の第１保護膜７を開口する際にソース電極５とドレイン電極６はエッチングされにくい金属材料を上記材料から選択する。
以降、第１保護膜７、第１コンタクトホール１６、下部電極８、水素化アモルファスシリコン層９、上部電極１０、第２保護膜１１、第２コンタクトホール１７、第３コンタクトホール１８、バイアス線１２、信号線１３、第３保護膜１４の順番で実施例１と同様に形成する。
第３保護膜１４成膜後、開口部１９を形成する。開口部１９は酸化物半導体層４のチャネル領域直上に位置し、エッチストップ層２３が露出するように第１保護膜７から第３保護膜１４までを部分的に除去する。開口部１９の大きさは、酸化物半導体層４のバックチャネル領域を含んでさらに大きいものとする。ただし、開口部１９は水素化アモルファスシリコン層９、上部電極１０、ゲート線２０、信号線１３、バイアス線１２を露出させないような位置、大きさ、および深さにする。開口部１９を形成する際、第１保護膜７から第３保護膜１４は容易にエッチング可能で、酸化物半導体層４、ソース電極５、ドレイン電極６、エッチストップ層２３、そして好ましくはゲート絶縁膜３をエッチングしにくいエッチャントを選択して使用する。開口部１９形成後のエッチストップ層２３の膜厚は、１０００Å以下である。
開口部１９形成後、変質した酸化物半導体層４(ａ)に対して半導体特性を改善させる後処理を実施する。想定する後処理は、酸素および水素を脱離させるための熱アニール、減圧下放置、減圧アニールのほか、酸素を導入させて酸化物半導体の膜抵抗を上げる性質を持つガスまたはその混合ガスや、酸素を脱離させて酸化物半導体の膜抵抗を下げる性質を持つガスまたはその混合ガス、さらに酸素のやり取りは行わないが、酸化物半導体層４(ａ)との間で電子の授受が可能であり、酸化物半導体中の電子密度を変化させる性質を有する酸化性ガスおよび還元性ガスまたはその混合ガスを用いた処理を指す。酸素を導入する、あるいは電子密度を下げて酸化物半導体の膜抵抗を上げるガスとは水蒸気、酸素、オゾン、過酸化水素、一酸化二窒素、酸素ラジカル、気体状の単体ハロゲンなどが該当する。酸素を脱離する、あるいは電子密度を上げて酸化物半導体の膜抵抗を下げるガスとは一酸化炭素、二酸化硫黄、硫化水素などが該当する。ここで言う処理とは、放置であってもよいし、プラズマ処理を行ってもよい。ただし、上記に該当する物質のうち、酸化物半導体層４またはソース電極５、ドレイン電極６、エッチストップ層２３のエッチャントとして作用する物質による処理は、後処理から除外される。変質した酸化物半導体層４(ａ)は、後処理後、酸化物半導体層４に改質する。
以降、第４保護膜１５を成膜する。第４保護膜１５は実施例１と同様に形成する。さらに、実施例２を応用した放射線撮像装置の構成は実施例１と同一である。
＜実施例２の効果の説明＞
開口部１９形成の効果としては、実施例１と同じである。実施例２の効果としては、実施例１とは異なり、実施例２ではソース電極５およびドレイン電極６をエッチングする際、エッチャントが酸化物半導体層４に曝されなくなる。したがって、実施例２では、実施例１のようにソース電極５とドレイン電極６をエッチングするときに、酸化物半導体層４がエッチングされないような金属材料またはエッチャントの組み合わせが使用できない場合でも、本発明の素子構造を実施することができる。
＜実施例３＞
＜実施例３の構成＞
図８は本発明の実施例３の半導体素子の素子構造の断面図である。実施例１との大きな違いは、ソース電極５およびドレイン電極６が開口部１９を形成した後に成膜される点にある。また、下部電極８とソース電極５を接続する第１コンタクトホール１６は、第１保護膜７ではなく第２保護膜１１および第３保護膜１４に形成される。したがって、ソース電極５は下部電極８の上面と接続することになる。さらに、第３コンタクトホール１８は第３保護膜１４に形成されるため、ドレイン電極６は信号線１３の上面と接続することになる。酸化物半導体直上の開口部１９はチャネル部分を含み、チャネル部分とソース電極５との接触領域とドレイン電極６との接触領域の総和となる範囲を開口する。ソース電極５とドレイン電極６は、開口部１９よりも幅が広くなるように形成する。したがって、ＴＦＴのチャネル幅方向に見たときに、開口部１９が酸化物半導体層４よりも内側にある場合、チャネル幅は開口部１９の幅に依存して決まり、開口部１９が酸化物半導体層４よりも外側まで広がっている場合、チャネル幅は酸化物半導体層４の幅に依存して決まる。開口部１９の深さは酸化物半導体層４が露出する程度であり、開口部１９形成時に酸化物半導体層４が消失してはならない。第４保護膜１５は開口部１９に加え、ソース電極５およびドレイン電極６の全体を被覆するように形成する。
フォトダイオードと第１〜第３保護膜７、１１、１４、第２コンタクトホール１７、信号線１３、ゲート線２０、バイアス線１２の構成は、実施例１と同一である。また、フォトダイオードアレイ基板と撮像装置の構成は実施例１と同一である。
＜実施例３の動作の説明＞
図８に示すように、基板１上に下から順番にゲート電極２、ゲート絶縁膜３、酸化物半導体層４を形成する。ゲート電極２、ゲート絶縁膜３、酸化物半導体層４に関しては実施例１と同一である。
酸化物半導体層４成膜後、ソース電極５とドレイン電極６は形成せずに、酸化物半導体層４を被覆する第１保護膜７を成膜する。第１保護膜７の材質は、ケイ素を含む絶縁膜、Ａｌ２Ｏ３膜、ＴｉＯ２膜、Ｙ２Ｏ３膜、ＡＴＯ膜、アクリルなどの有機膜、その他水や水素の拡散および酸化物半導体層４への侵入を抑制する絶縁性膜のいずれかを含む単層あるいは積層膜とする。
第１保護膜７を成膜後、第１コンタクトホール１６を形成せずに、下部電極８を形成する。下部電極８の金属材料はＡｌ、Ｎｉ、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ｚｎ、Ｃｕ、Ｉｎ、Ａｕ、Ｌａ、Ｎｂ、Ｎｄのうち少なくとも１つ以上を含む金属または合金であり、ドレイン電極６とのコンタクト抵抗が低い材料を選択する。下部電極８は、酸化物半導体領域を覆わないようにパターニングを実施する。
以降、水素化アモルファスシリコン層９、上部電極１０、第２保護膜１１を実施例１と同様に形成する。
第２保護膜１１を成膜後、上部電極１０と後に形成されるバイアス線１２とを接続するための第２コンタクトホール１７を形成する。第２コンタクトホール１７は上部電極１０直上の一部分に形成し、第２コンタクトホール１７の形成によって第２保護膜１１を除去して上部電極１０を部分的に露出させる。
第２コンタクトホール１７形成後、バイアス線１２と信号線１３を形成する。バイアス線１２および信号線１３は同一マスクで同時にパターニングすることができる。バイアス線１２および信号線１３の用いる金属材料は、Ａｌ、Ｎｉ、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ｚｎ、Ｃｕ、Ｉｎ、Ａｕ、Ｌａ、Ｎｂ、Ｎｄのうち少なくとも１つ以上を含む金属または合金であり、バイアス線１２は上部電極１０とのコンタクト抵抗が低い材料を選択する。バイアス線１２は第２コンタクトホール１７の直上に、信号線１３は後に形成される第３コンタクトホール１８の直下に配置されるように形成する。
次に、第３保護膜１４を実施例１と同様にして形成する。
第３保護膜１４成膜後、開口部１９および第１コンタクトホール１６、第３コンタクトホール１８を同時に形成する。開口部１９は酸化物半導体層４直上に位置し、ＴＦＴのバックチャネル領域が露出するように第１保護膜７から第３保護膜１４までを部分的に除去する。開口部１９の大きさは、酸化物半導体層４のバックチャネル領域およびソース電極５とドレイン電極６のそれぞれの接続領域を含んでさらに大きいものとする。ただし、開口部１９は下部電極８、水素化アモルファスシリコン層９、上部電極１０、ゲート線２０、信号線１３、バイアス線１２を露出させないような位置、大きさ、および深さにする。開口部１９を形成する際、第１保護膜７から第３保護膜１４は容易にエッチング可能で、酸化物半導体層４、好ましくはゲート絶縁膜３をエッチングしにくいエッチャントを選択して使用する。第１コンタクトホール１６は下部電極８の直上に位置し、下部電極８が部分的に露出するよう第２保護膜１１および第３保護膜１４を除去する。第３コンタクトホール１８は信号線１３の直上に位置し、信号線１３が部分的に露出するよう第３保護膜１４を除去する。
開口部１９形成後の後処理の方法は、実施例１と同様に行う。
開口部１９を形成し、半導体特性を改善する後処理を実施した後、ソース電極５とドレイン電極６をチャネル長だけ離間して形成する。ソース電極５とドレイン電極６の幅は開口部１９より大きくパターニングし、それぞれ開口部１９を介して酸化物半導体層４と接続させる。ソース電極５およびドレイン電極６に用いる材料は、Ａｌ、Ｎｉ、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ｚｎ、Ｃｕ、Ｉｎ、Ａｕ、Ｌａ、Ｎｂ、Ｎｄのうち少なくとも1つ以上を含む金属または合金であり、酸化物半導体層４とのオーミック接続性に優れ、さらに、ソース電極５とドレイン電極６をパターニングする際に酸化物半導体がエッチングされにくい金属材料を上記材料から選択する。もしくは、酸化物半導体がエッチングされにくいエッチャントを使用する。
ソース電極５とドレイン電極６を形成後、酸化物半導体層４およびソース電極５とドレイン電極６を保護する第４保護膜１５を形成する。第４保護膜１５はＳｉＯｘ膜、ＳｉＯＮ膜、Ａｌ２Ｏ３膜、ＴｉＯ２膜、Ｙ２Ｏ３膜、ＡＴＯ膜、水素濃度が低い高純度ＳｉＮｘ膜、その他膜中の水素濃度が低く、水や水素の拡散および酸化物半導体層４への侵入を抑制する絶縁膜のいずれかを含む単層あるいは積層膜であり、かつ低応力な膜質もしくは膜厚を選択し、設定する。なお、同じ材質の薄膜でも、成膜条件によって膜応力を調節することができるものとする。
実施例３を応用した放射線撮像装置の構成は実施例１と同一である。
＜実施例３の効果の説明＞
開口部１９形成による効果は実施例１と同じである。実施例３の効果としては、第一に、実施例１および実施例２では、酸化物半導体層４のソース電極５とドレイン電極６との接続領域を後処理できないのに対し、実施例３はこの接続領域の処理も可能という点が挙げられる。実施例１や２はソース電極５やドレイン電極６、エッチストップ層２３が後処理の際に存在するので、特に分子サイズが大きいガス分子による処理を実施する場合、酸化物半導体の特性回復の後処理が効果的に作用しない可能性がある。
第二に、実施例１や２では、酸化物半導体層４のほかにソース電極５やドレイン電極６を腐食させる、あるいは消失させるなど悪影響を及ぼす後処理は使えないが、実施例３では、後処理実施時に形成されているのは酸化物半導体層４のみなので、使用可能なガス処理の幅が広がり、またソース電極５やドレイン電極６は後処理の影響を受けないので腐食などの心配がない。
＜実施例４＞
＜実施例４の構成＞
図９は本発明の実施例４の半導体素子の素子構造の断面図である。実施例３との違いはエッチストップ層２３が追加された点である。ソース電極５とドレイン電極６は互いに離間し、それぞれ酸化物半導体層４およびエッチストップ層２３とを部分的に被覆している。
エッチストップ層２３以外の構成は実施例３と同一である。また、フォトダイオードアレイ基板と撮像装置の構成は実施例１と同一である。
＜実施例４の動作の説明＞
図９に示すように、実施例３と同様にして、基板１上に下から順番にゲート電極２、ゲート絶縁膜３、酸化物半導体層４、第１保護膜７、下部電極８、水素化アモルファスシリコン層９、上部電極１０、第２保護膜１１、第２コンタクトホール１７、バイアス線１２、信号線１３、第３保護膜１４、開口部１９、第１コンタクトホール１６、第３コンタクトホール１８を形成する。開口部１９形成後、半導体特性を改善する後処理を実施してエッチストップ層２３を酸化物半導体層４のチャネル領域直上に形成する。エッチストップ層２３の大きさはチャネル長を決定するので、設計したいチャネル長に合わせてサイズを決定する。エッチストップ層２３の材質は、ケイ素を含む絶縁膜、Ａｌ２Ｏ３膜、ＴｉＯ２膜、Ｙ２Ｏ３膜、ＡＴＯ膜、アクリルなどの有機膜、その他水や水素の拡散および酸化物半導体層４への侵入を抑制する絶縁性膜のいずれかを含む単層あるいは積層膜とする。エッチストップ層２３をパターニングする際に酸化物半導体がエッチングされにくい材料を上記材料から選択する。もしくは、酸化物半導体がエッチングされにくいエッチャントを使用する。
エッチストップ層２３形成後、エッチストップ層２３および酸化物半導体層４の上層にソース電極５およびドレイン電極６を離間して形成する。ソース電極５とドレイン電極６の幅は開口部１９より大きくパターニングし、それぞれ開口部１９を介して酸化物半導体層４と接続させる。ソース電極５およびドレイン電極６に用いる材料は、Ａｌ、Ｎｉ、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ｚｎ、Ｃｕ、Ｉｎ、Ａｕ、Ｌａ、Ｎｂ、Ｎｄのうち少なくとも１つ以上を含む金属または合金であり、酸化物半導体層４とのオーミック接続性に優れた金属材料を上記材料から選択する。
以降実施例３と同様に、第４保護膜１５を成膜する。さらに、実施例４を応用した放射線撮像装置の構成は実施例１と同一である。
＜実施例４の効果の説明＞
実施例３と同じである。エッチストップ層２３による効果については、実施例２と同じである。
＜実施例５＞
＜実施例５の構成＞
図１０は本発明の実施例５の半導体素子の素子構造の断面図である。実施例１との大きな違いは、開口部１９を形成する際、酸化物半導体層４のバックチャネル領域は露出させず、第１保護膜７を薄膜化する程度に残しておくという点にある。第１保護膜７の薄膜化した領域の膜厚は、後処理に用いるガス分子の分子サイズによって適切な膜厚は異なるが、１０００Å以下である。
開口部１９の形状以外のすべての構成は、実施例１と同一である。また、フォトダイオードアレイ基板および撮像装置の構成は実施例１と同一である。
＜実施例５の動作の説明＞
図１０に示すように、実施例１と同様にして、基板１上面に下から順番にゲート電極２、ゲート絶縁膜３、酸化物半導体層４、ソース電極５、ドレイン電極６、第１保護膜７、第１コンタクトホール１６、下部電極８、水素化アモルファスシリコン層９、上部電極１０、第２保護膜１１、第２コンタクトホール１７、第３コンタクトホール１８、バイアス線１２、信号線１３、第３保護膜１４を形成する。
第３保護膜１４成膜後、開口部１９を形成する。開口部１９は酸化物半導体層４直上に位置し、ＴＦＴのバックチャネル領域が露出しないように、第１保護膜７から第３保護膜１４までを除去する。開口部１９の大きさは、酸化物半導体層４のバックチャネル領域を含んでさらに大きいものとする。開口部１９は下部電極８、水素化アモルファスシリコン層９、上部電極１０、ゲート線２０、信号線１３、バイアス線１２を露出させないような位置、大きさ、および深さにする。開口部１９を形成する際、第２保護膜１１および第３保護膜１４は容易にエッチング可能で、第１保護膜７はややエッチングレートが遅く、酸化物半導体層４、ソース電極５、ドレイン電極６、ゲート絶縁膜３がエッチングされにくい保護膜材料もしくはエッチャントを選択して使用するのが望ましい。開口部１９の膜残りは１０００Å以下であり、少なくとも成膜直後の第１保護膜７より薄くなるように形成する。
実施例１と同様に、開口部１９形成後の後処理を実施し、第４保護膜１５を形成する。さらに、実施例５を応用した放射線撮像装置の構成は実施例１と同一である。
＜実施例５の効果の説明＞
開口部１９形成の効果は実施例１と同じである。実施例５の効果としては、実施例１のように酸化物半導体層４の全体を露出させないため、実施例１と比べてエッチング時間を短縮でき、酸化物半導体層４表面のエッチングによるダメージおよびこれによってもたらされる悪影響を軽減することができる、という点である。そして本発明の開口部の深さについて、多少の面内バラツキの影響で一部の素子の第１保護膜７を除去してしまったり、他の素子と比べて多少残存膜厚が多くなってしまっても、後処理に用いるガス分子が、酸化物半導体中へ侵入するのに要する時間がわずかに変化するだけであり、大きな問題にはなりにくい。
＜実施例６＞
＜実施例６の構成＞
図１１は本発明の実施例６の半導体素子の素子構造の断面図である。実施例５との違いはエッチストップ層２３が追加された点である。ソース電極５とドレイン電極６は互いに離間し、それぞれ酸化物半導体層４およびエッチストップ層２３と部分的に被覆して形成する。
エッチストップ層２３以外の構成は実施例５と同一である。また、フォトダイオードア
レイ基板および撮像装置の構成は実施例１と同一である。
＜実施例６の動作の説明＞
図１１に示すように、実施例１および実施例５と同様にして、基板１上面に下から順番にゲート電極２、ゲート絶縁膜３、酸化物半導体層４を形成する。
酸化物半導体層４を形成後、エッチストップ層２３を酸化物半導体層４のチャネル領域直上に形成する。エッチストップ層２３の大きさはチャネル長を決定するので、設計したいチャネル長に合わせてサイズを決定する。エッチストップ層２３の材質は、ケイ素を含む絶縁膜、Ａｌ２Ｏ３膜、ＴｉＯ２膜、Ｙ２Ｏ３膜、ＡＴＯ膜、アクリルなどの有機膜、その他水や水素の拡散および酸化物半導体層４への侵入を抑制する絶縁性膜のいずれかを含む単層あるいは積層膜とする。エッチストップ層２３をパターニングする際に酸化物半導体はエッチングされにくい材料を上記材料から選択する。もしくは、エッチストップ層２３をパターニングする際に酸化物半導体はエッチングされにくいエッチャントを使用する。
エッチストップ層２３形成後、エッチストップ層２３および酸化物半導体層４の上層にソース電極５およびドレイン電極６を離間して形成する。ソース電極５およびドレイン電極６の幅は酸化物半導体層４よりも大きくなるようにパターニングする。ソース電極５およびドレイン電極６に用いる材料は、Ａｌ、Ｎｉ、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ｚｎ、Ｃｕ、Ｉｎ、Ａｕ、Ｌａ、Ｎｂ、Ｎｄのうち少なくとも１つ以上を含む金属または合金であり、酸化物半導体層４とのオーミック接続性に優れた金属材料を上記材料から選択する。
以降、下から第１保護膜７、第１コンタクトホール１６、下部電極８、水素化アモルファスシリコン層９、上部電極１０、第２保護膜１１、第２コンタクトホール１７、第３コンタクトホール１８、バイアス線１２、信号線１３、第３保護膜１４の順番で実施例５と同様に実施する。
第３保護膜１４成膜後、開口部１９を形成する。開口部１９は酸化物半導体層４およびエッチストップ層２３直上に位置し、ＴＦＴのエッチストップ層２３が露出しないように、第１保護膜７から第３保護膜１４までを除去する。開口部１９の大きさは、酸化物半導体層４のバックチャネル領域を含んでさらに大きいものとする。開口部１９は下部電極８、水素化アモルファスシリコン層９、上部電極１０、ゲート線２０、信号線１３、バイアス線１２を露出させないような位置、大きさ、および深さにする。開口部１９を形成する際、第２保護膜１１および第３保護膜１４は容易にエッチング可能で、第１保護膜７はややエッチングレートが遅く、エッチストップ層２３、酸化物半導体層４、ソース電極５、ドレイン電極６、ゲート絶縁膜３をエッチングしにくいエッチャントを選択して使用するのが望ましい。開口部１９の保護膜の残存膜厚はエッチストップ層２３と合わせて１０００Å以下であり、少なくとも成膜直後の第１保護膜７より薄くなるように形成する。
実施例５および実施例１と同様に、開口部１９形成後の後処理を実施し、第４保護膜１５を形成する。さらに、実施例６を応用した放射線撮像装置の構成は実施例１と同一である。
＜実施例６の効果の説明＞
開口部１９形成の効果は実施例１と同じである。開口部１９形成の際、第１保護膜７の全体を除去せず、第１保護膜７の一部を残す効果は実施例５と同じである。実施例６の効果は、ソース電極５およびドレイン電極６をエッチングするためのエッチャントに酸化物半導体層４が曝されなくなる点にある。
＜実施例７＞
＜実施例７の構成＞
図１２は本発明の実施例７の半導体素子の素子構造の断面図である。実施例１との大きな違いは、ソース電極５とドレイン電極６が酸化物半導体層４の下面に接続したボトムコンタクト型ＴＦＴになっている点である。
フォトダイオードとゲート線２０、信号線１３、バイアス線１２の構成は、実施例１と同一である。また、フォトダイオードアレイ基板と撮像装置の構成は実施例１と同一である。
＜実施例７の動作の説明＞
図１２に示すように、実施例１と同様にして、基板１上面に下からゲート電極２、ゲート絶縁膜３の順番で形成する。
ゲート絶縁膜３上層にソース電極５およびドレイン電極６をチャネル長だけ離間して形成する。ソース電極５およびドレイン電極６に用いる材料は、Ａｌ、Ｎｉ、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ｚｎ、Ｃｕ、Ｉｎ、Ａｕ、Ｌａ、Ｎｂ、Ｎｄのうち少なくとも1つ以上を含む金属または合金であり、後の酸化物半導体層４とのオーミック接続性に優れた金属材料を上記材料から選択する。また、後の酸化物半導体層４をパターニングする際に、ソース電極５とドレイン電極６がエッチングされにくい金属材料を上記材料から選択する。例えば、Ｎｉは塩酸/硝酸混合液でのウェットエッチングのエッチングレートが酸化物半導体に比べて遅いので、ソース電極５およびドレイン電極６の金属材料に適している。
ソース電極５とドレイン電極６形成後、酸化物半導体層４をソース電極５とドレイン電極６の間に島状に形成する。酸化物半導体をパターニングする際に、ソース電極５とドレイン電極６はエッチングされにくいエッチャントを使用する。酸化物半導体層４をパターニングした後、２５０℃以上のアニールを実施する。
以降、実施例１と同様に、下から順番に第１保護膜７、第１コンタクトホール１６、下部電極８、水素化アモルファスシリコン層９、上部電極１０、第２保護膜１１、第２コンタクトホール１７、第３コンタクトホール１８、バイアス線１２、信号線１３、第３保護膜１４を形成する。
第３保護膜１４成膜後、開口部１９を形成する。開口部１９は酸化物半導体層４の直上に位置し、ＴＦＴのバックチャネル領域が露出するように、第１保護膜７から第３保護膜１４までを部分的に除去する。開口部１９の大きさは、酸化物半導体層４のバックチャネル領域を含んでさらに大きいものとする。ただし、開口部１９は下部電極８、水素化アモルファスシリコン層９、上部電極１０、ゲート線２０、信号線１３、バイアス線１２を露出させないような位置、大きさ、および深さにする。開口部１９を形成する際、第１保護膜７から第３保護膜１４を容易にエッチング可能で、酸化物半導体層４、ゲート絶縁膜３をエッチングしにくいエッチャントを選択して使用するのが望ましい。
開口部１９形成後、変質した酸化物半導体層４(ａ)に対して半導体特性を改善させる後処理を実施する。想定する後処理は、酸素および水素を脱離させるための熱アニール、減圧下放置、減圧アニールのほか、酸素を導入させて酸化物半導体の膜抵抗を上げる性質を持つガスまたはその混合ガスや、酸素を脱離させて酸化物半導体の膜抵抗を下げる性質を持つガスまたはその混合ガス、さらに酸素のやり取りは行わないが、酸化物半導体層４(ａ)との間で電子の授受が可能であり、酸化物半導体中の電子密度を変化させる性質を有する酸化性ガスおよび還元性ガスまたはその混合ガスを用いた処理を指す。酸素を導入する、あるいは電子密度を下げて酸化物半導体の膜抵抗を上げるガスとは水蒸気、酸素、オゾン、過酸化水素、一酸化二窒素、酸素ラジカル、気体状の単体ハロゲンなどが該当する。酸素を脱離する、あるいは電子密度を上げて酸化物半導体の膜抵抗を下げるガスとは一酸化炭素、二酸化硫黄、硫化水素などが該当する。ここで言う処理とは、放置であってもよいし、プラズマ処理を行ってもよい。ただし、上記に該当する物質のうち、酸化物半導体層４のエッチャントとして作用する物質による処理は、後処理から除外される。変質した酸化物半導体層４(ａ)は、後処理後、酸化物半導体層４に改質する。
第４保護膜１５の形成は、実施例１と同様である。さらに、実施例７を応用した放射線撮像装置の構成は実施例１と同様である。
＜実施例７の効果の説明＞
開口による効果は実施例１と同じである。実施例１や実施例３、４との大きな違いは、実施例７はＴＦＴ構造がボトムコンタクト型になっていることであり、これにより開口部１９開口時のエッチングでソース電極５とドレイン電極６と、酸化物半導体層４との接続領域を荒らすことがなくなるという点にある。そのため実施例３や４と比べて酸化物半導体層４とソース電極５、ドレイン電極６の密着性が高く、接続抵抗は低く安定する。またソース電極５やドレイン電極６が酸化物半導体層４の上層に無いため、酸化物半導体層４が露出する領域は実施例１と比べてより広範であり、結果として後処理の効果がさらに得られやすくなるという点にある。
＜実施例８＞
＜実施例８の構成＞
図１３は本発明の実施例８の半導体素子の素子構造の断面図である。同じチャネル保護型である実施例２との大きな違いは、エッチストップ層２３も開口部１９形成時に除去し、バックチャネル領域を露出させるという点である。エッチストップ層２３は、開口部１９形成時にバックチャネル領域部分を除去するため、最終的にソース電極５およびドレイン電極６と平面的に重なる部分のみ存在する。
エッチストップ層の形状以外のすべての構成は、実施例２と同一である。また、フォトダイオードアレイ基板と撮像装置の構成は実施例１と同一である。
＜実施例８の動作の説明＞
図１３に示すように、実施例１と同様にして、基板１上面に下からゲート電極２、ゲート絶縁膜３、酸化物半導体層４の順番で形成する。
酸化物半導体層４形成後、エッチストップ層２３を酸化物半導体層４のチャネル領域直上に形成する。エッチストップ層２３の大きさはチャネル長を決定するので、設計したいチャネル長に合わせてサイズを決定する。エッチストップ層２３の材質は、ケイ素を含む絶縁膜、Ａｌ２Ｏ３膜、ＴｉＯ２膜、Ｙ２Ｏ３膜、ＡＴＯ膜、アクリルなどの有機膜、その他水や水素の拡散および酸化物半導体層４への侵入を抑制する絶縁性膜のいずれかを含む単層あるいは積層膜とする。エッチストップ層２３をパターニングする際に、酸化物半導体がエッチングされにくい材料を上記材料から選択する。もしくは、酸化物半導体層４がエッチングされにくいエッチャントを使用する。
エッチストップ層２３形成後、エッチストップ層２３および酸化物半導体層４の上層にソース電極５およびドレイン電極６を離間して形成する。ソース電極５およびドレイン電極６の幅は酸化物半導体層４よりも大きくなるようにパターニングする。ソース電極５およびドレイン電極６に用いる材料は、Ａｌ、Ｎｉ、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ｚｎ、Ｃｕ、Ｉｎ、Ａｕ、Ｌａ、Ｎｂ、Ｎｄのうち少なくとも1つ以上を含む金属または合金であり、酸化物半導体層４とのオーミック接続性に優れ、さらに後の第１保護膜７を開口する際に、ソース電極５とドレイン電極６がエッチングされにくい金属材料を上記材料から選択する。
以降、実施例１と同様に、第１保護膜７、第１コンタクトホール１６、下部電極８、水素化アモルファスシリコン層９、上部電極１０、第２保護膜１１、第２コンタクトホール１７、第３コンタクトホール１８、バイアス線１２、信号線１３、第３保護膜１４の順番で形成する。
第３保護膜１４形成後、開口部１９を形成する。開口部１９は酸化物半導体層４のチャネル領域直上に位置し、酸化物半導体層４が露出するように第１保護膜７から第３保護膜１４、およびエッチストップ層２３までを部分的に除去する。開口部１９の大きさは、酸化物半導体層４のバックチャネル領域を含んでさらに大きいものとする。ただし、開口部１９は水素化アモルファスシリコン層９、上部電極１０、ゲート線２０、信号線１３、バイアス線１２を露出させないような位置、大きさ、および深さにする。開口部１９を形成する際、第１保護膜７から第３保護膜１４とエッチストップ層２３は容易にエッチング可能で、酸化物半導体層４、ソース電極５、ドレイン電極６、そして好ましくは、ゲート絶縁膜３がエッチングされにくいエッチャントを選択して使用する。
＜実施例８の効果の説明＞
実施例２のようなチャネル保護型で形成されるエッチストップ層２３は、ソース電極５とドレイン電極６の形成時に用いるエッチャントから酸化物半導体層４を保護するために設けられている。したがって、ソース電極５とドレイン電極６を形成した後ならば、エッチストップ層２３は必要ないので、そのバックチャネル領域を除去しても問題にはならない。
実施例８の効果は、実施例２と同様に、チャネル保護型ＴＦＴでありながら、酸化物半導体のバックチャネル表面を露出することができるので、実施例１と同程度の後処理の効果が得られる点が挙げられる。実施例２にはエッチストップ層２３が残るので、実施例１と比べると、後処理によるガス分子の拡散、浸透の効果が得られにくい点が課題として挙げられるが、実施例８を適用することでこの問題を克服できる。
＜実施例９＞
＜実施例９の構成＞
図１４は本発明の実施例９の半導体素子の素子構造の断面図である。実施例１との大きな違いは、ソース電極５とドレイン電極６と下部電極８がなく、酸化物半導体薄膜１層で、ソース領域３２と、ドレイン領域３３と、活性領域（チャネル領域またはバックチャネル領域）３４を形成している点である。ソース領域３２と、ドレイン領域３３と、活性領域３４は酸化物半導体薄膜が連続して形成されており、空間的に分割されていない。また、ソース領域３２と活性領域３４の境界、ドレイン領域３３と活性領域３４の境界は、それぞれ開口部１９の側壁の位置によって定義される。開口部１９で第２保護膜１１および第３保護膜１４は完全に除去され、活性領域３４が露出される。活性領域３４の縦幅および横幅は、ゲート電極２の縦幅および横幅よりそれぞれ小さく、またソース領域３２とドレイン領域３３は、それぞれゲート電極２と、ゲート絶縁膜３を介して部分的に重なっている。ソース領域３２とｎ＋水素化アモルファスシリコン層９（ａ）は直接接触しており、ドレイン電極３３と信号線１３は、第３コンタクトホール１８を介して直接接触している。さらに、ソース領域３２とドレイン領域３３は図２におけるＢのようにゲート電圧が負のときにオフしない（ここではＯｎ／Ｏｆｆ比が１０３未満とする）特性を示し、また活性領域３４は図２におけるＡまたはＣのように良好なトランジスタ特性（Ｏｎ／Ｏｆｆ比≧１０３）を示すことを特徴としている。すなわち、ソース領域３２及びドレイン領域３３の比抵抗は活性領域３４の比抵抗に比べて低い。
ゲート電極２、ゲート絶縁膜３、水素化アモルファスシリコン層９、上部電極１０、ゲート線２０、信号線１３、バイアス線１２、第３保護膜１４、第４保護膜１５の構成は、実施例１と同一である。また、フォトダイオードアレイ基板と撮像装置の構成は実施例１と同一である。
＜実施例９の動作の説明＞
図１５Ａ〜Ｄには実施例９の半導体素子の製造工程途中の断面図を示した。
図１４に示すように、実施例１と同様にして、基板１上面に下からゲート電極２、ゲート絶縁膜３をこの順番で形成する。
ゲート絶縁膜３の上層に酸化物半導体薄膜３５を成膜する。酸化物半導体薄膜３５は後にソース領域３２と、ドレイン領域３３と、活性領域３４として用いられる。ここで、酸化物半導体とはＩｎ、Ｇａ、Ｚｎ、Ｓｎのうち少なくとも1つ以上と酸素からなる化合物を指す。
酸化物半導体薄膜３５を成膜後、水素化アモルファスシリコン層９を成膜する。水素化アモルファスシリコン層９は、下からｎ＋水素化アモルファスシリコン層９（ａ）、イントリンジック水素化アモルファスシリコン層９（ｂ）、ｐ＋水素化アモルファスシリコン層９（ｃ）の順に積層された構造になっている。水素化アモルファスシリコン層９の組成および膜厚は実施例１と同様である。ただし、水素化アモルファスシリコン層９を形成するＣＶＤ工程で水素プラズマが発生し、水素化アモルファスシリコン層９形成後には、酸化物半導体薄膜が図２におけるＢのようにゲート電圧が負のときにオフしない（ここではＯｎ／Ｏｆｆ比が１０３未満とする）特性に変質していることとする。水素化アモルファスシリコン層９を成膜後、酸化物半導体薄膜３５は変質した酸化物半導体薄膜３５(ａ)に変わる。
水素化アモルファスシリコン層９を成膜後、上部電極材料を成膜する。上部電極はＩＴＯ等のＩｎ、Ｇａ、Ｚｎ、Ｓｎのうち少なくとも１つ以上と酸素からなる透明導電膜であり、膜厚は厚くなると、光の透過量が小さくなり量子効率低下に繋がるため、２００ｎｍ厚以下で成膜する。
上部電極材料を成膜後、上部電極１０、水素化アモルファスシリコン層９の順でそれぞれエッチングを行う。上部電極１０および水素化アモルファスシリコン層９は同一マスクでパターニングでき、同一形状あるいは上部電極１０が水素化アモルファスシリコン層９よりもやや小さいアイランドパターンを形成する。
水素化アモルファスシリコン層９をエッチング後、続けて先の酸化物半導体薄膜３５(ａ)をエッチングし、ソース領域３２と、ドレイン領域３３と、活性領域３４の外形を形成する。このとき、水素化アモルファスシリコン層９および上部電極１０はフォトレジストによって被覆されているため、エッチャントに曝されることはない。
以降、第２保護膜１１、第２コンタクトホール１７、第３コンタクトホール１８、バイアス線１２、信号線１３、第３保護膜１４をこの順番で実施例１と同様に形成する。
第３保護膜１４成膜後、開口部１９を形成する。開口部１９は活性領域３４の直上に位置し、活性領域３４が露出するように第２保護１１と第３保護膜１４を部分的に除去する。ただし、開口部１９は水素化アモルファスシリコン層９、上部電極１０、ゲート線２０、信号線１３、バイアス線１２を露出させないような位置、大きさ、および深さに形成する。開口部１９を形成する際、第２保護１１と第３保護膜１４は容易にエッチング可能で、活性領域３４、ソース領域３２、ドレイン領域３３、そして好ましくはゲート絶縁膜３をエッチングしにくいエッチャントを選択して使用する。開口部１９は酸化物半導体薄膜３５(ａ)に対して交差するように形成され、酸化物半導体薄膜３５(ａ)を３つの領域（ソース領域３２、ドレイン領域３３、活性領域３４）に分断する。薄膜トランジスタの特性は活性領域３４を介してソース領域３２とドレイン領域３３が近接する距離によって決まる。したがって、ソース領域３２とドレイン領域３３が近接する距離を定義する開口部１９の幅は、良好なトランジスタ特性が得られる距離（４μｍ〜１００μｍ）に限定される。
開口部１９形成後、露出した酸化物半導体薄膜３５(ａ)に対して半導体特性を改善させる後処理を実施する。想定する後処理は、酸素および水素を脱離させるための熱アニール、減圧下放置、減圧アニールのほか、酸素を導入させて酸化物半導体の膜抵抗を上げる性質を持つガスまたはその混合ガスや、酸素を脱離させて酸化物半導体の膜抵抗を下げる性質を持つガスまたはその混合ガス、さらに酸素のやり取りは行わないが、酸化物半導体薄膜３５との間で電子の授受が可能であり、酸化物半導体中の電子密度を変化させる性質を有する酸化性ガスおよび還元性ガスまたはその混合ガスを用いた処理を指す。酸素を導入する、あるいは電子密度を下げて酸化物半導体の膜抵抗を上げるガスとは水蒸気、酸素、オゾン、過酸化水素、一酸化二窒素、酸素ラジカル、気体状の単体ハロゲンなどが該当する。酸素を脱離する、あるいは電子密度を上げて酸化物半導体の膜抵抗を下げるガスとは一酸化炭素、二酸化硫黄、硫化水素などが該当する。ここで言う処理とは、放置であってもよいし、プラズマ処理を行ってもよい。ただし、上記に該当する物質のうち、酸化物半導体薄膜３５のエッチャントとして作用する物質による処理は、後処理から除外される。露出した部分の酸化物半導体薄膜３５(ａ)は、後処理後、部分的に酸化物半導体薄膜３５に改質し、これが活性領域３４として作用する。
以降、第４保護膜１５を成膜する。第４保護膜１５は実施例１と同様に形成する。さらに、実施例９を応用した放射線撮像装置の構成は実施例１と同一である。
＜実施例９の効果の説明＞
実施例９の効果は、実施例１とは異なり、ソース電極５、ドレイン電極６、下部電極８を廃し、１層の酸化物半導体薄膜３５でこれらの代用をすることで、マスク枚数を減らし生産性を向上させる効果がある。実際、実施例１の場合、ゲート電極２から開口部１９を形成するまでに９枚のマスクを要するが、実施例９の場合、６枚のマスクで作製可能である。さらに、酸化物半導体の一例としてＩｎ−Ｇａ−Ｚｎ−Ｏを想定した場合、Ｉｎ−Ｇａ−Ｚｎ−Ｏは水素プラズマによって容易に縮退し、フェルミ準位は伝導帯近傍（４．３ｅＶ程度、先行文献６（特許文献３））まで上昇することが知られている。これは、ｎ＋水素化アモルファスシリコン層９（ａ）との接触抵抗が、下部電極８に用いる金属として想定しているＡｌ、Ｎｉ、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ｚｎ、Ｃｕ、Ｉｎ、Ａｕ、Ｌａ、Ｎｂ、Ｎｄなど（仕事関数：４．１ｅＶ〜５．２ｅＶ）と同程度である。したがって、縮退したＩｎ−Ｇａ−Ｚｎ−Ｏを下部電極８に代用した場合でも、実施例１と同等のフォトダイオード特性を示す。
＜実施例１０＞
＜実施例１０の構成＞
図１６は本発明の実施例１０の半導体素子の素子構造の断面図である。実施例９との大きな違いは、開口部１９の底部が第２保護膜１１中にあり、活性領域３４が露出しない点にある。なお、実施例１０における活性領域３４の位置は、開口部１９の底部における側壁の位置から基板１に垂直に外挿したときに、酸化物半導体薄膜３５と交わる位置で定義される。
開口部１９以外の構成は、実施例９と同一である。また、フォトダイオードアレイ基板と撮像装置の構成は実施例１と同一である。
＜実施例１０の動作の説明＞
図１６に示すように、実施例９と同様にして、基板１上面に下からゲート電極２、ゲート絶縁膜３、酸化物半導体層薄膜３５、水素化アモルファスシリコン層９、上部電極１０、第２保護膜１１、第２コンタクトホール１７、第３コンタクトホール１８、バイアス線１２、信号線１３、第３保護膜１４をこの順番で形成する。
第３保護膜１４成膜後、開口部１９を形成する。開口部１９は活性領域３４の直上に位置し、活性領域３４が露出しないように第２保護膜１１と第３保護膜１４を部分的に除去する。ただし、開口部１９は水素化アモルファスシリコン層９、上部電極１０、ゲート線２０、信号線１３、バイアス線１２を露出させないような位置、大きさ、および深さに形成する。開口部１９の底部の位置は、酸化物半導体薄膜３５(ａ)の３つの領域（ソース領域３２、ドレイン領域３３、活性領域３４）の境界線を定義する。薄膜トランジスタの特性は、活性領域３４を介してソース領域３２とドレイン領域３３が近接する距離によって決まる。したがって、ソース領域３２とドレイン領域３３が近接する距離を定義する開口部１９の幅は、良好なトランジスタ特性が得られる距離（４μｍ〜１００μｍ）に限定される。開口部１９の保護膜の残存膜厚は１０００Å以下であり、少なくとも成膜直後の第２保護膜１１より薄くなるように形成する。
実施例９および実施例１と同様に、開口部１９形成後の後処理を実施し、第４保護膜１５を形成する。さらに、実施例１０を応用した放射線撮像装置の構成は実施例１と同一である。
＜実施例１０の効果の説明＞
開口による効果は実施例１と同じである。薄膜トランジスタの酸化物半導体層４、ソース電極５、ドレイン電極６、下部電極８を廃し、代わりに酸化物半導体薄膜３５を１層挿入する効果は実施例９と同じである。実施例９との大きな違いは、実施例５と同様に、活性領域３４を露出させないため、実施例９と比べてエッチング時間を短縮でき、活性領域３４表面のエッチングによるダメージおよびこれによってもたらされる悪影響を軽減することができる、という点である。そして本発明の開口部の深さについて、多少の面内バラツキの影響で一部の素子の第２保護膜１１を除去してしまったり、他の素子と比べて多少残存膜厚が多くなってしまっても、後処理に用いるガス分子が、酸化物半導体中へ侵入するのに要する時間がわずかに変化するだけであり、大きな問題にはなりにくい。
＜実施例１１＞
＜実施例１１の構成＞
実施例１１から実施例１５は、薄膜トランジスタの酸化物半導体層４、エッチストップ層２３、開口部１９の正面から見た形状に関するものであり、側面から見た断面構造を示した実施例１〜８とは独立したものである。なお、実施例１１から実施例１５に示す内容はゲート電極２、ソース電極５、ドレイン電極６、酸化物半導体層４、開口部１９の位置関係に関するものであり、ソース電極５、ドレイン電極６、酸化物半導体層４が存在しない実施例９、１０には関連しない。
実施例１１から実施例１５は、フォトダイオードおよび薄膜トランジスタの断面図ではなく、薄膜トランジスタの平面図を用いて説明する。実施例１１の断面構造は実施例１（図３）もしくは実施例２（図７）のものであるとする。
図１７は、本発明の実施例１１の薄膜トランジスタの平面図であり、実施例１のようなチャネル掘り込み型ＴＦＴの場合に適用した例である。ゲート絶縁膜を挟んでゲート電極２の直上に酸化物半導体層４が配置されている。ゲート電極２の長軸方向（図１７の横方向）と酸化物半導体層４の長軸方向（図１７の縦方向）は互いに直交している。ソース電極５およびドレイン電極６は酸化物半導体層４の短軸方向の幅よりもさらに幅が広く形成されている。このとき、チャネル幅は酸化物半導体層４の短軸方向の幅によって決まる。開口部１９の横幅は、チャネル幅よりも長く、開口部１９の縦方向の幅はチャネル長より長い。
図１８は、本発明の実施例１１の別の薄膜トランジスタの平面図であり、実施例２のようなチャネル保護型ＴＦＴの場合に適用した例である。エッチストップ層２３以外は、図１８は図１７と同一である。エッチストップ層２３が酸化物半導体層４の上層に位置し、ゲート電極２の長軸方向とエッチストップ層２３の長軸方向が平行になるように配置される。また、エッチストップ層２３の短軸方向はゲート電極２の短軸方向よりも短く、ソース電極５、ドレイン電極６間の距離よりも大きい。また、エッチストップ層２３の長軸方向の長さはソース電極５とドレイン電極６の幅よりもさらに大きい。開口部１９の横幅は、酸化物半導体層４の横幅よりも長く、開口部１９の縦方向の幅はチャネル長より長い。チャネル保護型の場合、チャネル長はエッチストップ層２３で決まるので、開口部１９の縦方向の幅はエッチストップ層２３の短軸方向の長さより大きい。
実施例１１は開口部１９の大きさが重要であり、形状は問わない。図１９は本発明の実施例１１に係る開口部１９が丸状のＴＦＴの平面図である。したがって、図１９には開口部１９が丸型形状の実施例１１の薄膜トランジスタの平面図を示したが、縦幅はチャネル長よりも大きく、横幅は酸化物半導体層４よりも広い開口構造であれば、実施例１１に含まれる。
＜実施例１１の動作の説明＞
プロセスフローは実施例１〜８と同じである。
＜実施例１１の効果の説明＞
実施例１１は開口部１９の横幅が酸化物半導体層４よりも大きいため、特性改善の効果が最も得られる形状である。その理由は、電流の通り道であるソース電極５とドレイン電極６の間の酸化物半導体の全体を処理できる形状だからである。すなわち、図１７に示す薄膜トランジスタにおいて、ソース電極５とドレイン電極６の間を流れる電流は、開口して露出した酸化物半導体層４を必ず横切らなければならないのである。特に、水素が多量に導入されて非常に低抵抗になった酸化物半導体を活性層に用いた薄膜トランジスタがあったとして、実施例１１のような開口部１９の形成と後処理によって、電流が横切る領域が一部でも高抵抗になっているならば、流れるオフ電流は後処理前よりも小さくなる。逆に言えば、開口部１９の横幅が酸化物半導体層４よりも小さく、一部でも後処理による特性改善ができない領域があると、ソース電極５とドレイン電極６の間を流れる電流は、後処理によって高抵抗化した領域は通らずに、後処理されていない低抵抗領域を通るため、後処理前後でオフ電流がほとんど変わらないのである。
＜実施例１２＞
＜実施例１２の構成＞
実施例１２は、実施例３、４を適用した場合にのみ、効果のある形状である。そのため、実施例１２の断面構造は実施例３（図８）または実施例４（図９）が好適である。
図２０は本発明の実施例１２の薄膜トランジスタの平面図であり、実施例１のようなチャネル掘り込み型ＴＦＴの場合に適用した例である。図２１は本発明の実施例１２の別の薄膜トランジスタの平面図であり、実施例２のようなチャネル保護型ＴＦＴの場合に適用した例である。断面構造はそれぞれ実施例３、実施例４と同じである。
本実施例の大きな特徴は、実施例１１とは異なり、開口部１９の横幅が酸化物半導体層４よりも狭くなっている点にある。したがって、断面構造が実施例３または４であるので、ソース電極５およびドレイン電極６の酸化物半導体層４との接続領域は、酸化物半導体層４の横幅よりも小さくなる。開口部１９の縦方向の幅は、チャネル長よりも長いが、酸化物半導体層４の長軸方向の長さよりは短いものとする。したがって、実施例１２で開口部１９によって露出されるのは酸化物半導体層４のみである。
また、実施例１０は開口部１９の大きさが重要で、開口部１９の横幅が酸化物半導体層４よりも狭くなっており、かつ開口部１９がチャネル領域を含んでさらに大きいものであれば、形状は問わないものとする。
なお、開口部１９以外の構成については実施例１１の図１７または図１８と同一である。
＜実施例１２の動作の説明＞
プロセスフローは実施例３、４と同じである。
＜実施例１２の効果の説明＞
まず実施例３、４の断面構造に実施例１１の平面構造を適用する際、酸化物半導体の横幅よりも広い範囲で開口するため、開口部１９形成時に第１保護膜７から第３保護膜１４とゲート絶縁膜３の間にエッチング選択性がなければ、酸化物半導体の外側にあるゲート絶縁膜３は開口部１９形成とともにエッチングされ、場合によってはゲート電極２が露出してしまう懸念がある。特に実施例３と４は、ソース電極５とドレイン電極６を開口した後から形成するため、露出したゲート電極２とショートする危険がある。
そこで、実施例１２では開口領域を酸化物半導体層４直上に限定し、ゲート絶縁膜３をエッチングしない形状にすることで、ゲート電極２とソース電極５あるいはドレイン電極６とのショートを抑制し、歩留まりが改善された構造になっている。
ただし、実施例１１で説明したように、低抵抗の酸化物半導体層４を高抵抗化させる後処理を実施する場合には、後処理されていない（開口されていない）領域を新たなチャネル領域として電流が流れ、後処理の効果が得られないため、実施例１２は実用的でない。
＜実施例１３＞
＜実施例１３の構成＞
実施例１３以降は、実施例４を適用した場合にのみ、効果のある形状である。そのため特に断りがない限り、実施例１３以降の断面構造は実施例４が好適である。
図２２は本発明の実施例１３の薄膜トランジスタの平面図である。本実施例の大きな特徴は、実施例１２とは異なり、酸化物半導体層４がくびれて、ソース電極５ ― ドレイン電極６の間で部分的に酸化物半導体層４の横幅よりも開口部１９が広くなっている構造である。くびれている領域の縦幅はエッチストップ層２３の短軸方向の幅よりも短くなっている。
なお、酸化物半導体層４以外の構成については、実施例１２の図２１と同一である。
＜実施例１３の動作の説明＞
プロセスフローは実施例４と同じである。
＜実施例１３の効果の説明＞
実施例１２で説明したように、酸化物半導体層４がない開口領域は、ゲート絶縁膜３をエッチングし、ゲート電極２を露出させる可能性がある。しかし実施例４の場合に限って言えば、ソース電極５およびドレイン電極６を形成する前にゲート絶縁膜３が露出しうる箇所にエッチストップ層２３を配置することで、ゲート電極２とソース電極５およびドレイン電極６のショートは回避できる。
また、実施例１２のように酸化物半導体層４の横幅よりも開口部１９の横幅が小さいと、開口をしていない領域、すなわち後処理をしていない領域を経路として電流が流れる可能性がある。特に後処理前の酸化物半導体層４が低抵抗であった場合、開口して後処理を受け、高抵抗化した酸化物半導体領域を電流が流れないため、特性改善の効果が得られない。そこで図２２に示したように、酸化物半導体層４の形状を工夫して、酸化物半導体層４の外側にまで開口部１９が広がる領域を一部分でも作ることで、開口と後処理による特性回復の効果が十分得られるようになる。
なお、ゲート電極２露出部分をエッチストップ層２３で隠しつつ、酸化物半導体層４の横幅よりも開口部１９の横幅を広くするという方法は、酸化物半導体層４以外にも開口部１９やエッチストップ層２３の形状を工夫することでも達成できる。
＜実施例１４＞
＜実施例１４の構成＞
図２３は本発明の実施例１４の薄膜トランジスタの平面図である。本実施例の大きな特徴は、実施例１３とは異なり、段落［０１２９］で説明した、ゲート電極２の露出部分をエッチストップ層２３で隠しつつ、酸化物半導体層４の横幅よりも開口部１９の横幅を広くなるように、開口部１９の形状を工夫した構造の一例である。なお、開口部１９以外の構成については実施例１０の図２１と同一である。
＜実施例１４の動作の説明＞
プロセスフローは実施例４と同じである。
＜実施例１４の効果の説明＞
実施例１４の効果は実施例１３と同じである。
＜実施例１５＞
＜実施例１５の構成＞
図２４は本発明の実施例１５の薄膜トランジスタの平面図である。本実施例の大きな特徴は、実施例１３、１４とは異なり、段落［０１２９］で説明した、ゲート電極２露出部分をエッチストップ層２３で隠しつつ、酸化物半導体層４の横幅よりも開口部１９の横幅を広くなるように、エッチストップ層２３の形状を工夫した構造の一例である。なお、開口部１９以外の構成については実施例１２の図２１と同一である。
＜実施例１５の動作の説明＞
プロセスフローは実施例４と同じである。
＜実施例１５の効果の説明＞
実施例１５の効果は実施例１３と同じである。
最後に、実施例１から実施例１５におけるゲート端子部、および信号またはバイアス端子部（配線端子部）の構造と製造方法について説明する。
まず、ゲート端子部の構造について説明する。図２５は本発明のゲート端子部の構造を示す断面図である（破線内）。理解を容易にするため、実施例１のフォトダイオードの素子構造も併せて示してある。
本発明のゲート端子部は、開口部１９を形成する際、ゲート線２０の上層にあるゲート絶縁膜３、第１保護膜７、第２保護膜１１、第３保護膜１４を同時に開口し、この開口（第１端子コンタクト２７）上に第１端子パッド２６を形成して設けられる。
第１端子パッド２６は、第１端子コンタクト２７を介してゲート線２０と接続し、ゲート線２０は、薄膜トランジスタのゲート電極２と接続している。よって、ゲートドライバ（図示せず）からの信号が上記ゲート端子部、ゲート線２０を介して薄膜トランジスタのゲート電極２に供給される。
次に、ゲート端子部の製造方法について説明する。図２５に示すように、実施例１と同様にして、基板１上にゲート線２０、ゲート絶縁膜３、第１保護膜７、第２保護膜１１、第３保護膜１４を順次形成する。ゲート線２０は、ゲート電極２と同時に形成される。
第３保護膜１４成膜後、開口部１９と第１端子コンタクト２７を同時に開口する。第１端子コンタクト２７はゲート線２０直上に位置し、ゲート線２０が露出するように、ゲート絶縁膜３から第３保護膜１４までを部分的に開口する。
第１端子コンタクト２７形成後、前述した後処理を実施する。
後処理を実施した後、第４保護膜１５を形成するが、第４保護膜１５は、第１端子コンタクト２７上には残さず、除去する。
第４保護膜１５を形成後、ゲート線２０を覆うように第１端子パッド２６を形成する。第１端子パッド２６はＩＴＯなどの透明導電膜や、Ａｌなどの金属材料を用い、ゲート線２０との接続抵抗が低くなるように形成する。
このように、開口部１９と第１端子コンタクト２７を同時に形成することで、端子部形成工程を１工程減らすことができる。
次に、信号端子部またはバイアス端子部の構造について説明する。図２６は本発明の信号端子部またはバイアス端子部の構造の断面図である（破線内）。理解を容易にするため、実施例１のフォトダイオードの素子構造も併せて示してある。
本発明の信号端子部、バイアス端子部は、開口部１９を形成する際、ゲート層変換部２８の上層にあるゲート絶縁膜３、第１保護膜７、第２保護膜１１、第３保護膜１４を同時に開口し、この開口（第２端子コンタクト３０）上に第２端子パッド２９を形成して設けられる。
第２端子パッド２９は、第２端子コンタクト３０を介してゲート層変換部２８と接続し、ゲート層変換部２８は、第４コンタクトホール３１を介して、バイアス線１２または信号線１３と接続している。よって、バイアス電圧が上記バイアス端子部、バイアス線１２を介してフォトダイオードの上部電極１０に供給され、また、フォトダイオートで生成された電荷が信号線１３、上記信号端子部を介して電荷検出回路（図示せず）に入力され、読み出される。
次に、信号端子部またはバイアス端子部の製造方法について説明する。図２６に示すように、実施例１と同様にして、基板１上にゲート層変換部２８、ゲート絶縁膜３、第１保護膜７、第２保護膜１１を順次形成する。ゲート層変換部２８は、ゲート電極２と同時に形成される。
第２保護膜１１形成後、ゲート層変換部２８と後に形成されるバイアス線１２または信号線１３とを接続するための第４コンタクトホール３１を第２、第３コンタクトホール１７、１８と同時に形成する。第４コンタクトホール３１はゲート層変換部２８直上のゲート絶縁膜３、第１保護膜７、第２保護膜１１の一部分に形成される。
この後、バイアス線１２および信号線１３形成し、さらに第３保護膜１４を形成する。第３保護膜１４成膜後、開口部１９と第２端子コンタクト３０を同時に開口する。第２端子コンタクト３０はゲート層変換部２８直上に位置し、ゲート層変換部２８が露出するように、ゲート絶縁膜３から第３保護膜１４までを部分的に開口する。
第２端子コンタクト３０形成後、前述した後処理を実施する。後処理を実施した後、第４保護膜１５を形成するが、第４保護膜１５は、第２端子コンタクト３０上には残さず、除去する。
第４保護膜１５を形成後、ゲート層変換部２８を覆うように第２端子パッド２９を形成する。第２端子パッド２９はＩＴＯなどの透明導電膜や、Ａｌなどの金属材料を用い、ゲート層変換部２８との接続抵抗が低くなるように形成する。
このように、開口部１９と第２端子コンタクト３０を同時に形成することで、端子部形成工程を１工程減らすことができる。
図２７は本発明の端子部構造の効果を説明するためのフォトダイオードアレイのバイアス端子部または信号端子部の断面図である。ここで、バイアス線１２または信号線１３はゲート線２０よりも上層に位置するため、バイアス線１２または信号線１３の直上の第３保護膜１４のみを開口した、図２７に示したような端子部構造とすると、深い開口部１９と浅い第２端子コンタクト３０を同時にエッチングすることになり、第２端子コンタクト３０直下のバイアス線１２または信号線１３の表面がエッチングによって荒らされ、第２端子パッドとの間で接続抵抗の悪化、さらにはバイアス線１２または信号線１３の金属消失などが起こりうる。したがって、図２６に示すように、ゲート層変換部２８を設けて、第４コンタクトホール３１を介してバイアス線１２または信号線１３と接続し、第２端子コンタクト３０を開口部１９と同程度の深さにすることで、工程管理を容易にし、端子部の高抵抗化による歩留まり悪化を抑制することができる。
１ 基板
２ ゲート電極
３ ゲート絶縁膜
４ 酸化物半導体層
４（ａ） (変質した)酸化物半導体層
５ ソース電極
６ ドレイン電極
７ 第１保護膜
８ 下部電極
９ 水素化アモルファスシリコン層
９（ａ） n+水素化アモルファスシリコン層
９（ｂ） イントリンジック水素化アモルファスシリコン層
９（ｃ） p+水素化アモルファスシリコン層
１０ 上部電極
１１ 第２保護膜
１２ バイアス線
１３ 信号線
１４ 第３保護膜
１５ 第４保護膜
１６ 第１コンタクトホール
１７ 第２コンタクトホール
１８ 第３コンタクトホール
１９ 開口部
２０ ゲート線
２１ ＴＦＴ
２２ フォトダイオード
２３ エッチストップ層
２４ 撮像装置
２５ フォトダイオードアレイ基板
２６ 第１端子パッド
２７ 第１端子コンタクト
２８ ゲート層変換部
２９ 第２端子パッド
３０ 第２端子コンタクト
３１ 第４コンタクトホール
３２ ソース領域
３３ ドレイン領域
３４ 活性領域（チャネル領域またはバックチャネル領域）
３５ 酸化物半導体薄膜
３５（ａ） 変質した酸化物半導体薄膜

Claims (18)

  1. 島状に形成された、インジウムとガリウムと亜鉛とスズのうち少なくとも一つ以上の元素と酸素が含まれる酸化物半導体層と、
    前記酸化物半導体層に接続された、金属層からなるソース電極およびドレイン電極と、
    前記酸化物半導体層の上層に形成された少なくとも１層以上の絶縁性の第１保護膜と
    を有する薄膜トランジスタと、
    前記薄膜トランジスタの前記酸化物半導体層よりも上層に設けられ、水素化アモルファスシリコン層を有するフォトダイオードと、
    前記薄膜トランジスタにおける少なくとも前記酸化物半導体層、および前記フォトダイオードの上層に形成された少なくとも１層以上の絶縁性の第２保護膜と、
    前記第１保護膜および前記第２保護膜に設けられ、前記酸化物半導体層のチャネルまたはバックチャネル領域を包含する位置および大きさの開口部と
    を有しており、
    前記薄膜トランジスタにおける前記ソース電極および前記ドレイン電極の間の領域であって、かつ前記開口部の直上に位置する領域には電極もしくは配線を有しない
    ことを特徴とする半導体素子。
  2. 前記水素化アモルファスシリコン層の膜厚が０．５μｍ以上であることを特徴とする請求項１に記載の半導体素子。
  3. 前記薄膜トランジスタは、
    前記酸化物半導体層のチャネルまたはバックチャネル領域直上に直接配置された、前記ソース電極および前記ドレイン電極のエッチングから前記酸化物半導体層を保護する作用を有するエッチストップ層を有し、
    前記ソース電極および前記ドレイン電極は、前記エッチストップ層と前記酸化物半導体層とにそれぞれ接触して重なるように形成されていることを特徴とする請求項１に記載の半導体素子。
  4. 島状に形成された、インジウムとガリウムと亜鉛とスズのうち少なくとも一つ以上の元素と酸素が含まれる酸化物半導体層と、
    前記酸化物半導体層と同層かつ同じ組成の膜で構成されたソース領域およびドレイン領域と、
    前記酸化物半導体層の上層に形成された少なくとも１層以上の絶縁性の第１保護膜と、
    を有する薄膜トランジスタと、
    前記薄膜トランジスタの前記酸化物半導体層よりも上層に設けられ、水素化アモルファスシリコン層を有するフォトダイオードと、
    前記薄膜トランジスタにおける少なくとも前記酸化物半導体層、および前記フォトダイオードの上層に形成された少なくとも１層以上の絶縁性の第２保護膜と、
    前記第１保護膜および前記第２保護膜に設けられ、前記酸化物半導体層のチャネルまたはバックチャネル領域を包含する位置および大きさの開口部と
    を有しており、
    前記薄膜トランジスタにおける前記ソース領域および前記ドレイン領域の間の領域であって、かつ前記開口部の直上に位置する領域には電極もしくは配線を有さず、
    前記ソース領域および前記ドレイン領域は前記チャネルまたはバックチャネル領域に比べて比抵抗が低く、
    前記フォトダイオードは、
    前記水素化アモルファスシリコン層の内、ｎ型水素化アモルファスシリコン層が前記酸化物半導体層の前記ソース領域と接触していることを特徴とする半導体素子。
  5. 前記開口部は、前記第１保護膜のうち最下層の保護膜が膜厚方向の途中まで開口され、前記酸化物半導体層が露出しないことを特徴とする請求項１または４に記載の半導体素子。
  6. 前記開口部において、前記酸化物半導体層のチャネルまたはバックチャネル領域が露出することを特徴とする請求項１または４に記載の半導体素子。
  7. 前記開口部は、前記第１保護膜のうち最下層の保護膜が膜厚方向の途中まで開口され、前記エッチストップ層が露出しないことを特徴とする請求項３に記載の半導体素子。
  8. 前記開口部において、前記エッチストップ層が露出することを特徴とする請求項３に記載の半導体素子。
  9. 前記薄膜トランジスタにおける前記ソース電極および前記ドレイン電極は前記第２保護膜よりも上層に配置され、かつ前記ソース電極および前記ドレイン電極が前記開口部を介して前記酸化物半導体層と接続することを特徴とする請求項１または３に記載の半導体素子。
  10. 前記ソース電極および前記ドレイン電極が前記酸化物半導体層よりも下層に設けられていることを特徴とする請求項１または３に記載の半導体素子。
  11. 酸化物半導体層を有する薄膜トランジスタと、
    前記酸化物半導体層よりも上層に設けられ、水素化アモルファスシリコン層を有するフォトダイオードと
    を有する半導体素子の製造方法であって、
    基板上にインジウムとガリウムと亜鉛とスズのうち少なくとも一つ以上の元素と酸素が含まれる前記酸化物半導体層を島状に形成する第１工程と、
    前記酸化物半導体層の全体を被覆する第１の保護膜を成膜する第２工程と、
    前記酸化物半導体のチャネル領域またはバックチャネル領域を包含する位置および大きさの開口部を前記第１の保護膜に形成する第３工程と、
    前記酸化物半導体層の酸素密度あるいは電子密度を変える気体を含む雰囲気下で放置、加熱またはプラズマ処理を行う第４工程と、
    第２の保護膜を形成し、前記開口部を塞ぐ第５工程と
    を含むことを特徴とする半導体素子の製造方法。
  12. 前記第４工程において、前記気体が、酸素を有し前記酸化物半導体層に対して酸素を供与する、もしくは前記酸化物半導体層中の電子密度を減少させる性質を示す酸化性気体であることを特徴とする請求項１１に記載の半導体素子の製造方法。
  13. 前記第４工程において、前記気体が、前記酸化物半導体層から酸素を脱離する、もしくは前記酸化物半導体層中の電子密度を増大させる性質を示す還元性気体であることを特徴とする請求項１１に記載の半導体素子の製造方法。
  14. 酸化物半導体層を有する薄膜トランジスタと、
    前記酸化物半導体層よりも上層に設けられ、水素化アモルファスシリコン層を有するフォトダイオードと
    を有する半導体素子の製造方法であって、
    基板上にインジウムとガリウムと亜鉛とスズのうち少なくとも一つ以上の元素と酸素が含まれる前記酸化物半導体層を島状に形成する第１工程と、
    前記酸化物半導体層の全体を被覆する第１の保護膜を成膜する第２工程と、
    前記酸化物半導体のチャネル領域またはバックチャネル領域を包含する位置および大きさの開口部を前記第１の保護膜に形成する第３工程と、
    大気下もしくは減圧下で放置または加熱処理を行う第４工程と、
    第２の保護膜を形成し、前記開口部を塞ぐ第５工程と
    を含むことを特徴とする半導体素子の製造方法。
  15. 前記第２工程と前記第３工程の間に前記水素化アモルファスシリコン層を有するフォトダイオードを形成する工程を有することを特徴とする請求項１１または１４に記載の半導体素子の製造方法。
  16. 前記第３工程において、前記開口部と同時に配線端子部のコンタクトホールを形成することを特徴とする請求項１１または１４に記載の半導体素子の製造方法。
  17. 請求項１乃至１０のいずれか一に記載の半導体素子を、縦横方向各々に複数個並べてマトリクス状に配置したフォトダイオードアレイ。
  18. 請求項１７に記載のフォトダイオードアレイを搭載した撮像装置。
JP2015244543A 2015-04-28 2015-12-15 半導体素子、半導体素子の製造方法、フォトダイオードアレイおよび撮像装置 Active JP6704599B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/139,487 US9941324B2 (en) 2015-04-28 2016-04-27 Semiconductor device, method of manufacturing semiconductor device, photodiode array, and imaging apparatus
CN201610279848.1A CN106098713B (zh) 2015-04-28 2016-04-28 半导体器件、制造半导体器件的方法、光电二极管阵列以及成像设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015092286 2015-04-28
JP2015092286 2015-04-28

Publications (2)

Publication Number Publication Date
JP2016213432A JP2016213432A (ja) 2016-12-15
JP6704599B2 true JP6704599B2 (ja) 2020-06-03

Family

ID=57552069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015244543A Active JP6704599B2 (ja) 2015-04-28 2015-12-15 半導体素子、半導体素子の製造方法、フォトダイオードアレイおよび撮像装置

Country Status (2)

Country Link
JP (1) JP6704599B2 (ja)
CN (1) CN106098713B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941082B (zh) * 2017-03-21 2020-02-28 京东方科技集团股份有限公司 氧化物半导体及氧化物薄膜晶体管制备方法和显示面板
JP2019110159A (ja) * 2017-12-15 2019-07-04 シャープ株式会社 アクティブマトリクス基板、及びそれを備えたｘ線撮像パネル
JP7237859B2 (ja) * 2018-01-19 2023-03-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN108615826B (zh) 2018-05-04 2019-10-25 京东方科技集团股份有限公司 一种有机发光二极管显示基板及其制作方法、显示装置
KR102502646B1 (ko) * 2018-06-27 2023-02-24 삼성디스플레이 주식회사 표시패널 및 그 제조방법
CN108735769A (zh) * 2018-08-25 2018-11-02 Oppo广东移动通信有限公司 显示屏组件及电子装置
CN110047859A (zh) * 2019-04-24 2019-07-23 北京京东方传感技术有限公司 传感器及其制备方法
US11322542B2 (en) * 2020-03-27 2022-05-03 Harvatek Corporation Light-emitting diode (LED) assembly and method of manufacturing an LED cell of the same
CN112736104B (zh) * 2020-12-28 2023-08-11 上海奕瑞光电子科技股份有限公司 平板探测器的制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777685B2 (en) * 2002-04-03 2004-08-17 General Electric Company Imaging array and methods for fabricating same
US6809008B1 (en) * 2003-08-28 2004-10-26 Motorola, Inc. Integrated photosensor for CMOS imagers
JP2010087332A (ja) * 2008-10-01 2010-04-15 Seiko Epson Corp 光電変換素子、光電変換装置、及びイメージセンサ
US20110027950A1 (en) * 2009-07-28 2011-02-03 Jones Robert E Method for forming a semiconductor device having a photodetector
JP5403464B2 (ja) * 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
WO2011043164A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101084265B1 (ko) * 2009-12-18 2011-11-17 삼성모바일디스플레이주식회사 엑스레이 검출기
WO2011099343A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
CN102884632B (zh) * 2010-06-02 2013-12-04 夏普株式会社 接触结构、基板、显示装置及接触结构和基板的制造方法
JP5709709B2 (ja) * 2011-05-31 2015-04-30 キヤノン株式会社 検出装置の製造方法、その検出装置及び検出システム
JP5978625B2 (ja) * 2011-06-07 2016-08-24 ソニー株式会社 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
JP6099035B2 (ja) * 2012-10-12 2017-03-22 Ｎｌｔテクノロジー株式会社 光電変換装置及びその製造方法並びにｘ線画像検出装置
CN103013370B (zh) * 2012-12-14 2014-12-10 京东方科技集团股份有限公司 一种各向异性导电胶膜及电子装置
TWI538177B (zh) * 2014-04-15 2016-06-11 友達光電股份有限公司 光感應裝置及其製作方法
TWI595669B (zh) * 2014-05-19 2017-08-11 群創光電股份有限公司 半導體結構、顯示面板及其控制方法
US9881954B2 (en) * 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device

Also Published As

Publication number Publication date
CN106098713A (zh) 2016-11-09
JP2016213432A (ja) 2016-12-15
CN106098713B (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
JP6704599B2 (ja) 半導体素子、半導体素子の製造方法、フォトダイオードアレイおよび撮像装置
US9941324B2 (en) Semiconductor device, method of manufacturing semiconductor device, photodiode array, and imaging apparatus
JP6384822B2 (ja) イメージセンサ及びその製造方法
US8507963B2 (en) Photoelectric conversion device and its manufacturing method
WO2016076168A1 (ja) 半導体装置およびその製造方法
WO2015141777A1 (ja) 光検出装置
CN111430386B (zh) 光电探测器、显示基板及光电探测器的制作方法
JP2010135462A (ja) 薄膜トランジスタ、表示装置および薄膜トランジスタの製造方法
TWI505476B (zh) 薄膜電晶體結構
WO2016195000A1 (ja) フォトセンサ基板
JP6814429B2 (ja) 光センサ素子及び光電変換装置
WO2016163347A1 (ja) フォトセンサ基板
TW201310646A (zh) 半導體裝置及其製造方法
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
WO2016195001A1 (ja) アクティブマトリクス基板
JP2019169670A (ja) アクティブマトリクス基板、及びそれを備えたｘ線撮像パネル
US10431610B2 (en) X-ray detecting panel and manufacturing method thereof
JP6448784B2 (ja) アクティブマトリクス基板
WO2013105473A1 (ja) 半導体装置、表示装置および半導体装置の製造方法
WO2016021472A1 (ja) 撮像パネルの製造方法、撮像パネル、及びｘ線撮像装置
KR20160114767A (ko) 이미지센서 및 이의 제조방법
WO2016167179A1 (ja) 撮像パネル、及びそれを備えたｘ線撮像装置
CN109950355B (zh) 平板探测器及其制作方法
WO2015163288A1 (ja) 光検出装置
KR102195521B1 (ko) 엑스레이 검출기의 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20191108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200417

R150 Certificate of patent or registration of utility model

Ref document number: 6704599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250