CN102884632B - 接触结构、基板、显示装置及接触结构和基板的制造方法 - Google Patents

接触结构、基板、显示装置及接触结构和基板的制造方法 Download PDF

Info

Publication number
CN102884632B
CN102884632B CN2011800227185A CN201180022718A CN102884632B CN 102884632 B CN102884632 B CN 102884632B CN 2011800227185 A CN2011800227185 A CN 2011800227185A CN 201180022718 A CN201180022718 A CN 201180022718A CN 102884632 B CN102884632 B CN 102884632B
Authority
CN
China
Prior art keywords
electrode
terminal
line
semiconductor
diaphragm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011800227185A
Other languages
English (en)
Other versions
CN102884632A (zh
Inventor
中泽淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102884632A publication Critical patent/CN102884632A/zh
Application granted granted Critical
Publication of CN102884632B publication Critical patent/CN102884632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

本发明提供一种在基板（3）上设置的TFT（17）。TFT（17）具备栅极电极（31）、栅极绝缘膜（32）、半导体（33）、源极电极（34）、漏极电极（35）和保护膜（36）。半导体（33）包含金属氧化物半导体，具有与源极电极（34）连接的源极部（33a）、与漏极电极（35）连接的漏极部（33b）、从源极电极（34）和漏极电极（35）露出的沟道部（33c）。在源极部（33a）和漏极部（33b）分别形成有电阻相对较小的导电层（37）。沟道部（33c）中导电层（37）被除去。

Description

接触结构、基板、显示装置及接触结构和基板的制造方法
技术领域
本发明涉及液晶显示器等显示装置，特别涉及其基板中的使用金属氧化物半导体的薄膜晶体管和接触结构等。 
背景技术
使用金属氧化物半导体的薄膜晶体管（TFT）中，为了确保沟道部的可靠性，一般在半导体层上形成绝缘性的保护层（蚀刻阻挡层）。在此情况下，在该保护层形成2个连接用的孔（接触孔），通过这些接触孔进行源极电极及漏极电极与半导体层的连接。 
但是，在采用该结构的情况下，需要以规定的余隙（clearance：余地）高精度地形成2个接触孔，所以存在难以实现高精度的小型晶体管的问题。此外，还存在采用微细的接触孔时难以确保稳定的连接状态的问题。还存在如下问题：在金属氧化物半导体与电极的接合部位，金属氧化物半导体中含有的氧转移到电极一侧时，会在电极的表面形成氧化物，这会成为电障壁（阻止电子移动的部位），不能够确保适当的欧姆接触。 
对此，公开了一种TFT，其中，用金属氧化物半导体形成沟道部和源极部、漏极部、像素电极，使该金属氧化物半导体膜中的包括接触孔的一部分区域低电阻化（专利文献1）。其中，还公开了底栅结构的TFT的应用例和将InGaZnO4用于金属氧化物半导体的内容。 
还公开了如下内容：在金属氧化物半导体膜中，膜中的氧空穴作为电子施主发挥作用；当使氧脱离时残留在氧空穴中的电子作为半导体的载流子发挥作用；以及通过实施等离子体处理等能够降低金属氧化物半导体的导电率等。 
而且，在该TFT中，在形成最上层的保护绝缘膜之后，通过在该保护绝缘膜形成的开口部，将这些沟道部等的一部分暴露在还原性等离子体等中，由此在沟道部等形成低电阻的区域。 
此外，还公开了如下内容：为了在源极信号线与金属氧化物半导体之间形成良好的欧姆接触，将金属氧化物半导体膜图案形成为所希望的岛形状后，实施氢等离子处理，之后，在金属氧化物半导体膜上形成源极金属膜，进行图案形成而形成源极信号线。 
其中，氢等离子处理和源极金属膜的成膜以不暴露于大气的方式连续进行，之后，在源极信号线和金属氧化物半导体膜上形成保护绝缘膜。上述等离子体处理在这一连串的处理后进行。 
专利文献1：日本特开2008-40343号公报 
发明内容
在如专利文献1的TFT那样，通过开口仅使金属氧化物半导体膜的一部分低电阻化的情况下，不仅露出于开口的部分，其周边部也会被低电阻化。因此，例如在使源极部和漏极部低电阻化的情况下，低电阻区域会意外地形成于其间的沟道部，可能导致晶体管特性的不稳定。 
此外，在对金属氧化物半导体膜进行图案形成后实施氢等离子体处理时，金属氧化物半导体膜的整个表面低电阻化。与沟道部的表面相当的部分的表面也低电阻化，因此可能妨碍晶体管特性。 
于是，本发明的目的在于提供一种电特性和可靠性优良的薄膜晶体管等。 
为了达到上述目的，本发明中，在有效地利用金属氧化物半导体的特性的同时对薄膜晶体管和接触结构进行了改进。 
本发明的一个方面是在基板上设置的薄膜晶体管（TFT）。该TFT具备：栅极电极；栅极绝缘膜，其覆盖上述栅极电极；半导体，其与上述栅极电极隔着上述栅极绝缘膜相对配置；经上述半导体被连接的源极电极和漏极电极；和保护膜，其覆盖上述半导体、上述源极电极和上述漏极电极。 
上述半导体包含金属氧化物半导体，上述半导体具有：源极部，其上表面与上述源极电极相接；漏极部，其在与上述源极电极分开的上表面与上述漏极电极相接；和沟道部，其上表面在上述源极部与上述漏极部之间从上述源极部和上述漏极部露出。而且，在上述源极部 和上述漏极部的各自的上表面部分，形成有电阻相对较小的导电层，上述沟道部的上表面部分的上述导电层被除去。 
根据这样的TFT，因为在半导体中与源极电极相接的部分和与漏极电极相接的部分形成有导电层，所以能够在源极电极等与半导体之间得到良好的密合性，详情在后文中叙述。因此，能够在源极电极等与半导体之间确保稳定的导通性，能够提高电特性。 
进而，因为针对沟道部的上表面部分除去了导电层，所以能够发挥金属氧化物半导体本来的特性，能够提高晶体管特性的可靠性。 
本发明的另一个方面是在基板上设置的接触结构（第一接触结构）。该接触结构包括：栅极线；栅极绝缘膜，其覆盖上述栅极线；第一端子，其位于上述栅极线的附近，设置在上述栅极绝缘膜之上；与上述第一端子连接的第一电极；保护膜，其覆盖上述第一端子和上述第一电极；和第二电极，其设置在上述保护膜之上，使用上述第一端子与上述第一电极连接。 
上述第一端子包含金属氧化物半导体，上述第一端子具有：第一连接部，其上表面与上述第一电极连接；覆盖部，其在与上述第一电极分开的上表面与上述保护膜相接；和第一露出部，其上表面在上述第一连接部与上述覆盖部之间从上述第一电极和上述保护膜露出。而且，在上述第一连接部和上述第一露出部的各自的上表面部分，形成有电阻相对较小的导电层，上述第二电极与上述第一露出部的上表面相接。 
本来，常态的金属氧化物半导体得不到导通性，因此第一端子不能起到端子的作用。对此，在该接触结构的情况下，在第一端子形成有具有导通性的导电层，因此能够通过（经由）导电层将不同的电极电连接，能够起到端子的作用。 
进而，该第一端子也起到蚀刻阻挡层的作用。在该接触结构中，例如，为了使保护膜上的第二电极与其下侧的第一电极连接，进行蚀刻保护膜使第一露出部从保护膜露出的处理。此时，存在如下问题：栅极绝缘膜也可能被蚀刻，位于其下侧的栅极线可能露出。如果栅极线露出，则连接第一电极与第二电极时，栅极线可能也被连接。对此，在该接触结构的情况下，因为在栅极绝缘膜之上设置有第一端子，所 以能够使蚀刻的作用不会到达栅极绝缘膜，能够阻止栅极线与第一电极等连接。 
通过使用第一端子，能够将第一电极和第二电极分别在面进行连接，因此能够稳定地连接，能够提高电特性。此外，第一端子是与上述半导体相同的结构，因此能够与薄膜晶体管的半导体一并形成。从而，能够实现材料和工序的削减，生产率优良。 
本发明的又一个方面是设置在基板上的接触结构（第二接触结构）。该接触结构包括：辅助栅极电极；栅极绝缘膜，其覆盖上述辅助栅极电极；在上述栅极绝缘膜之上设置的第二端子；与上述第二端子连接的第三电极；保护膜，其覆盖上述第二端子和上述第三电极；和连接电极，其设置在上述保护膜之上，使用上述第二端子与上述第三电极连接。 
上述第二端子包含金属氧化物半导体，在上述金属氧化物半导体的上表面部分形成有电阻相对较小的导电层，上述第二端子具有：第三连接部，其上表面与上述第三电极连接，被上述保护膜覆盖；和第二露出部，其上表面露出或被上述第三电极覆盖，从上述保护膜露出。而且，在上述第二露出部的附近，形成有上述辅助栅极电极的上表面从上述栅极绝缘膜露出的电极露出部，上述连接电极与上述电极露出部的上表面以及上述第二露出部的上表面相接。 
根据这样的接触结构，与上述第一接触结构同样，由于在包含金属氧化物半导体的第二端子形成有导电层，因此能够起到端子的作用，且能够通过面接触稳定地连接。此外，能够与薄膜晶体管的半导体一并形成，也能够起到保护栅极绝缘膜的蚀刻阻挡层的作用。 
进而，在该接触结构的情况下，因为是将位于栅极绝缘膜之下的辅助栅极电极与位于其上的第三电极连接的结构，所以能够利用蚀刻的作用在第二露出部露出的同时也使电极露出部露出，生产率优良。 
本发明的又一个方面是有源矩阵驱动方式的基板。该基板具备：平行延伸的多个源极线；与上述源极线正交地平行延伸的多个栅极线；在由上述源极线和上述栅极线划分的格子状的各个区域配置的多个像素电极；和与各个上述像素电极对应地设置的多个TFT。 
而且，在上述TFT使用之前叙述的TFT，上述栅极电极与上述栅 极线连接，上述源极电极与上述源极线连接，上述漏极电极与上述像素电极连接。 
根据该基板，因为使用上述TFT，所以能够发挥可靠性优良的晶体管特性，能够稳定地进行图像显示。 
特别是，优选在上述漏极电极与上述像素电极的连接部分，使用上述第一接触结构，上述第一电极作为上述漏极电极，上述第二电极作为上述像素电极。 
这样，能够将漏极电极与像素电极之间稳定地连接。 
更加优选如下方式：基板还包括：与上述栅极线平行地延伸的多个辅助电容线；与上述源极线平行地延伸、且与各个上述辅助电容线连接的共用线；和与各个上述漏极电极和各个上述辅助电容线连接的多个电容器，在上述辅助电容线与上述共用线的连接部分，使用第二接触结构，上述辅助栅极电极作为上述辅助电容线，上述第三电极作为上述共用线。 
这样，在辅助栅极电极与共用线之间也能够稳定地连接。 
在该情况下，优选上述半导体、上述第一端子和上述第二端子的各自的上述金属氧化物半导体使用相同的材料。 
这样，能够一次全部形成半导体、第一端子和第二端子，因此生产率优良。 
也可以采用如下方式：上述第一端子和上述第二端子中的至少一个端子的上述金属氧化物半导体，包括厚度不同的部位。 
例如，通过有意使第一端子和第二端子的蚀刻阻挡层的部分等金属氧化物半导体的厚度不同，能够更有效地发挥各部件的功能。 
具体而言，上述金属氧化物半导体只要含有In、Ga和Zn中的至少1种即可。 
进而，优选上述像素电极和上述连接电极使用相同的材料。 
这样，也能够一次全部形成像素电极和连接电极，生产率更加优良。 
如果是具备这样的基板的显示装置，则因为TFT等电特性优良，所以可靠性提高。 
上述TFT，能够通过包括以下工序的制造方法制造：通过暴露在 含有氟、氢和硼中的至少1种元素的等离子体中，在上述半导体的上表面部分形成上述导电层的导电层形成工序；和从上述半导体除去上述沟道部的上述导电层的导电层除去工序。 
通过暴露在含有氟等元素的等离子体中，能够将半导体的上表面部分改性，能够形成导电层。通过该导电层，能够使源极部、漏极部与源极电极、漏极电极紧贴。而且，通过从该半导体的沟道部除去导电层，能够使沟道部恢复金属氧化物半导体本来的状态，能够发挥良好的晶体管特性。 
上述第一接触结构，能够通过包括以下工序的制造方法制造：通过暴露在含有氟、氢和硼中的至少1种元素的等离子体中，在上述第一端子的上表面部分形成上述导电层的导电层形成工序；以规定的图案形成上述第一电极的第一电极形成工序；以覆盖上述第一端子和上述第一电极的方式形成上述保护膜的保护膜形成工序；通过使用含氟气体对上述保护膜进行蚀刻，使上述第一露出部的上表面露出的接触孔形成工序；和以与上述第一露出部的上表面相接的方式以规定的图案形成上述第二电极的第二电极形成工序。 
根据该制造方法，例如在第一端子形成导电层之后，对第一电极进行图案形成。接着，以覆盖它们的方式形成保护膜。而且，对该保护膜使用氟类的气体进行蚀刻，形成接触孔使第一端子的第一露出部露出。此时，氟类气体不仅对保护膜，也对栅极绝缘膜作用，但是因为在栅极绝缘膜之上设置有第一端子，所以能够保护其下的栅极绝缘膜。 
此外，金属氧化物半导体被氟类气体改性而低电阻化，因此能够在第一端子的露出面新形成导电层或者使导电层强化。 
上述第二接触结构，能够通过包括以下工序的制造方法制造：通过暴露在含有氟、氢和硼中的至少1种元素的等离子体中，在上述第二端子的上表面部分形成上述导电层的导电层形成工序；以规定的图案形成上述第三电极的第三电极形成工序；以覆盖上述第二端子和上述第三电极的方式形成上述保护膜的保护膜形成工序；通过使用含氟气体对上述保护膜进行蚀刻，使上述第二露出部和上述电极露出部的各自的上表面露出的接触孔形成工序；和以与上述第二露出部和上述 电极露出部的各自的上表面相接的方式以规定的图案形成上述连接电极的连接电极形成工序。 
根据该制造方法，在保护膜形成接触孔时，不仅使第二露出部露出，也能够同时使电极露出部露出。从而，实现了工时的削减，因此生产率优良。 
上述基板，例如能够用包括以下工序的制造方法制造。 
通过在基板上使规定的导电性材料成膜并进行图案形成，形成上述栅极线、上述栅极电极和上述辅助电容线（栅极线等形成工序）。通过使规定的绝缘性材料成膜，以覆盖上述栅极线、上述栅极电极和上述辅助电容线的方式形成上述栅极绝缘膜（栅极绝缘膜形成工序）。在上述栅极绝缘膜之上，形成上述半导体、上述第一端子和上述第二端子（半导体等形成工序）。在上述半导体等形成工序之后，通过使规定的导电性材料成膜并进行图案形成，形成上述源极线、上述源极电极、上述漏极电极和上述共用线（源极线等形成工序）。在源极线等形成工序之后，从上述半导体除去上述沟道部的上述导电层（导电层除去工序）。通过使规定的绝缘性材料成膜，以覆盖上述源极线、上述源极电极、上述漏极电极和上述共用线的方式形成上述保护膜（保护膜形成工序）。 
而且，上述半导体等形成工序，包括：使金属氧化物半导体膜成膜并进行图案形成的半导体图案形成工序；和在上述半导体图案形成工序之前或之后进行的、将上述金属氧化物半导体的上表面暴露在含有氟、氢和硼中的至少1种元素的等离子体中的导电层形成工序。 
经过这一连串的工序，能够同时一并形成上述TFT和第一端子、第二端子。 
进而，通过在这些工序中还包括如下所述的工序，能够同时一并形成像素电极和连接电极。 
通过使用含氟气体对上述保护膜进行蚀刻，使上述第一露出部、上述第二露出部和上述电极露出部的各自的上表面露出（接触孔形成工序）。在上述接触孔形成工序之后，通过使规定的导电性材料成膜并进行图案形成，形成上述像素电极和上述连接电极（像素电极等形成工序）。 
在这些制造方法中，特别优选如下方式：上述导电层形成工序的上述等离子体所含有的元素中使用氟和硼中的至少1种。 
这样，能够形成稳定的导电层，能够抑制因退火处理等而使导电层的电阻值恢复，详情在后文中叙述。 
发明的效果 
如以上所说明的那样，根据本发明，能够不损害生产率，形成电特性和可靠性优良的TFT等。 
附图说明
图1是表示第一实施方式的液晶显示器的概要立体图。 
图2是表示TFT基板的主要部位的概要的放大平面图。 
图3是图2的箭头A的范围中的概要截面图。 
图4是表示半导体的主要部位的截面的照片。（a）表示没有实施等离子体处理的情况，（b）表示实施了等离子体处理的情况。 
图5是图2的箭头B的范围中的概要截面图。 
图6是图2的箭头C的范围中的概要截面图。 
图7是表示TFT基板的制造工序的流程图。 
图8是表示半导体等形成工序的流程图。 
图9（a）～（i）是表示TFT的形成过程的概要截面图。 
图10（a）～（h）是表示第一接触结构的形成过程的概要截面图。 
图11（a）～（j）是表示第二接触结构的形成过程的概要截面图。 
图12是表示TFT基板的形成过程的概要平面图。 
图13是表示TFT基板的形成过程的概要平面图。 
图14是表示因退火等处理而导致电阻值变化的概要图。 
图15是表示TFT基板的形成过程的概要平面图。 
图16是第二实施方式中相当于图3的图。 
图17是第二实施方式中相当于图5的图 
图18是第二实施方式中相当于图6的图。 
图19（a）～（h）是表示第二实施方式中的TFT的形成过程的概要截面图。 
图20（a）～（f）是表示第二实施方式中的第一接触结构的形成 过程的概要截面图。 
图21（a）～（h）是表示第二实施方式中的第二接触结构的形成过程的概要截面图。 
具体实施方式
以下基于附图详细说明本发明的实施方式。但是，以下的说明本质上只是举例说明，并不限定本发明、应用本发明的方式或其用途。 
－第一实施方式－ 
＜显示装置＞ 
图1表示应用了本发明的本实施方式中的液晶显示器（显示装置）的面板1。该液晶显示器是能够显示活动图像的彩色显示器，在面板1的显示区域1a，多个像素呈矩阵状地排列。其中，不限于液晶显示器，也能够应用于有机EL显示器。 
面板1通过使一对基板2、3贴合而形成，在这些基板2、3之间封入有液晶层（未图示）。一个基板2是以规定的排列设置有红、绿、蓝各色的彩色滤光片的CF基板，另一个基板3是有源矩阵驱动方式的TFT基板。在TFT基板3，通过在基底基板10上叠层以规定图案形成的导电性材料或绝缘性材料的膜而设置有薄膜晶体管（TFT17）和接触结构19、20（参照图3、图5、图6）。 
＜TFT基板＞ 
图2表示TFT基板3的主要部位（显示区域1a的左端部分）的放大图。该图中，双点划线的右侧是显示区域1a。在显示区域1a中，以矩阵状形成有源极线11和栅极线12，在由它们划分成格子状的各区域（透明部13），与各像素1b对应地配置有1个矩形的像素电极14。在本实施方式的像素电极14，使用ITO作为透明且导电性优良的材料。此外，基底基板10是包含玻璃或树脂等的绝缘性的基板。在本实施方式中，使用玻璃基板。 
具体而言，在左右方向（行方向）平行延伸的是栅极线12，与栅极线12正交地在上下方向（列方向）平行延伸的是源极线11。而且，在相邻的2个栅极线12、12之间，配置有与栅极线12平行地延伸的辅助电容线15。此外，在显示区域1a的外侧，配置有与源极线11平 行地延伸的共用线16。各辅助电容线15的一端与该共用线16连接。 
在各透明部13的、栅极线12与源极线11的交叉部位（该图中的左下侧）附近，与各像素电极14对应地设置有TFT17。位于各透明部13的中央部分、且以与横穿透明部13的辅助电容线15上下重合的方式设置的是电容器18，各电容器18与辅助电容线15连接。像素电极14和电容器18各自经TFT17与源极线11连接。 
本实施方式中，如后所述，对于TFT17、像素电极14与TFT17的连接部分（第一接触结构19）、以及共用线16与辅助电容线15的连接部分（第二接触结构20）实施用于提高电特性的改进。 
＜TFT＞ 
如图3详细所示，本实施方式的TFT17，是逆向叠加（inverted stagger）（底栅）结构的TFT17，设置在基底基板10上。在TFT17，具备栅极电极31和栅极绝缘膜32、半导体33、源极电极34、漏极电极35、保护膜36等。 
栅极电极31与栅极线12一体地形成，从栅极线12的与源极线11的交叉部位附近的部分向透明部13突出。栅极电极31等例如使用导电性优良的材料，例如Ti（钛）或Al（铝）等金属或氧化物、它们的叠层体等。本实施方式中，使用在Ti之间夹着Al的3层结构的叠层体（Ti/Al/Ti）。其中，辅助电容线15也是与栅极电极31等相同的材料。通过图案形成，它们连续地一体地形成。 
栅极绝缘膜32为了使配置于该栅极绝缘膜32之上的源极电极34等与配置于该栅极绝缘膜32之下的栅极电极31等绝缘而设置，栅极电极31等被栅极绝缘膜32覆盖。栅极绝缘膜32的材料，优选不仅绝缘性高（包括阶梯覆盖（step coverage）优良），而且介电常数较高，漏电流低。例如，能够使用硅氧化膜、硅氮化膜、氧化铝（Al2O3）、或它们的叠层膜等。本实施方式中使用硅氧化膜。栅极绝缘膜32的厚度为250nm左右。 
半导体33与栅极电极31隔着栅极绝缘膜32相对地配置。在该半导体33使用金属氧化物半导体。具体而言，使用含有In（铟）、Ga（镓）和Zn（锌）的非晶质的金属氧化物半导体（In-Ga-Zn-O类，也称为IGZO）。但是，不限于IGZO，也能够使用ZnO或Zn-Sn-O、SrTiO3、 In2O3、CuAlO2等金属氧化物半导体。在半导体33的上表面部分，通过改性形成有导电层37（之后另外叙述）。源极电极34与漏极电极35通过该半导体33被连接。 
源极电极34，与源极线11一体地形成，从源极线11的与栅极线12的交叉部位附近的部分向透明部13突出。源极电极34的突出的端部部分与半导体33的上表面连接。 
漏极电极35配置成，在一个端部与离开源极电极34的半导体33的上表面连接的状态下，夹着半导体33向源极电极34的相反侧延伸。伸出部35a从漏极电极35的侧缘向透明部13的中央部分延伸，漏极电极35与电容器18通过该伸出部35a连接。漏极电极35的另一个端部利用第一端子42与像素电极14连接。 
与半导体33连接的源极电极34的端部的前端与漏极电极35的端部的前端，离开规定距离地相对。因此，在半导体33，存在上表面与源极电极34连接的部分、与漏极电极35连接的部分和半导体33的上表面在它们之间露出的部分。为了便于说明，将它们依次称为源极部33a、漏极部33b、沟道部33c。 
源极电极34、源极线11和漏极电极35是相同的材料，与栅极电极31等同样地使用导电性优良的材料。本实施方式中，使用在Ti层38上叠层有Al层39的2层结构的叠层体（Al/Ti）。因此，下层的Ti层38与半导体33连接。通过图案形成，它们被连续地一体地形成。 
保护膜36（钝化膜）是为了保护半导体33、源极电极34和漏极电极35而设置的，该半导体33等被保护膜36覆盖。TFT17中，源极电极34、漏极电极35和半导体33的沟道部33c各自的上表面与保护膜36相接。保护膜36的材料，与栅极绝缘膜32的材料相同，只要绝缘性优良即可。本实施方式中使用厚度为250nm左右的硅氧化膜。其中，在保护膜36的上侧形成有像素电极14。 
（导电层） 
在半导体33中的、源极部33a和漏极部33b的上表面部分，有意形成有与其他部分相比电阻小的导电层37。导电层37是为了提高与源极电极34等的紧贴性而形成的，通过将半导体33的上表面暴露在含有氟、氢或硼的等离子体中而形成（详细情况在后文中叙述）。 
图4表示对半导体33的上表面实施等离子体处理后的情况和不实施等离子体处理的情况下的截面结构。图4（a）是没有实施等离子体处理的情况，图4（b）是实施了等离子体处理的情况。由这些图可知，在没有实施等离子体处理的情况下，确认到漏极电极35从半导体33的上表面浮起，与此相对，在实施了等离子体处理的情况下，确认到半导体33与漏极电极35一体化。 
因此，通过将半导体33的表面改性而形成导电层37，能够提高源极电极34以及漏极电极35与半导体33的紧贴性，能够在两者之间得到稳定的电特性。此外，导电层37的形成也具有能够在与源极电极34等之间确保良好的欧姆接触的优点。 
对于沟道部33c的上表面部分，通过除去导电层37而形成有上表面凹陷的除去部40。如果在沟道部33c存在导电层37，则存在源极电极34与漏极电极35导通，TFT17的导通断开控制不能够正常地工作的问题。对此，通过除去沟道部33c的导电层37，能够适当地发挥金属氧化物半导体本来的功能，能够使TFT17的导通断开控制稳定地工作。 
＜第一接触结构＞ 
图5表示TFT17与像素电极14的连接部分的第一接触结构19。该第一接触结构19进行了如下改进：通过有效利用TFT17的半导体33中使用的金属氧化物半导体，在保护膜36之下形成的TFT17的漏极电极35与在保护膜36之上形成的像素电极14之间得到良好的电特性。 
第一接触结构19包括：第一端子42、TFT17的漏极电极35（第一电极）、保护膜36和像素电极14（第二电极）等，设置于在基底基板10之上形成的栅极绝缘膜32之上（也可以直接设置在基底基板10上）。第一接触结构19配置在各透明部13内部的栅极线12附近，以与漏极电极35的另一个端部部分重合的方式配置。 
第一端子42，与TFT17的半导体33相同地包含作为金属氧化物半导体的IGZO，与半导体33同时在栅极绝缘膜32之上形成。在第一端子42的一个端部连接有漏极电极35。在本实施方式的情况下，漏极电极35的Ti层38比Al层39的前端更突出。在漏极电极35和第一端 子42的上侧设置有保护膜36，漏极电极35和第一端子42的另一个端部被保护膜36覆盖。第一端子42的中间部分的上表面，通过形成接触孔而从保护膜36露出。此外，漏极电极35的Ti层38的前端部分也通过形成接触孔而从保护膜36露出。 
因此，在第一端子42，存在上表面与漏极电极35连接的部分、被保护膜36覆盖而与其连接的部分、第一端子42的上表面在它们之间从漏极电极35和保护膜36露出的部分。为了便于说明，将它们依次称为第一连接部42a、覆盖部42b、第一露出部42c。 
在第一端子42的上表面部分形成有导电层37。具体而言，在除覆盖部42b之外的第一连接部42a和第一露出部42c的上表面部分形成有导电层37。此外，在第一端子42的上表面，以表面下陷一级（下陷一层）的方式形成有凹陷的台阶部44。该台阶部形成在覆盖部42b一侧，形成于覆盖部42b和第一露出部42c。 
在保护膜36和第一端子42的上侧设置有像素电极14，像素电极14利用第一端子42与漏极电极35连接。第一接触结构19的部分中的像素电极14被割断（分割）。具体而言，以位于第一连接部42a的上方的保护膜36的接缝（断开处）为界，被高度不同地割断。 
漏极电极35中，上层的Al层与保护膜36相比端面向内侧引入。作为像素电极14的材料的ITO与Al接触时会发生电蚀，因此通过采用上述方式在保护膜36的接缝处使Al层39的端面后退而防止电蚀。 
在第一端子42中的第一连接部42a和第一露出部42c的表面部分，形成有电阻较小的导电层37。因此，即使是本来没有导通性的金属氧化物半导体，第一端子42也能够起到使漏极电极35与像素电极14电连接的端子的作用。第一端子42分别与漏极电极35和像素电极14通过面接触而相接，因此能够使接触面积大，能够得到良好且稳定的电特性。 
此外，第一端子42不仅起到端子的作用，也起到蚀刻阻挡层的作用。例如，在保护膜36形成接触孔时，使用氟类气体进行蚀刻，但是对于暴露在氟类气体中的部分，不仅除去保护膜36，也会除去栅极绝缘膜32。 
对此，因为金属氧化物半导体对于氟类气体的蚀刻作用有抵抗能 力（选择性高），所以几乎不会被除去。因此，在第一接触结构19中，通过在形成接触孔的区域设置包含IGZO的第一端子42，防止其下侧的栅极绝缘膜32被除去。 
因为在第一接触结构19的附近配置有栅极线12，所以如果栅极绝缘膜32被除去、栅极线12露出，则设置像素电极14时栅极线12与像素电极14可能短路。对此，在第一接触结构19中，能够利用IGZO防止氟类气体对栅极绝缘膜32作用，因此能够消除这种缺陷。 
第一端子42能够在形成半导体33时同时形成，因此具有生产率优良的优点。 
＜第二接触结构＞ 
图6表示辅助电容线15与共用线16的连接部分的第二接触结构20。该第二接触结构20，也进行如下改进：通过有效利用TFT17的半导体33中使用的金属氧化物半导体，使在栅极绝缘膜32之下形成的辅助电容线15与在栅极绝缘膜32之上形成的共用线16之间得到良好的电特性。 
第二接触结构20包括辅助电容线15（辅助栅极电极）、栅极绝缘膜32、第二端子51、共用线16（第三电极）、保护膜36和连接电极52等，设置在基底基板10之上。 
辅助电容线15包含与栅极线12相同的材料，与栅极线12同时通过图案形成而形成在基底基板10之上。在辅助电容线15之上设置有栅极绝缘膜32，辅助电容线15被栅极绝缘膜32覆盖。 
第二端子51与半导体33以及第一端子42相同地包含作为金属氧化物半导体的IGZO，与它们同时形成在栅极绝缘膜32之上。在第二接触结构20中，第二端子51隔着栅极绝缘膜32配置在辅助电容线15的端部的上方。共用线16利用第二端子51与连接电极52连接，进而通过连接电极52与辅助电容线15连接。共用线16包含与源极线11等相同的材料（Al/Ti），与源极线11等同时通过图案形成而形成。 
在第二端子51的上表面连接共用线16。本实施方式的情况下，共用线16的Ti层38与Al层39相比前端更加突出。在共用线16的上侧设置有保护膜36，Al层39和第二端子51的一部分被保护膜36覆盖。而且，通过形成接触孔，第二端子51和Ti层38的各前端部分从保护 膜36露出。因此，在第二端子51存在：上表面与共用线16连接且被保护膜36覆盖的部分；和上表面露出或被Ti层38覆盖，从保护膜36露出的部分。为了便于说明，将它们依次称为第三连接部51a、第二露出部51b。 
在第二端子51中，在其上表面部分、具体而言在第三连接部51a和第二露出部51b的上表面部分形成有导电层37。在第二露出部51b的附近，通过形成接触孔，形成有辅助电容线15的上表面从栅极绝缘膜32露出的部分（电极露出部53）。 
以与第二端子51的第二露出部51b和电极露出部53各自的上表面相接的方式设置有连接电极52。连接电极52与像素电极14同样包含ITO，与像素电极14同时通过图案形成而形成。为了防止在连接电极52与共用线16的Al层39之间发生电蚀，共用线16中的上层的Al层39与保护膜36相比端面向内侧引入（后退）。 
在第二端子51的上表面部分也形成有具有导通性且流过电流的导电层37。因此，第二端子51起到使共用线16与连接电极52电连接的端子的作用。第二端子51通过面接触与共用线16以及连接电极52相接，因此能够使接触面积大，能够得到良好且稳定的电特性。 
此外，第二端子51不仅起到端子的作用，也起到蚀刻阻挡层的作用。即，在第二接触结构20中，也因为在形成接触孔的区域的一部分设置有包含IGZO的第二端子51，所以能够防止其下侧的栅极绝缘膜32被除去。 
另一方面，设定为：辅助电容线15位于形成接触孔的区域的剩余部分的下方。该部分的栅极绝缘膜32被氟类气体蚀刻，因此辅助电容线15的上表面露出。因此，通过使用氟类气体在包括第二端子51的一部分和辅助电容线15的一部分的区域形成接触孔，能够使第二端子51和辅助电容线15各自的上表面同时露出，因此能够不增加工时地进行连接电极52的连接。 
＜TFT基板的制造方法＞ 
接着，参照图7的流程图，说明TFT基板3的制造方法。TFT17和第一接触结构19、第二接触结构20，通过该TFT基板3的一连串的制造工序被同时制造。 
如该流程图所示，本实施方式的TFT基板3的制造方法，包括：形成栅极电极31等的栅极线等形成工序（步骤S1）、形成栅极绝缘膜32的栅极绝缘膜形成工序（步骤S2）、形成半导体33等的半导体等形成工序（步骤S3）、形成源极电极34等的源极线等形成工序（步骤S4）、除去沟道部33c的导电层37的导电层除去工序（步骤S5）、形成保护膜36的保护膜形成工序（步骤S6）、形成接触孔的接触孔形成工序（步骤S7）、使源极电极34等中的Al层39后退的Al层除去工序（步骤S8）和形成像素电极14等的像素电极等形成工序（步骤S9）等。 
而且，半导体等形成工序中，如图8所示，包括对半导体膜进行图案形成的半导体图案形成工序（步骤S31）和形成导电层37的导电层形成工序（步骤S32）。 
这一连串的工序中，TFT17能够通过步骤S1～步骤S6的工序制造。而且，第一接触结构19和第二接触结构20能够通过步骤S1～步骤S9的工序制造。图9表示与这一连串的工序对应的TFT17的形成过程。同样，图10表示第一接触结构19，图11表示第二接触结构20。 
（栅极线等形成工序） 
在本工序中，在基底基板10之上，通过使导电性材料成膜并进行图案形成，形成栅极线12、栅极电极31和辅助电容线15。例如，通过溅射法，在基底基板10的整个上表面以规定厚度形成导电性的金属膜。接着，用光致抗蚀剂法进行图案形成。具体而言，用旋涂法在整个该金属膜涂布（涂敷）感光性树脂膜（光致抗蚀剂）。之后，通过用光掩模对该光致抗蚀剂进行图案形成，形成规定的抗蚀剂图案。 
然后，通过湿式蚀刻（湿蚀刻）除去从该抗蚀剂图案露出的金属膜的部分。接着，将不要的抗蚀剂图案剥离。通过这样，能够在基底基板10之上形成图12所示的规定图案（用点表示）的栅极线12、栅极电极31和辅助电容线15。另外，在本实施方式中通过反复进行这些处理，使栅极线12等成为3层结构的叠层体。 
在本工序之后，TFT17和第二接触结构20在各自的对应图中成为（a）所示的状态。 
（栅极绝缘膜形成工序） 
在本工序中，通过使规定的绝缘性材料成膜，以覆盖栅极线12、 栅极电极31和辅助电容线15的方式形成栅极绝缘膜32。例如，通过在原料气体中使用SiH4-N2O或TEOS（Tetraethoxysilane：四乙氧基硅烷）的等离子体CVD（Chemical Vapor Deposition：化学气相沉积）法，在形成有栅极电极31等的基底基板10的整个上表面，形成氧化硅膜从而形成栅极绝缘膜32。在本工序之后，TFT17和第二接触结构20在各自的对应图中成为（b）所示的状态。 
（半导体等形成工序） 
在本工序中，进行半导体图案形成工序和导电层形成工序。如图8的（a）和（b）所示，导电层形成工序可以在半导体图案形成工序之前进行，也可以在半导体图案形成工序之后进行。此处，说明在半导体图案形成工序之后进行的情况。 
（半导体图案形成工序） 
在本工序中，通过与栅极线等形成工序同样的处理，形成半导体33、第一端子42和第二端子51。具体而言，用溅射法在形成有栅极绝缘膜32的基底基板10的整个上表面以规定厚度形成包含IGZO的金属氧化物半导体膜（IGZO膜）。不限于溅射法，也可以使用涂布法。接着，用旋涂法在整个该IGZO膜涂布光致抗蚀剂。 
之后，通过用光掩模对该光致抗蚀剂进行图案形成，形成规定的抗蚀剂图案。然后，通过使用草酸等的湿式蚀刻除去从该抗蚀剂图案露出的IGZO膜的部分。接着，通过剥离不要的抗蚀剂图案，形成图13所示的规定图案（用点表示）的半导体33等。在本工序之后，TFT17和第二接触结构20在各自的对应图中成为（c）所示的状态。 
（导电层形成工序） 
在本工序中，通过将所形成的半导体33等的上表面暴露在含有氟、氢和硼中的至少1种元素的等离子体中，在半导体33等的表面部分形成导电层37。例如，使用CVD法或掺杂法等，将形成有半导体33等的基底基板10的上表面暴露在等离子体气氛下规定时间即可。通过这样，露出的半导体33等的表面部分被改性，形成导电层37。 
本工序的等离子体含有的元素中，特别优选使用氟和硼的至少1种。这是因为：在形成导电层37之后，通常进行退火处理和洗净处理，如果是氟或硼，则在形成导电层37之后即使实施退火处理和洗净处理， 电阻值也不会大幅变化，能够形成稳定的导电层37。 
图14表示在对IGZO实施含有氟、硼或氢的等离子体处理之后，实施退火处理（350℃，1小时）和洗净处理后的情况下的电阻值的变化。该图中，圆形标记是进行退火处理等之前的电阻值，方形标记是进行退火处理等之后的电阻值。横轴的IGZO是未进行等离子体处理的比较对照，硼、氟、氢分别表示用各元素实施等离子体处理后的试验结果。 
如该图所示，通过实施含有硼、氟或氢的等离子体处理，IGZO的电阻值降低。之后，在实施了退火处理等的情况下，在为硼和氟时，电阻值没有大幅变化而稳定，但在为氢的情况下，可以确认电阻值大幅变化而成为高电阻，电阻值复原。 
因此，通过使用硼或氟形成导电层37，能够形成稳定的导电层37，因此能够得到电特性优良的高品质的TFT17和接触结构等。 
在本工序之后，TFT17对应图中成为（d）所示的状态，第一接触结构19在对应图中成为（a）所示的状态，第二接触结构20在对应图中成为（d）所示的状态。 
（源极线等形成工序） 
在本工序中，通过使规定的导电性材料成膜并进行图案形成，形成源极线11、源极电极34、漏极电极35和共用线16。具体而言，例如使用溅射法，在形成有半导体33等的基底基板10的整个上表面以规定厚度形成导电性的金属膜。在本实施方式中，首先使用Ti形成下层的Ti层38（例如30nm厚）。然后，以在该Ti层38上叠层的方式，使用Al形成上层的Al层39（例如200nm厚）。在本工序之后，TFT17在对应图中成为（e）所示的状态，第一接触结构19在对应图中成为（b）所示的状态，第二接触结构20在对应图中成为（e）所示的状态。 
接着，使用光致抗蚀剂法，使Ti层38保持原样并对Al层39进行图案形成（Al层图案形成工序）。具体而言，利用旋涂法在整个该金属膜涂布光致抗蚀剂。之后，通过使用光掩模对该光致抗蚀剂进行图案形成，形成规定的抗蚀剂图案。 
而且，例如使用醋酸、磷酸或硝酸的混合液等，通过湿式蚀刻除去从该抗蚀剂图案露出的Al层39的部分。此时，如果IGZO露出， 则IGZO也会被蚀刻，但因为被Ti层38覆盖，所以IGZO被保护。在本工序之后，TFT17在对应图中成为（f）所示的状态，第一接触结构19在对应图中成为（c）所示的状态，第二接触结构20在对应图中成为（f）所示的状态。 
接着，使用氯气或氟气，通过干式蚀刻对Ti层38进行图案形成（Ti层图案形成工序）。然后，剥离不要的抗蚀剂图案。在本工序之后，形成图15所示的规定图案（用点表示）的源极线11、源极电极34、漏极电极35和共用线16等。而且，TFT17在对应图中成为（g）所示的状态，第一接触结构19在对应图中成为（d）所示的状态，第二接触结构20在对应图中成为（g）所示的状态。 
（导电层除去工序） 
在本工序中，通过使用光致抗蚀剂法进行干式蚀刻，进行从半导体33除去沟道部33c的导电层37的处理。具体而言，利用旋涂法涂布光致抗蚀剂之后，使用光掩模对该光致抗蚀剂进行图案形成，由此形成规定的抗蚀剂图案。而且，通过使用氯气的干式蚀刻除去从该抗蚀剂图案露出的沟道部33c的部分。 
在Ti层图案形成工序使用了氯气的情况下，能够在该工序连续地除去导电层37。因此，在该情况下，也可以省略本工序。在本工序之后，TFT17中导电层37的一部分被除去，形成除去部40，TFT17在对应图中成为（h）所示的状态，第一接触结构19中导电层37的一部分被除去，形成台阶部（阶梯部）44，第一接触结构19在对应图中成为（e）所示的状态。 
（保护膜形成工序） 
在本工序中，通过使规定的绝缘性材料成膜，以覆盖源极线11、源极电极34、漏极电极35和共用线16的方式形成保护膜36。具体而言，与栅极绝缘膜32同样，通过在原料气体使用SiH4-N2O或TEOS的等离子体CVD法，在基底基板10的整个上表面形成氧化硅膜，从而形成保护膜36。在本工序之后，TFT17在对应图中成为（i）所示的状态，第一接触结构19在对应图中成为（f）所示的状态，第二接触结构20在对应图中成为（h）所示的状态。 
（接触孔形成工序） 
在本工序中，例如通过使用CF4或SF6等含氟气体（氟类气体）对保护膜36进行蚀刻，使第一露出部42c、第二露出部51b和电极露出部53各自的上表面露出。具体而言，利用旋涂法涂布光致抗蚀剂之后，使用光掩模对该光致抗蚀剂进行图案形成，由此形成规定的抗蚀剂图案。而且，通过使用氟类气体的干式蚀刻除去从该抗蚀剂图案露出的第一露出部42c和第二露出部51b的部分，形成接触孔。 
此时，保护膜36和栅极绝缘膜32被进行选择性低的蚀刻，但因为Al层39和半导体33等对氟类气体有抵抗特性（选择性高），所以几乎不会受到蚀刻的作用。而且，该第一接触结构19中，在与从抗蚀剂图案露出的部分相对的第一端子42的台阶部的表面部分，通过暴露在含氟气体中而再次形成导电层37。因此，能够简单地形成深宽比不同的接触结构。在本工序之后，第一接触结构19在对应图中成为（g）所示的状态，第二接触结构20在对应图中成为（i）所示的状态。 
（Al层除去工序） 
在本工序中，以使得与接触孔相对的Al层39的端部比保护膜36向内侧引入（后退）的方式进行蚀刻。具体而言，例如使用TMAH（四甲基氢氧化铵）溶液等碱溶液进行蚀刻。虽然使用酸溶液也能够对Al层39进行蚀刻，但是在此情况下，IGZO也会被蚀刻，所以不令人满意。在本工序之后，第一接触结构19在对应图中成为（h）所示的状态，第二接触结构20在对应图中成为（j）所示的状态。 
（像素电极等形成工序） 
在本工序中，通过使规定的导电性材料成膜并进行图案形成，形成像素电极14和连接电极52。具体而言，利用溅射法等在Al层除去工序之后的基底基板10的整个上表面使ITO以规定厚度成膜，之后，使用光致抗蚀剂法进行图案形成即可。这样，能够形成图3等所示的方式的TFT17和第一接触结构19、第二接触结构20。 
－第二实施方式－ 
在本实施方式中，与第一实施方式不同，源极电极34等中不使用对氟类气体具有抵抗性能（选择性高）的Al，而是仅使用Ti等对氟类气体没有抵抗性能（选择性低）的其他金属（熔点高的金属）。在以下说明中，对于与第一实施方式不同的结构详细进行说明，对于与第一 实施方式同样的结构标注相同的附图标记并省略其说明。 
＜TFT＞ 
图16表示本实施方式的TFT17。如该图所示，该TFT17的源极电极34和漏极电极35仅使用Ti作为材料，仅形成有Ti层38。也可以使用例如W（钨）、Mo（钼）或Ta（钽）等其他金属代替Ti。 
＜第一接触结构＞ 
图17表示本实施方式的第一接触结构19。如该图所示，在该第一接触结构19的第一端子42，与接触孔相对的漏极电极35（Ti层38）和保护膜36的端面成为处于同一平面的形状，在因接触孔的形成而从保护膜36露出的部分没有形成Ti层38。即，第一连接部42a被保护膜36覆盖，从保护膜36露出的部分几乎全部成为第一露出部42c，像素电极14与其相接。此外，因为没有向内侧引入的Al层39，所以像素电极14不会在接触孔的部分被割断，相连地形成为一体。 
＜第二接触结构＞ 
图18表示本实施方式的第二接触结构20。如该图所示，在该第二接触结构20的第二端子51的情况下，也与第一端子42同样，与接触孔相对的漏极电极35（Ti层38）和保护膜36的端面成为处于同一平面的形状，在因接触孔的形成而从保护膜36露出的部分没有形成Ti层38。因此，在第二露出部51b，第二端子51的上表面露出，连接电极52与其相接。此外，与第一接触结构19同样，连接电极52不会在接触孔的部分被割断，相连地形成为一体。 
＜TFT基板的制造方法＞ 
接着，说明本实施方式中的TFT基板的制造方法。 
如图7所示，本实施方式的TFT基板的制造方法的情况也与第一实施方式同样，包括栅极线等形成工序（步骤S1）、栅极绝缘膜形成工序（步骤S2）、半导体等形成工序（步骤S3）、导电层除去工序（步骤S5）、保护膜形成工序（步骤S6）、接触孔形成工序（步骤S7）和像素电极等形成工序（步骤S9）等，半导体等形成工序包括半导体图案形成工序（步骤S31）和导电层形成工序（步骤S32）。 
但是，在本实施方式的制造方法的情况下，在该图的工序中的源极线等形成工序（步骤S4）形成的仅是Ti层38，没有Al层39，因此 不包括Al层39除去工序（步骤S8）。 
在这一连串的工序中，TFT17能够通过步骤S1～步骤S6的工序制造，第一接触结构19和第二接触结构20能够通过步骤S1～步骤S9的工序制造。图19表示与这一连串的工序对应的TFT17的形成过程，图20表示第一接触结构19，图21表示第二接触结构20。 
（栅极线等形成工序等） 
栅极线等形成工序、栅极绝缘膜形成工序和半导体等形成工序中的TFT17等的状态与第一实施方式同样。具体而言，在栅极线等形成工序之后，TFT17和第二接触结构20在各对应图中成为（a）所示的状态。此外，在栅极绝缘膜形成工序之后，TFT17和第二接触结构20在各对应图中成为（b）所示的状态，在半导体图案形成工序之后，TFT17和第二接触结构20在各对应图中成为（c）所示的状态。而且，导电层形成工序之后，TFT17在对应图中成为（d）所示的状态，第一接触结构19在对应图中成为（a）所示的状态，第二接触结构20在对应图中成为（d）所示的状态。 
（源极线等形成工序） 
在本工序中，形成仅包含Ti层38的源极线11等。因为不需要形成Al层39，所以具有能够削减工序的优点。具体而言，例如利用溅射法在形成有半导体33等的基底基板10的整个上表面以规定厚度形成Ti膜。在本工序之后，TFT17在对应图中成为（e）所示的状态，第一接触结构19在对应图中成为（b）所示的状态，第二接触结构20在对应图中成为（e）所示的状态。 
接着，使用氯气或氟气通过干式蚀刻对Ti膜进行图案形成（Ti层图案形成工序）。而且，剥离不要的抗蚀剂图案。在本工序之后，TFT17在对应图中成为（f）所示的状态，第一接触结构19在对应图中成为（c）所示的状态，第二接触结构20在对应图中成为（f）所示的状态。 
（导电层除去工序） 
与第一实施方式同样，在本工序中，通过使用光致抗蚀剂法进行干式蚀刻，进行从半导体33除去沟道部33c的导电层37的处理。在本工序之后，TFT17在对应图中成为（g）所示的状态，第一接触结构19在对应图中成为（d）所示的状态。 
（保护膜形成工序） 
本工序也进行与第一实施方式同样的处理。在本工序之后，TFT17在对应图中成为（h）所示的状态，第一接触结构19在对应图中成为（e）所示的状态，第二接触结构20在对应图中成为（g）所示的状态。 
（接触孔形成工序） 
在本工序中，通过使用含氟气体对保护膜36进行蚀刻，形成接触孔，使第一露出部42c、第二露出部51b和电极露出部53各自的上表面露出。 
此时，第一端子42和第二端子51与第一实施方式相比，进一步起到蚀刻阻挡层的作用。即，在本实施方式的情况下，Ti与Al不同，因氟类气体而受到强的蚀刻作用。因此，与形成接触孔的部分相对的漏极电极35和共用线16消失，因此仅使用漏极电极35等难以连接在之后形成的像素电极14和连接电极52，可能会导致短路。 
对此，因为IGZO对氟类气体有抵抗性能（抗性），所以通过使第一端子42等与形成接触孔的部分相对，能够通过第一端子42等抑制蚀刻作用（蚀刻阻挡层）。而且，由于氟类气体的作用，第一端子42等的上表面部分被还原，因此能够形成新的导电层37或者使导电层37强化。因此，导通性提高，能够在之后形成的像素电极14等与漏极电极35等之间得到良好的电特性。 
进而，通过使辅助电容线15位于形成接触孔的部分，能够同时使辅助电容线15的上表面露出，因此能够使工序简化。 
在本工序之后，第一接触结构19在对应图中成为（f）所示的状态，第二接触结构20在对应图中成为（h）所示的状态。 
（像素电极等形成工序） 
本工序也进行与第一实施方式同样的处理。在本工序之后，TFT17和第一接触结构19、第二接触结构20成为图16等所示的状态。 
产业上的可利用性 
本发明的薄膜晶体管等，能够用于PC和TV的显示器、摄像机、数码相机、导航系统、音响再现装置（车载音响、音响组合等）、游戏机、便携信息终端（移动计算机、移动电话、便携型游戏机或电子书等）等。 
附图标记的说明 
1   面板 
1a  显示区域 
3   TFT基板 
10  基底基板 
11  源极线 
12  栅极线 
13  透明部 
14  像素电极 
15  辅助电容线 
16  共用线 
17  TFT 
19  第一接触结构 
20  第二接触结构 
31  栅极电极 
32  栅极绝缘膜 
33  半导体 
33a 源极部 
33b 漏极部 
33c 沟道部 
34  源极电极 
35  漏极电极 
36  保护膜 
37  导电层 
38  Ti层 
39  Al层 
40  除去部 
42  第一端子 
42a 第一连接部 
42b 覆盖部 
42c 第一露出部 
44  台阶部 
51  第二端子 
51a 第三连接部 
51b 第二露出部 
52  连接电极 
53  电极露出部 

Claims (14)

1.一种接触结构，其特征在于：
设置在基板上，
所述接触结构包括：
栅极线；
栅极绝缘膜，其覆盖所述栅极线；
第一端子，其位于所述栅极线的附近，设置在所述栅极绝缘膜之上；
与所述第一端子连接的第一电极；
保护膜，其覆盖所述第一端子和所述第一电极；和
第二电极，其设置在所述保护膜之上，使用所述第一端子与所述第一电极连接，
所述第一端子包含金属氧化物半导体，
所述第一端子具有：
第一连接部，其上表面与所述第一电极连接；
覆盖部，其在与所述第一电极分开的上表面与所述保护膜相接；和
第一露出部，其上表面在所述第一连接部与所述覆盖部之间从所述第一电极和所述保护膜露出，
在所述第一连接部和所述第一露出部的各自的上表面部分，形成有电阻相对较小的导电层，
所述第二电极与所述第一露出部的上表面相接。
2.一种接触结构，其特征在于：
设置在基板上，
所述接触结构包括：
辅助栅极电极；
栅极绝缘膜，其覆盖所述辅助栅极电极；
在所述栅极绝缘膜之上设置的第二端子；
与所述第二端子连接的第三电极；
保护膜，其覆盖所述第二端子和所述第三电极；和
连接电极，其设置在所述保护膜之上，使用所述第二端子与所述第三电极连接，
所述第二端子包含金属氧化物半导体，在所述金属氧化物半导体的上表面部分形成有电阻相对较小的导电层，
所述第二端子具有：
第三连接部，其上表面与所述第三电极连接，被所述保护膜覆盖；和
第二露出部，其上表面露出或被所述第三电极覆盖，从所述保护膜露出，
在所述第二露出部的附近，形成有所述辅助栅极电极的上表面从所述栅极绝缘膜露出的电极露出部，
所述连接电极与所述电极露出部的上表面以及所述第二露出部的上表面相接。
3.一种有源矩阵驱动方式的基板，其特征在于，包括：
平行延伸的多个源极线；
与所述源极线正交地平行延伸的多个栅极线；
在由所述源极线和所述栅极线划分的格子状的各个区域配置的多个像素电极；和
与各个所述像素电极对应地设置的多个薄膜晶体管，
所述薄膜晶体管包括：
栅极电极；
栅极绝缘膜，其覆盖所述栅极电极；
半导体，其与所述栅极电极隔着所述栅极绝缘膜相对配置；
经所述半导体被连接的源极电极和漏极电极；和
保护膜，其覆盖所述半导体、所述源极电极和所述漏极电极，
所述半导体包含金属氧化物半导体，
所述半导体具有：
源极部，其上表面与所述源极电极相接；
漏极部，其在与所述源极电极分开的上表面与所述漏极电极相接；和
沟道部，其上表面在所述源极部与所述漏极部之间从所述源极电极和所述漏极电极露出，
在所述源极部和所述漏极部的各自的上表面部分，形成有电阻相对较小的导电层，
所述沟道部的上表面部分的所述导电层被除去，
所述栅极电极与所述栅极线连接，所述源极电极与所述源极线连接，所述漏极电极与所述像素电极连接，
在所述漏极电极与所述像素电极的连接部分，使用权利要求1所述的接触结构，
所述第一电极作为所述漏极电极，所述第二电极作为所述像素电极。
4.如权利要求3所述的基板，其特征在于，还包括：
与所述栅极线平行地延伸的多个辅助电容线；
与所述源极线平行地延伸、且与各个所述辅助电容线连接的共用线；和
与各个所述漏极电极和各个所述辅助电容线连接的多个电容器，
在所述辅助电容线与所述共用线的连接部分，使用权利要求2所述的接触结构，
所述辅助栅极电极作为所述辅助电容线，所述第三电极作为所述共用线。
5.如权利要求4所述的基板，其特征在于：
所述半导体、所述第一端子和所述第二端子的各自的所述金属氧化物半导体使用相同的材料。
6.如权利要求5所述的基板，其特征在于：
所述第一端子和所述第二端子中的至少一个端子的所述金属氧化物半导体，包括厚度不同的部位。
7.如权利要求5或6所述的基板，其特征在于：
所述金属氧化物半导体包含In、Ga和Zn中的至少一种。
8.如权利要求5所述的基板，其特征在于：
所述像素电极和所述连接电极使用相同的材料。
9.一种显示装置，其特征在于：
具备权利要求3～8中任意一项所述的基板。
10.一种制造方法，其是制造权利要求1所述的接触结构的制造方法，该制造方法的特征在于，包括：
通过暴露在含有氟、氢和硼中的至少1种元素的等离子体中，在所述第一端子的上表面部分形成所述导电层的导电层形成工序；
以规定的图案形成所述第一电极的第一电极形成工序；
以覆盖所述第一端子和所述第一电极的方式形成所述保护膜的保护膜形成工序；
通过使用含氟气体对所述保护膜进行蚀刻，使所述第一露出部的上表面露出的接触孔形成工序；和
以与所述第一露出部的上表面相接的方式以规定的图案形成所述第二电极的第二电极形成工序。
11.一种制造方法，其是制造权利要求2所述的接触结构的制造方法，该制造方法的特征在于，包括：
通过暴露在含有氟、氢和硼中的至少1种元素的等离子体中，在所述第二端子的上表面部分形成所述导电层的导电层形成工序；
以规定的图案形成所述第三电极的第三电极形成工序；
以覆盖所述第二端子和所述第三电极的方式形成所述保护膜的保护膜形成工序；
通过使用含氟气体对所述保护膜进行蚀刻，使所述第二露出部和所述电极露出部的各自的上表面露出的接触孔形成工序；和
以与所述第二露出部和所述电极露出部的各自的上表面相接的方式以规定的图案形成所述连接电极的连接电极形成工序。
12.一种制造方法，其是制造权利要求5～7中任意一项所述的基板的制造方法，该制造方法的特征在于，包括：
通过在基板上使规定的导电性材料成膜并进行图案形成，形成所述栅极线、所述栅极电极和所述辅助电容线的栅极线等形成工序；
通过使规定的绝缘性材料成膜，以覆盖所述栅极线、所述栅极电极和所述辅助电容线的方式形成所述栅极绝缘膜的栅极绝缘膜形成工序；
在所述栅极绝缘膜之上，形成所述半导体、所述第一端子和所述第二端子的半导体等形成工序；
在所述半导体等形成工序之后，通过使规定的导电性材料成膜并进行图案形成，形成所述源极线、所述源极电极、所述漏极电极和所述共用线的源极线等形成工序；
在源极线等形成工序之后，从所述半导体除去所述沟道部的所述导电层的导电层除去工序；和
通过使规定的绝缘性材料成膜，以覆盖所述源极线、所述源极电极、所述漏极电极和所述共用线的方式形成所述保护膜的保护膜形成工序，
所述半导体等形成工序包括：
对金属氧化物半导体膜进行成膜并进行图案形成的半导体图案形成工序；和
在所述半导体图案形成工序之前或之后进行的、将所述金属氧化物半导体的上表面暴露在含有氟、氢和硼中的至少1种元素的等离子体中的导电层形成工序。
13.一种制造方法，其是制造权利要求8所述的基板的制造方法，该制造方法的特征在于，包括：
栅极线等形成工序，通过在基板上使规定的导电性材料成膜并进行图案形成，形成所述栅极线、所述栅极电极和所述辅助电容线；
栅极绝缘膜形成工序，通过使规定的绝缘性材料成膜，以覆盖所述栅极线、所述栅极电极和所述辅助电容线的方式形成所述栅极绝缘膜；
半导体等形成工序，进行半导体图案形成工序和导电层形成工序，其中，所述半导体图案形成工序在所述栅极绝缘膜之上使金属氧化物半导体膜成膜并进行图案形成，所述导电层形成工序在该半导体图案形成工序之前或之后将所述金属氧化物半导体的上表面暴露在含有氟、氢和硼中的至少1种元素的等离子体中；
源极线等形成工序，在所述半导体等形成工序之后，通过使规定的导电性材料成膜并进行图案形成，形成所述源极线、所述源极电极、所述漏极电极和所述共用线；
导电层除去工序，在源极线等形成工序之后，从所述半导体除去所述沟道部的所述导电层；
保护膜形成工序，通过使规定的绝缘性材料成膜，以覆盖所述源极线、所述源极电极、所述漏极电极和所述共用线的方式形成所述保护膜；
接触孔形成工序，通过使用含氟气体对所述保护膜进行蚀刻，使所述第一露出部、所述第二露出部和所述电极露出部的各自的上表面露出；和
像素电极等形成工序，在所述接触孔形成工序之后，通过使规定的导电性材料成膜并进行图案形成，形成所述像素电极和所述连接电极。
14.如权利要求10～13中任意一项所述的制造方法，其特征在于：
所述导电层形成工序的所述等离子体中含有的元素，使用氟和硼的至少1种。
CN2011800227185A 2010-06-02 2011-04-27 接触结构、基板、显示装置及接触结构和基板的制造方法 Active CN102884632B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-126746 2010-06-02
JP2010126746 2010-06-02
PCT/JP2011/002484 WO2011151970A1 (ja) 2010-06-02 2011-04-27 薄膜トランジスタ、コンタクト構造、基板、表示装置及びこれらの製造方法

Publications (2)

Publication Number Publication Date
CN102884632A CN102884632A (zh) 2013-01-16
CN102884632B true CN102884632B (zh) 2013-12-04

Family

ID=45066363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800227185A Active CN102884632B (zh) 2010-06-02 2011-04-27 接触结构、基板、显示装置及接触结构和基板的制造方法

Country Status (6)

Country Link
US (1) US8723174B2 (zh)
EP (1) EP2579315B1 (zh)
JP (1) JP5149464B2 (zh)
KR (1) KR101245424B1 (zh)
CN (1) CN102884632B (zh)
WO (1) WO2011151970A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8642380B2 (en) * 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN102629590B (zh) 2012-02-23 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
US8703365B2 (en) 2012-03-06 2014-04-22 Apple Inc. UV mask with anti-reflection coating and UV absorption material
CN102751240B (zh) 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
US8704232B2 (en) 2012-06-12 2014-04-22 Apple Inc. Thin film transistor with increased doping regions
US9065077B2 (en) 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
US8823003B2 (en) 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8981372B2 (en) * 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8748320B2 (en) 2012-09-27 2014-06-10 Apple Inc. Connection to first metal layer in thin film transistor process
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
KR102050438B1 (ko) * 2012-11-29 2020-01-09 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조 방법
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
JP6704599B2 (ja) * 2015-04-28 2020-06-03 天馬微電子有限公司 半導体素子、半導体素子の製造方法、フォトダイオードアレイおよび撮像装置
KR102507151B1 (ko) 2015-08-27 2023-03-08 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치 및 그 제조 방법
JP6641467B2 (ja) * 2016-05-10 2020-02-05 シャープ株式会社 アクティブマトリクス基板、その製造方法および表示装置
CN105826250B (zh) * 2016-05-17 2018-11-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置及薄膜晶体管制作方法
CN105914213B (zh) * 2016-06-01 2019-02-22 深圳市华星光电技术有限公司 阵列基板及其制备方法
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
JP2018170319A (ja) * 2017-03-29 2018-11-01 株式会社Ｊｏｌｅｄ 半導体装置およびその製造方法、並びに表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101548367A (zh) * 2006-12-05 2009-09-30 佳能株式会社 使用碱性蚀刻剂溶液蚀刻非晶半导体氧化物

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7756600B2 (en) * 2005-09-22 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5100070B2 (ja) * 2005-09-22 2012-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5000290B2 (ja) 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN101416320B (zh) 2006-01-31 2011-08-31 出光兴产株式会社 Tft基板及反射型tft基板以及其制造方法
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
CN101356652B (zh) 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
JP5357493B2 (ja) * 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101548367A (zh) * 2006-12-05 2009-09-30 佳能株式会社 使用碱性蚀刻剂溶液蚀刻非晶半导体氧化物

Also Published As

Publication number Publication date
US20130069061A1 (en) 2013-03-21
US8723174B2 (en) 2014-05-13
JPWO2011151970A1 (ja) 2013-07-25
EP2579315B1 (en) 2018-08-15
EP2579315A4 (en) 2014-04-02
CN102884632A (zh) 2013-01-16
WO2011151970A1 (ja) 2011-12-08
KR101245424B1 (ko) 2013-03-22
KR20130000425A (ko) 2013-01-02
JP5149464B2 (ja) 2013-02-20
EP2579315A1 (en) 2013-04-10

Similar Documents

Publication Publication Date Title
CN102884632B (zh) 接触结构、基板、显示装置及接触结构和基板的制造方法
KR101609033B1 (ko) 박막 트랜지스터 기판 및 이를 구비한 액정표시장치
KR101339607B1 (ko) 표시장치용 기판 및 그 제조방법, 표시장치
JP5133469B2 (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
WO2014020892A1 (ja) 薄膜トランジスタ及びその製造方法
CN103348484B (zh) 有源矩阵基板、显示面板和显示装置
WO2012008080A1 (ja) 薄膜トランジスタ基板
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
CN103053027A (zh) 薄膜晶体管基板
US7768590B2 (en) Production method of active matrix substrate, active matrix substrate, and liquid crystal display device
TW201330277A (zh) 薄膜電晶體基板及具備其之顯示裝置以及薄膜電晶體基板之製造方法
JP5450802B2 (ja) 表示装置及びその製造方法
CN103633098B (zh) 显示装置及其制造方法
JP4076164B2 (ja) アクティブマトリックス基板の製造方法
JP4954868B2 (ja) 導電層を備えた基板の製造方法
US6806933B2 (en) Array substrate with multi-layer electrode line
US8698153B2 (en) Semiconductor device and process for production thereof
US7928441B2 (en) TFT array panel and fabricating method thereof
US10126610B2 (en) Array substrate, manufacturing method thereof and display device
JP4667846B2 (ja) 薄膜トランジスタアレイ基板の製造方法
US20130200374A1 (en) Thin Film Transistor, Thin Film Transistor Substrate and Method for Manufacturing the Same
JP2014032998A (ja) 薄膜トランジスタの製造方法
JP6190920B2 (ja) 薄膜トランジスタ
US20220317524A1 (en) Array Substrate and Manufacturing Method Thereof, and Display Apparatus
CN102569416A (zh) 薄膜晶体管、薄膜晶体管基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant