CN103348484B - 有源矩阵基板、显示面板和显示装置 - Google Patents

有源矩阵基板、显示面板和显示装置 Download PDF

Info

Publication number
CN103348484B
CN103348484B CN201280007738.XA CN201280007738A CN103348484B CN 103348484 B CN103348484 B CN 103348484B CN 201280007738 A CN201280007738 A CN 201280007738A CN 103348484 B CN103348484 B CN 103348484B
Authority
CN
China
Prior art keywords
drain electrode
active
matrix substrate
layer
electrode metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280007738.XA
Other languages
English (en)
Other versions
CN103348484A (zh
Inventor
胜井宏充
近间义雅
中村涉
田中哲宪
纪藤贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103348484A publication Critical patent/CN103348484A/zh
Application granted granted Critical
Publication of CN103348484B publication Critical patent/CN103348484B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

漏极电极（17）包括：以覆盖半导体层（14）的上表面的一部分的方式层叠的下层漏极电极（17a）和上层漏极电极（17b），半导体层（14）、下层漏极电极（17a）和上层漏极电极（17b）构成为台阶状，在构成为上述台阶状的部分，下层漏极电极（17a）的周边与上层漏极电极（17b）的周边的距离大于0.4μm且小于1.5μm。

Description

有源矩阵基板、显示面板和显示装置
技术领域
本发明涉及具有薄膜晶体管的有源矩阵基板以及具备该有源矩阵基板的显示面板和显示装置。
背景技术
近年来，液晶显示装置由于耗电量比CRT（Cathode-Ray-Tube：阴极射线管）少且容易小型化而不断迅速普及。在这些液晶显示装置中，广泛使用响应速度快且容易进行多灰度等级显示的有源矩阵型的液晶显示装置。
有源矩阵型的液晶显示装置包括：多个像素呈矩阵状排列的有源矩阵基板；和以与此相对的方式配置的对置基板，且还具有在这两个基板之间夹持有作为显示介质的液晶层的结构。在有源矩阵基板中，多个扫描配线与多个信号配线交叉地配置，形成有在该交叉部附近具有薄膜晶体管（TFT）的像素部。
专利文献1中，记载了一种液晶显示装置用阵列基板，其包括：位于有源层上且相互隔开第一距离的第一和第二电阻接触（欧姆接触）层；分别位于上述第一和第二欧姆接触层上且相互隔开上述第一距离，上述有源层在其间露出的第一和第二阻挡层图案；和分别位于上述第一和第二阻挡层图案上且与数据配线连结的源极电极和从上述源极电极隔开比上述第一距离大的第二距离的漏极电极。
现有技术文献
专利文献
专利文献1：日本国公开专利公报“特开2008-166789号公报（2008年7月17日公开）”
发明内容
发明所要解决的技术问题
参照图13和图14说明现有的有源矩阵基板的例子。图14表示现有的有源矩阵基板的一部分的截面图。另外，图14仅表示现有的有源矩阵基板300的TFT325附近的一部分。
如图14所示，现有的有源矩阵基板300包括玻璃311、扫描配线312、绝缘层313、半导体层314、信号电极316、漏极电极317、保护层318、层间绝缘层319和像素电极320。它们通过以如图14所示的方式层叠而构成TFT325。半导体层314由沟道层314a和电极接触层314b构成。另外，信号电极316包括下层信号配线316a和上层信号电极316b，漏极电极317包括下层漏极电极317a和上层漏极电极317b。
在现有的有源矩阵基板300的信号电极316和漏极电极317中，如图14所示，上层以覆盖下层的整个上表面的方式层叠。
在此，在有源矩阵基板300的制造工序中，存在用于上层漏极电极317b的材料发生扩散的情况。作为导致用于上层漏极电极317b的材料发生扩散的工序，例如可以举出对漏极电极317进行干法蚀刻的工序，和通过CVD法使保护层318的材料成膜的工序等。当这样扩散的材料移动到半导体层314上时，会导致TFT的特性降低。
图13是用于说明现有的有源矩阵基板的制造方法的图，表示特别是在进行漏极电极317的图案形成时的截面结构。现有的有源矩阵基板300中的上层漏极电极317b与半导体层314的距离近。因此，例如在用于上层漏极电极317b的材料由于干法蚀刻等而发生了扩散的情况下，如图13中箭头所示，扩散了的材料很可能移动到半导体层314上。
因此，在现有的有源矩阵基板300中，产生由于用于上层漏极电极317b的材料移动到半导体层314上而导致TFT325的特性降低的问题。在上述的专利文献1的技术中，没有记载用于解决这种问题的方法。
另外，专利文献1中记载了：通过湿法蚀刻对源极电极和漏极电极进行图案形成，通过干法蚀刻对阻挡层图案进行图案形成，从而使源极电极和漏极电极比阻挡层图案更多地被蚀刻（过蚀刻）。然而，对于源极电极和漏极电极被过蚀刻的量，完全没有规定。因此，在过蚀刻的量少的情况下，产生用于源极电极和漏极电极的材料发生扩散而移动至半导体层上的问题。另外，在过蚀刻的量多的情况下，产生抗蚀剂被剥离或难以形成细的配线的问题。
专利文献1中，对这些问题和解决这些问题的方法完全没有记载。因此，利用现有技术中的配线结构，难以使具有稳定特性的TFT容易地形成。
本发明是鉴于上述的现有技术所具有的问题而完成的，其目的在于，提供一种具有可使具有稳定特性的TFT容易地形成的配线结构的、有源矩阵基板和具有该有源矩阵基板的显示面板及显示装置。
用于解决技术问题的技术方案
为了解决上述技术问题，本发明的一个实施方式的有源矩阵基板包括由半导体层和与该半导体层电连接的电极构成的薄膜晶体管，该有源矩阵基板的特征在于：上述电极包括：以覆盖上述半导体层的上表面的一部分的方式层叠的第一金属层；和层叠于上述第一金属层的第二金属层，上述半导体层、上述第一金属层和上述第二金属层构成为台阶状，在构成为上述台阶状的部分中，上述第一金属层的周边与上述第二金属层的周边的距离大于0.4μm且小于1.5μm。
根据上述结构，包括第一金属层，并且第一金属层的周边与第二金属层的周边的距离大于0.4μm，由此，能够使半导体层与第二金属层充分分离。因此，在制造有源矩阵基板的过程中，例如对电极进行图案形成时等，能够防止用于第二金属层的材料移动到半导体层。
因此，能够防止TFT的特性降低，得到稳定的特性。另外，还能够在第二金属层中使用任意金属而不降低TFT的特性。
另外，第一金属层的周边与第二金属层的周边的距离小于1.5μm，由此，能够防止在对电极进行图案形成时使用的抗蚀剂被剥离，即使为细的配线也能够容易地形成。因此，根据本发明，能够实现可使具有稳定特性的TFT容易地形成的有源矩阵基板。
本发明的其他的目的、特征和优点能够根据如下所示的记载得以充分理解。另外，本发明的优点通过参照了附图的以下说明能够更加明确。
发明效果
本发明的有源矩阵基板，如上所述，包括由半导体层和与该半导体层电连接的电极构成的薄膜晶体管，上述电极包括：以覆盖上述半导体层的上表面的一部分的方式层叠的第一金属层；和层叠于上述第一金属层的第二金属层，上述半导体层、上述第一金属层和上述第二金属层构成为台阶状，在构成为上述台阶状的部分中，上述第一金属层的周边与上述第二金属层的周边的距离大于0.4μm且小于1.5μm，因此，能够提供一种具有可使具有稳定特性的TFT容易地形成的配线结构的、有源矩阵基板和具有该有源矩阵基板的显示面板及显示装置。
附图说明
图1表示本发明的一个实施方式的有源矩阵基板的一部分的截面图。
图2表示本发明的一个实施方式的有源矩阵基板的主要部分的截面图。
图3是表示本发明的一个实施方式的液晶显示装置的图。
图4（a）～图4（e）是用于说明本发明的一个实施方式的有源矩阵基板的制造方法的图。
图5（a）～图5（c）是用于说明本发明的一个实施方式的对置基板的制造方法的图。
图6（a）～图6（c）是用于说明本发明的一个实施方式的有源矩阵基板的制造方法的图。
图7（a）～图7（d）是用于说明本发明的其他实施方式的有源矩阵基板的制造方法的图。
图8（a）～图8（e）是用于说明本发明的其他实施方式的有源矩阵基板的制造方法的图。
图9（a）～图9（f）是用于说明本发明的其他实施方式的有源矩阵基板的制造方法的图。
图10（a）～图10（f）是用于说明本发明的其他实施方式的有源矩阵基板的制造方法的图。
图11是表示本发明的一个实施例的有源矩阵基板的TFT特性的曲线图。
图12是用于说明本发明的一个实施方式的有源矩阵基板的制造方法的图。
图13是用于说明现有的有源矩阵基板的制造方法的图。
图14表示现有的有源矩阵基板的一部分的截面图。
图15（a）～图15（d）是表示第三工序的湿法蚀刻结束时刻的有源矩阵基板的电子显微镜图像的图。
具体实施方式
[第一实施方式]
下面详细说明本发明的液晶显示装置的第一实施方式。
首先，说明本实施方式的液晶显示装置（显示装置）1的结构。
（液晶显示装置1的结构）
参照图1～图3说明液晶显示装置1的结构。首先，参照图3说明液晶显示装置1的整体结构。图3是表示本发明的一个实施方式的液晶显示装置的图。
液晶显示装置1是具有有源矩阵型的液晶显示面板（显示面板）2的液晶显示装置1。液晶显示面板2如图3所示，有源矩阵基板10A和对置基板30隔着液晶层（未图示）粘贴而形成。
有源矩阵基板10A中，虽未图示，但像素电极被配置为矩阵状，并且划分为：显示能被观察者视觉辨认的图像的显示区域；和设置于显示区域的外侧并且不能被观察者视觉辨认的非显示区域。在非显示区域设置有：用于使扫描配线12接收外部的信号的扫描配线端子部41；和用于使信号配线接收外部的信号的信号配线端子部42。扫描配线端子部41和信号配线端子部42分别与连接至扫描配线12或信号配线的端子配线43连接。
在有源矩阵基板10A，多个扫描配线12与多个信号配线以交叉的方式配置，并且在该交叉部附近形成有薄膜晶体管（以下也称为“TFT”）25。TFT25构成像素部。与各TFT25对应地，设置有信号电极（电极）16、漏极电极（电极）17和像素电极20。TFT25的结构在后面描述。
（TFT25的基本结构）
下面参照图1说明形成在有源矩阵基板10A的TFT25的基本结构。图1表示本发明的一个实施方式的有源矩阵基板的一部分的截面图。另外，图1仅表示有源矩阵基板10A的TFT25附近的一部分。
有源矩阵基板10A包括玻璃11、扫描配线12、绝缘层13、半导体层14、信号电极16、漏极电极17、保护层18、层间绝缘层19和像素电极20。它们通过以图1所示的方式层叠构成TFT25。
TFT25是栅极电极下置型（底栅型）的结构。也就是说，在TFT25中，最下层配置有扫描配线12，在扫描配线12之上形成有绝缘层13和半导体层14，在绝缘层13和半导体层14之上形成有信号电极16和漏极电极17。
半导体层14由沟道层14a和电极接触层14b构成，是用于使信号电极16与漏极电极17导通的层。
作为沟道层14a，例如可以使用非晶硅等，还可以使用氧化锌（ZnO）、具有氧化铟－氧化镓－氧化锌的组成的非晶薄膜（IGZO）等氧化物半导体。
电极接触层14b例如可以是高浓度地掺杂有n型杂质的N+接触层，例如能够使用N+非晶硅等。
信号电极16是设置于信号配线的电极。信号电极16包括下层信号电极（第一金属层）16a和上层信号电极（第二金属层）16b，并且与半导体层14电连接。
漏极电极17包括下层漏极电极（第一金属层）17a和上层漏极电极（第二金属层）17b，并且与半导体层14电连接。漏极电极17经半导体层14与信号电极16电连接。
作为用于下层信号电极16a和下层漏极电极17a的材料，没有特别限制，优选使用在制造工序中难以扩散的金属。例如，能够使用钛（Ti）、钽（Ta）、钼（Mo）或它们的合金等。当采用这样的结构时，由于在制造工序中用于下层信号电极16a和下层漏极电极17a的金属不扩散到半导体层14，因此能够形成具有良好特性的TFT。
作为用于上层信号电极16b和上层漏极电极17b的材料，没有特别限制，例如能够举出铜（Cu）、铜合金、铝（Al）等，优选铜或铜合金。当是铜或铜合金时，由于电阻小，因此能够减少信号电极16或漏极电极17的电阻。
作为铜，例如能够使用纯铜等。另外，作为铜合金，例如能够使用铜－镁合金（CuMg）、铜－锰合金（CuMn）、铜－铝合金（CuAl）、铜－钛合金（CuTi）、铜－锆合金（CuZr）、铜－钼合金（CuMo）等。
扫描配线12在图1中虽未图示，但包括下层扫描配线12a和上层扫描配线12b。作为用于下层扫描配线12a的材料，能够使用与可用于下层信号电极16a和下层漏极电极17a的材料相同的材料。另外，作为用于上层扫描配线12b的金属，能够使用与可用于上层信号电极16b和上层漏极电极17b的材料相同的材料。
作为绝缘层，例如可以使用氮化硅（SiNx）、二氧化硅（SiO2）等，另外，也可以层叠SiNx和SiO2。栅极绝缘膜103的厚度优选为
作为保护层18，例如能够使用氮化硅（SiNx）、二氧化硅（SiO2）等。
作为层间绝缘层19，优选使用具有感光性的材料，例如能够使用感光性丙烯酸树脂。
作为像素电极20，例如能够使用氧化铟锡（ITO）、氧化铟－氧化锌（IZO）等透明导电材料。
接着，以下更详细地说明TFT25的信号电极16和漏极电极17的结构。
（信号电极16和漏极电极17的结构）
参照图2，说明TFT25的信号电极16和漏极电极17的结构。图2表示本发明的一个实施方式的有源矩阵基板的主要部分的截面图。另外，在此说明的是TFT25的漏极电极17的结构，但是TFT25的信号电极16也与漏极电极17一样地构成。
即，在以下的说明中，漏极电极17能够适当替换为信号电极16，下层漏极电极17a能够适当替换为下层信号电极16a，上层漏极电极17b能够适当替换为上层信号电极16b。
在TFT25中，漏极电极17的下层漏极电极17a以覆盖半导体层14的上表面的一部分的方式层叠。在此，下层漏极电极17a以覆盖半导体层14的电极接触层14b的上表面的一部分的方式层叠。另外，上层漏极电极17b层叠在下层漏极电极17a上。而且，在TFT25中，沟道层14a、电极接触层14b、下层漏极电极17a和上层漏极电极17b构成为台阶状。
在构成为该台阶状的部分中，在半导体层14的上表面的未被下层漏极电极17a覆盖的部分14aa和14ba所在的方向上，下层漏极电极17a比上层漏极电极17b更加突出，因此具有未被上层漏极电极17b覆盖的部分17aa。
另外，在构成为该台阶状的部分中，下层漏极电极17a的周边与上层漏极电极17b的周边的距离A大于0.4μm小于1.5μm。
在此，“下层漏极电极17a的周边”是指：下层漏极电极17a的上表面，或与其接续的端面与半导体层14的上表面接触的部分。另外，“上层漏极电极17b的周边”是指：上层漏极电极17b的上表面，或与其接续的端面与下层漏极电极17a的上表面接触的部分。
在本实施方式中，具备下层漏极电极17a，并且距离A大于0.4μm，由此，能够使半导体层14与上层漏极电极17b充分分离。图12是用于说明本发明的一个实施方式的有源矩阵基板的制造方法的图，表示特别是在进行漏极电极17的图案形成时的截面结构。如图12所示，在本实施方式的有源矩阵基板10A中，上层漏极电极17b与半导体层14充分分离。因此，能够防止在进行漏极电极17的图案形成时，上层漏极电极17b的材料移动至半导体层14。
因此，如果采用本实施方式，则无论将何种金属用于上层漏极电极17b，也都能够防止该金属在制造工序中移动至半导体层14。从而，能够防止TFT的特性的降低，得到稳定的特性。换而言之，如果采用本实施方式，则能够在上层漏极电极17b中使用任意金属而不降低TFT的特性。
另外，由于距离A小于1.5μm，因此能够防止在对漏极电极17进行图案形成时使用的抗蚀剂被剥离，即使是细的配线也能够容易地形成。因此，如果采用本实施方式的配线结构，就能够使具有稳定特性的TFT容易地形成。
另外，下层漏极电极17a可以以完全覆盖电极接触层14b的方式层叠。在该情况下，下层漏极电极17a与电极接触层14b一起以覆盖沟道层14a的上表面的一部分的方式层叠，沟道层14a、下层漏极电极17a和上层漏极电极17b构成为台阶状。
另外，电极接触层14b也可以完全覆盖沟道层14a。在该情况下，下层漏极电极17a以覆盖电极接触层14b的上表面的一部分的方式层叠，电极接触层14b、下层漏极电极17a和上层漏极电极17b构成为台阶状。
本实施方式的有源矩阵基板能够适用于显示装置的显示面板。
接着，以下说明本实施方式的液晶显示装置1的制造方法。
首先，说明本实施方式中的有源矩阵基板10A的制造工序。另外，在本实施方式中，以在下层扫描配线12a、下层信号电极16a和下层漏极电极17a中使用Ti，在上层扫描配线12b、上层信号电极16b和上层漏极电极17b中使用Cu的情况为例进行说明。
（有源矩阵基板10A的制造工序）
本实施方式的有源矩阵基板10A通过5次的光刻工序制造。
此处，参照图4（a）～图4（e），按照工序顺序在（1）～（5）中说明本实施方式的有源矩阵基板10A的制造工序。图4（a）～图4（e）是用于说明本发明的一个实施方式的有源矩阵基板的制造方法的图，并且表示各工序结束的时刻的截面结构。另外，图4（a）～图4（e）仅表示有源矩阵基板10A的TFT25附近的一部分。从而，此处说明TFT25附近的制造工序。
（1）第一工序
在第一工序中，如图4（a）所示，形成扫描配线12。首先，在玻璃11上通过溅射法连续地形成作为下层扫描配线12a的Ti膜、和作为上层扫描配线12b的Cu膜后，通过光刻形成抗蚀剂图案。之后，通过后述的方法进行湿法蚀刻，形成下层扫描配线12a和上层扫描配线12b的图案，之后，将抗蚀剂剥离洗净。
在本工序中，虽没有特别限定，但优选形成30～150nm的Ti膜和200～500nm的Cu膜。
（2）第二工序
在第二工序中，如图4（b）所示，形成绝缘层13、沟道层14a和电极接触层14b。首先，通过CVD法连续地形成作为绝缘层13的氮化硅膜、作为沟道层14a的非晶硅膜和作为电极接触层14b的n+非晶硅膜。之后，通过光刻形成抗蚀剂图案。之后，进行干法蚀刻，形成沟道层14a和电极接触层14b的图案之后，将抗蚀剂剥离洗净。
在本工序中，没有特别限定，但优选形成200～500nm的作为绝缘层13的氮化硅膜，形成30～300nm的作为沟道层14a的非晶硅膜，形成50～150nm的作为电极接触层14b的n+非晶硅膜。
（3）第三工序
在第三工序中，如图4（c）所示，形成信号电极16和漏极电极17。信号电极16和漏极电极17在同一层同时成膜之后，通过图案形成而分别形成。
首先，通过溅射法，连续地形成作为下层信号电极16a和下层漏极电极17a的Ti膜、和作为上层信号电极16b和上层漏极电极17b的Cu膜后，通过光刻形成抗蚀剂图案。之后，通过后述的方法，进行湿法蚀刻，形成下层信号电极16a、上层信号电极16b、下层漏极电极17a和上层漏极电极17b各自的图案。进一步，通过干法蚀刻，去除电极接触层14b的一部分。然后，将抗蚀剂剥离洗净。
在本工序中，虽没有特别限定，但优选形成30～150nm的Ti膜和100～400nm的Cu膜。
（4）第四工序
在第四工序中，如图4（d）所示，形成保护层18和层间绝缘层19。首先，通过CVD法成膜作为保护层18的氮化硅。接着，形成作为层间绝缘层19的感光性层间绝缘膜材料的膜之后，通过光刻形成图案。之后，进行干法蚀刻，从而形成保护层18和层间绝缘层19的图案。
在本工序中，虽没有特别限定，但优选形成100～700nm的作为保护层18的氮化硅膜。
（5）第五工序
在第五工序中，如图4（e）所示，形成像素电极20。首先，通过溅射法，形成作为用于形成像素电极20的膜的、氧化铟锡（ITO）或氧化铟－氧化锌（IZO）等透明导电材料的膜之后，通过光刻形成抗蚀剂图案。之后，通过湿法蚀刻，在形成像素电极20的图案之后，将抗蚀剂剥离洗净。
在本工序中，虽没有特别限定，但优选形成50～200nm的作为像素电极20的透明导电材料的膜。
通过以上的工序，制造有源矩阵基板10A。但是，在本发明中，并不现定于如上所述的材料或各层的厚度，作为有源矩阵基板的材料能够使用现有技术中通常使用的材料。
（湿法蚀刻方法）
本实施方式的TFT25的扫描配线12、信号电极16和漏极电极17，如图4（e）所示是下层和上层的两层结构，下层和上层构成为台阶状。
为了设为这样的结构，在本实施方式中，通过以下说明的方法进行上述的第一工序和第三工序的湿法蚀刻。
参照图6（a）～图6（c）说明本实施方式的第一工序中进行的湿法蚀刻的方法。图6（a）～图6（c）是用于说明本发明的一个实施方式的有源矩阵基板的制造方法的图，表示特别是在对扫描配线12进行图案形成时的各阶段的截面图。
在第一工序中，通过如下（1）～（3）中说明的方法进行湿法蚀刻，对扫描配线12进行图案形成。
（1）在第一工序中即将进行湿法蚀刻之前，如图6（a）所示，在玻璃11上形成作为下层扫描配线12a的Ti膜、和作为上层扫描配线12b的Cu膜，并通过光刻形成抗蚀剂50。
（2）接着，使用含有过氧化氢（H2O2）和氟化合物的蚀刻剂，进行湿法蚀刻，如图6（b）所示，同时对TI和Cu进行蚀刻。
在本实施方式中，优选使用H2O2浓度为5%以上且低于20%、氟化合物浓度为0.5%以上且低于3%的蚀刻剂。由此，能够比Ti更快地对Cu进行蚀刻。其结果是，如图6（b）所示，通过使Cu的位移量（蚀刻速率）大于Ti的位移量，能够将下层扫描配线12a和上层扫描配线12b构成为台阶状。
另外，用于本实施方式的蚀刻剂没有特别限定，但优选含有H2O2和氟化合物。如果采用这样的结构，则能够通过蚀刻剂所含的H2O2的浓度来调节Cu的位移量，能够通过氟化合物的浓度来调节Ti的位移量。从而，优选基于Cu和Ti的期望的位移量来适当调节蚀刻剂所含的H2O2和氟化合物的浓度。
（3）接着，将抗蚀剂50剥离洗净，完成如图6（c）所示的扫描配线12的图案。
在第三工序中，也能够通过以上的（1）～（3）中说明的方法进行湿法蚀刻，对信号电极16和漏极电极17进行图案形成。另外，在第三工序中，在上述的方法（2）中使用的蚀刻剂优选H2O2浓度为5%以上且低于20%、氟化合物浓度为0.5%以上且低于3%，蚀刻时间优选进行适量蚀刻（justetching）时间的1.3～3倍的时间。“适量蚀刻时间”是指，信号电极16和漏极电极17的上层（此处为Cu）被蚀刻为与抗蚀剂50的宽度相同的宽度的时间。
由此，能够将信号电极16和漏极电极17各自的下层的周边与上层的周边的距离A设为大于0.4μm且小于1.5μm。
（对置基板30的制造工序）
接着，参照图5（a）～图5（c），说明本实施方式的对置基板30的制造工序。图5（a）～图5（c）是用于说明本发明的一个实施方式的对置基板的制造方法的图，并且表示各工序结束时刻的截面构造。
对置基板30通过以下（1）～（3）中说明的三次光刻工序制造。
（1）如图5（a）所示，在玻璃31上，使用感光性材料，通过光刻形成黑色矩阵32和红色、绿色或蓝色的滤光器33的各层。
（2）如图5（b）所示，通过溅射法，沉积厚度50～200nm的像素电极34之后，通过光刻和湿法蚀刻形成图案，由此形成对置电极。
（3）如图5（c）所示，使用感光性材料，通过光刻形成光间隔物35。
（贴合工序）
进一步，在以下（1）～（3）中说明将有源矩阵基板10A与对置基板30贴合形成液晶层的贴合工序。
（1）首先，在有源矩阵基板10A和对置基板30，通过印刷法形成聚酰亚胺作为取向膜。
（2）接着，印刷密封剂，在使液晶滴落之后，将有源矩阵基板10A与对置基板30贴合。
（3）通过切割（dicing）将贴合了的基板分割。
通过以上工序，制造将有源矩阵基板10A与对置基板30重叠配置并在它们之间形成液晶层的本实施方式的液晶显示装置1。
另外，本发明的一个实施方式的有源矩阵基板和显示面板不限于上述的液晶显示装置，例如也能够适用于有机EL、无机EL、电泳等的显示装置等。由此，具备能够使具有稳定特性的TFT容易地形成的有源矩阵基板，因此能够容易地制造高品质的显示装置。
[实施方式2]
以下，说明本发明的液晶显示装置的第二实施方式。
在本实施方式中，只有有源矩阵基板10A的制造工序与第一实施方式不同，其他的均与第一实施方式相同。因此，在本实施方式中，仅说明与第一实施方式不同之处，对同样结构的部件则标注相同的部件标号，省略其说明。
在本实施方式中，在第一实施方式的有源矩阵基板10A的制造工序中的第三工序中，通过湿法蚀刻和干法蚀刻对信号电极16和漏极电极17进行图案形成。除这一点以外，使用与第一实施方式相同的方法。本实施方式中的扫描配线12、信号电极16和漏极电极17的图案形成通过以下说明的方法进行。
（扫描配线12的图案形成）
首先，参照图6（a）～图6（c），说明本实施方式的第一工序中进行的湿法蚀刻的方法。在第一工序中，通过以下（1）～（3）中说明的方法进行湿法蚀刻，对扫描配线12进行图案形成。
（1）在第一工序中即将进行湿法蚀刻之前，如图6（a）所示，在玻璃11上形成作为下层扫描配线12a的Ti膜、和作为上层扫描配线12b的Cu膜，并通过光刻形成抗蚀剂50。
（2）接着，使用含有过氧化氢（H2O2）和氟化合物的蚀刻剂，进行湿法蚀刻，如图6（b）所示，同时对Ti和Cu进行蚀刻。
在本实施方式中，优选使用H2O2浓度为5%以上且低于20%、氟化合物浓度为0.5%以上且低于3%的蚀刻剂。由此，能够比Ti更快地对Cu进行蚀刻。于是，如图6（b）所示，通过使Cu的位移量（蚀刻速率）大于Ti的位移量，能够将下层扫描配线12a和上层扫描配线12b构成为台阶状。
另外，用于本实施方式的蚀刻剂没有特别限定，但优选含有H2O2和氟化合物。如果采用这样的结构，则能够通过蚀刻剂所含的H2O2的浓度来调节Cu的位移量，而能够通过氟化合物的浓度来调节Ti的位移量。从而，优选基于Cu和Ti的期望的位移量来适当调节蚀刻剂所含的H2O2和氟化合物的浓度。
（3）接着，将抗蚀剂50剥离洗净，完成如图6（c）所示的扫描配线12的图案。
（信号电极16和漏极电极17的图案形成）
接着，参照图7（a）～图7（d），说明本实施方式的第三工序中进行的湿法蚀刻和干法蚀刻的方法。图7（a）～图7（d）是用于说明本发明的其他的实施方式的有源矩阵基板的制造方法的图，表示特别是在对信号电极16进行图案形成时的各阶段的截面图。通过此处所示的方法，对信号电极16和漏极电极17进行图案形成。
在第三工序中，通过以下（4）～（7）中说明的方法，进行湿法蚀刻和干法蚀刻，从而对信号电极16和漏极电极17进行图案形成。
（4）在第三工序中即将进行湿法蚀刻和干法蚀刻之前，如图7（a）所示，在衬底上形成作为下层信号电极16a的Ti膜、和作为上层信号电极16b的Cu膜，并通过光刻形成抗蚀剂50。
（5）接着，使用含有过氧化氢（H2O2）的蚀刻剂，进行湿法蚀刻，如图7（b）所示，对Cu进行蚀刻。
（6）接着，进行干法蚀刻，如图7（c）所示，对Ti进行蚀刻。由此，Ti被蚀刻为与抗蚀剂50的宽度相同的宽度。
（7）将抗蚀剂50剥离洗净，完成如图7（d）所示的信号电极16的图案。
在本实施方式中，由于在湿法蚀刻中抗蚀剂50不被蚀刻，因此Cu被蚀刻得比抗蚀剂50的宽度窄，在之后的干法蚀刻中，Ti被蚀刻为与抗蚀剂50相同的宽度。因此，能够加大Cu与Ti的位移量之差。另外，本实施方式中的湿法蚀刻的时间没有特别限定，但优选基于Cu和Ti的期望的位移量之差来适当调整。
这样，在本实施方式中，通过使Cu的位移量大于Ti的位移量，能够使下层信号电极16a和上层信号电极16b构成为台阶状。
另外，在第三工序中，上述的方法的（5）的湿法蚀刻中使用的蚀刻剂和蚀刻时间优选调整为，信号电极16和漏极电极17的下层的周边与上层的周边的距离A大于0.4μm且小于1.5μm。例如，在上层由铜构成的情况下，使用H2O2浓度为5%以上且低于10%的蚀刻剂，进行适量蚀刻时间的2～4倍的时间的蚀刻。由此，能够使信号电极16和漏极电极17的下层的周边与上层的周边的距离A大于0.4μm且小于1.5μm。
[第三实施方式]
以下说明本发明的液晶显示装置的第三实施方式。
在本实施方式中，只有有源矩阵基板10B不具备层间绝缘层19这一点与第一实施方式和第二实施方式不同，其他的结构均与第一实施方式和第二实施方式相同。因此，在本实施方式中，仅说明与第一实施方式和第二实施方式不同之处，对同样结构的部件则标注相同的部件标号，省略其说明。
以下，参照图8（a）～图8（e），按工序顺序在（1）～（5）中说明本实施方式的有源矩阵基板10B的制造工序。图8（a）～图8（e）是用于说明本发明的其他的实施方式的有源矩阵基板的制造方法的图，并且表示各工序结束时刻的截面构造。另外，图8（a）～图8（e）仅表示有源矩阵基板10A的TFT25附近的一部分。因此，此处说明TFT25附近的制造工序。
（1）第一工序
在第一工序中，使用与第一实施方式和第二实施方式的第一工序相同的方法，如图8（a）所示，形成扫描配线12。
（2）第二工序
在第二工序中，使用与第一实施方式和第二实施方式的第二工序相同的方法，如图8（b）所示，形成绝缘层13、沟道层14a和电极接触层14b。
（3）第三工序
在第三工序中，使用与第一实施方式和第二实施方式的第三工序相同的方法，如图8（c）所示，形成信号电极16和漏极电极17。
（4）第四工序
在第四工序中，如图8（d）所示，形成保护层18。首先，通过CVD法，形成作为保护层18的氮化硅膜后，通过光刻形成抗蚀剂图案。通过干法蚀刻，形成保护层18的图案之后，将抗蚀剂剥离洗净。
在本工序中，虽没有特别限定，但优选形成100～700nm的作为保护层18的氮化硅膜。
（5）第五工序
在第五工序中，使用与第一实施方式和第二实施方式的第五工序相同的方法，如图8（e）所示，形成像素电极20。
通过以上的工序，制造有源矩阵基板10B。
[第四实施方式]
以下说明本发明的液晶显示装置的第四实施方式。
在本实施方式中，只有有源矩阵基板10C具备沟道保护层21这一点与第一实施方式和第二实施方式不同，其他的结构均与第一实施方式和第二实施方式相同。因此，在本实施方式中，仅说明与第一实施方式和第二实施方式不同之处，对同样结构的部件则标注相同的部件标号，省略其说明。
以下，参照图9（a）～图9（f），按工序顺序在（1）～（5）中说明本实施方式的有源矩阵基板10C的制造工序。图9（a）～图9（f）是用于说明本发明的其他的实施方式的有源矩阵基板的制造方法的图，并且表示各工序结束时刻的截面构造。另外，图9（a）～图9（f）仅表示有源矩阵基板10C的TFT25附近的一部分。因此，此处说明TFT25附近的制造工序。
（1）第一工序
在第一工序中，使用与第一实施方式和第二实施方式的第一工序相同的方法，如图9（a）所示，形成扫描配线12。
（2）第二工序
在第二工序中，如图9（b）所示，形成绝缘层13、沟道层14a和沟道保护层21。首先，通过CVD法，连续地形成作为绝缘层13的氮化硅膜、作为沟道层14a的非晶硅膜、和作为沟道保护层21的氮化硅膜。之后，通过光刻形成抗蚀剂图案，并进行干法蚀刻，形成沟道保护层21的图案之后，将抗蚀剂剥离洗净。
在本工序中，虽没有特别限定，但优选形成200～500nm的作为绝缘层13的氮化硅膜、30～300nm的作为沟道层14a的非晶硅膜、100～300nm的作为沟道保护层21的氮化硅膜。
（3）第三工序
在第三工序中，形成电极接触层14b、信号电极16和漏极电极17。信号电极16和漏极电极17在同一层同时形成之后，通过图案形成而分别形成。
首先，如图9（c）所示，通过CVD法，形成作为电极接触层14b的n+非晶硅膜。接着，如图9（d）所示，通过溅射法，连续地形成作为下层信号电极16a和下层漏极电极17a的Ti膜、作为上层信号电极16b和上层漏极电极17b的Cu膜。接着，通过光刻形成抗蚀剂图案。之后，通过第一实施方式和第二实施方式所记载的方法，形成下层信号电极16a、上层信号电极16b、下层漏极电极17a和上层漏极电极17b各自的图案。进一步，通过干法蚀刻，去除沟道保护层21上的电极接触层14b的一部分。然后，将抗蚀剂剥离洗净。
在本工序中，虽没有特别限定，但优选形成50～150nm的作为电极接触层14b的n+非晶硅膜、30～150nm的Ti膜、100～400nm的Cu膜。
（4）第四工序
在第四工序中，使用与第一实施方式和第二实施方式的第四工序相同的方法，如图9（e）所示，形成保护层18和层间绝缘层19。
（5）第五工序
在第五工序中，使用与第一实施方式和第二实施方式的第五工序相同的方法，如图9（f）所示，形成像素电极20。
通过以上的工序，制造有源矩阵基板10C。
[第五实施方式]
以下说明本发明的液晶显示装置的第五实施方式。
在本实施方式中，在有源矩阵基板10D中保护层18与层间绝缘层19之间形成有黑色矩阵22和彩色滤光片23的层这一点以及在对置基板中未形成黑色矩阵32和彩色滤光片33的层这一点与第一实施方式和第二实施方式不同，其他的结构均与第一实施方式和第二实施方式相同。因此，在本实施方式中，仅说明与第一实施方式和第二实施方式不同之处，对同样结构的部件则标注相同的部件标号，省略其说明。
以下，参照图10（a）～图10（f），按工序顺序在（1）～（6）中说明本实施方式的有源矩阵基板10D的制造工序。图10（a）～图10（f）是用于说明本发明的其他的实施方式的有源矩阵基板的制造方法的图，并且表示各工序结束时刻的截面构造。另外，图10（a）～图10（f）仅表示有源矩阵基板10D的TFT25附近的一部分。因此，此处说明TFT25附近的制造工序。
（1）第一工序、（2）第二工序和（3）第三工序与第一实施方式和第二实施方式完全相同，因此在此处省略。图10（a）～图10（c）表示这些各工序结束时刻的截面构造。
（4）第四工序
在第四工序中，如图10（d）所示，形成保护层18、黑色矩阵22和彩色滤光片23。首先，通过CVD法，作为保护层18形成氮化硅膜。接着，使用感光性材料，通过光刻，形成黑色矩阵22和红色、绿色、蓝色的彩色滤光片23的层。
在本工序中，虽没有特别限定，但优选，形成100～700nm的作为保护层18的氮化硅膜。
（5）第五工序
在第五工序中，如图10（e）所示，形成层间绝缘层19。形成作为层间绝缘层19的感光性层间绝缘膜材料的膜之后，通过光刻形成图案。之后，进行干法蚀刻，形成层间绝缘层19的图案。
（6）第六工序
在第六工序中，如图10（f）所示，形成像素电极20。首先，通过溅射法，形成作为用于形成像素电极20的膜的、ITO（或IZO）等透明导电材料的膜之后，通过光刻形成抗蚀剂图案。之后，通过湿法蚀刻，在形成像素电极20的图案之后，将抗蚀剂剥离洗净。
在本工序中，虽没有特别限定，但优选形成50～200nm的作为像素电极20的透明导电材料的膜。
通过以上的工序，制造有源矩阵基板10D。
在本实施方式中，有源矩阵基板10D具有黑色矩阵22和彩色滤光片23，所以，对置基板无需具有黑色矩阵和滤光器的层。因此，虽未图示，但本实施方式的对置基板为不具有黑色矩阵和滤光器的结构。
本发明并不限于上述的各实施方式，在权利要求所示的范围内可以进行各种改变，本发明的技术范围也涵盖将分别公开在不同的实施方式中的技术方案适当组合而得到的实施方式。
实施例
[实施例1]
制作具有与图1所示的结构同样的结构的TFT的有源矩阵基板，测量了TFT特性。有源矩阵基板是使用第二实施方式中说明的方法制作的。即，在第三工序中，通过湿法蚀刻和干法蚀刻进行信号电极16和漏极电极17的图案形成。
在第三工序中，根据三种条件进行湿法蚀刻，制作了三种有源矩阵基板。三种条件是指，使用适当的H2O2浓度的蚀刻剂进行湿法蚀刻的时间分别设定为适量蚀刻时间的1.5倍、1.75倍、2倍的时间。由此，在各有源矩阵基板中，形成信号电极16和漏极电极17的下层的周边与上层的周边的距离A分别为0.2μm、0.3μm、0.45μm的TFT。
使用这些有源矩阵基板，调查TFT特性。TFT特性使用人工探测器（manualprober）和半导体参数分析仪（アジレント（Agilent）公司制）进行测量。
图11表示其结果。图11是表示本发明的一个实施例的有源矩阵基板的TFT特性的曲线图。如图11所示，在距离A为0.5μm以下的情况下，即0.2μm或0.3μm的情况下，TFT特性较大地向正（plus）侧位移。另一方面，在距离A为0.45μm的情况下，得到了良好的TFT特性。
[实施例2]
制作具有与图1所示的结构同样的结构的TFT的有源矩阵基板，评价了其制作条件。有源矩阵基板是使用第一实施方式中说明的方法制作的。即，在第三工序中仅通过湿法蚀刻进行信号电极16和漏极电极17的图案形成。
在第三工序中，根据三种条件进行湿法蚀刻，制作了三种有源矩阵基板。
三种条件是指，蚀刻剂中的H2O2浓度设定为三个层次的三种蚀刻剂，使用各个蚀刻剂进行蚀刻。由此，在各有源矩阵基板中，形成信号电极16和漏极电极17的下层的周边与上层的周边的距离A分别为1.0μm、1.3μm、1.6μm的TFT。
在第三工序的湿法蚀刻结束时刻，通过电子显微镜观察各有源矩阵基板的漏极电极17和抗蚀剂50（光抗蚀剂）的截面形状。图15（a）～（c）表示其结果。
图15的（a）～（d）是表示第三工序的湿法蚀刻结束时刻的有源矩阵基板的电子显微镜图像的图。另外，图15（a）表示距离A为1.0μm的有源矩阵基板的截面，图15（b）表示距离A为1.3μm的有源矩阵基板的截面，图15（c）表示距离A为1.6μm的有源矩阵基板的截面。另外，图15（d）是从上方观察从图15（c）所示的有源矩阵基板去除抗蚀剂50的结构的图。
图15（a）或图15（b）所示的距离A为1.0μm或1.3μm的有源矩阵基板中，抗蚀剂50稳定残留。该有源矩阵基板能够在湿法蚀刻后继续进行干法蚀刻。
然而，图15（c）～（d）所示的距离A为1.6μm的有源矩阵基板中，则在漏极电极17的宽度细的部分存在抗蚀剂50剥离了的部位。该有源矩阵基板为无法在湿法蚀刻后继续进行干法蚀刻的状态。
由本实施例可知，在距离A为1.0μm或1.3μm的情况下，能够防止对漏极电极17进行图案形成时使用的抗蚀剂50被剥离。即，强有力地启示了：当距离A小于1.5μm时，能够防止抗蚀剂被剥离，即使是细的配线也能够容易地形成。
另外，在本发明的一个实施方式的有源矩阵基板中，优选上述第二金属层含有铜或铜合金。
如果采用上述的结构，则由于铜或铜合金电阻低，而能够降低电极电阻。另外，在制造有源矩阵基板时，能够防止该铜或铜合金移动到半导体层，因此，能够防止TFT的特性降低，得到稳定的特性。
另外，在本发明的一个实施方式的有源矩阵基板中，优选上述第一金属层包含选自钛、钽、钼和它们的合金中的至少一种。
如果采用上述的结构，则由于钛、钽、钼和它们的合金难以通过干法蚀刻等而进一步扩散，因此在制造过程中不会移动到半导体层上。从而，能够防止TFT的特性降低，能够得到稳定的特性。
另外，在本发明的一个实施方式的有源矩阵基板中，优选上述电极为信号电极或漏极电极。
如果采用上述的结构，则能够在信号电极或漏极电极的第二金属层中使用任意金属而不降低TFT的特性。另外，能够防止在对信号电极或漏极电极进行图案形成时使用的抗蚀剂被剥离，在信号电极或漏极电极细的情况下，也能够容易地形成。
另外，在本发明的一个实施方式的有源矩阵基板中，优选上述薄膜晶体管包括两个上述电极，两个上述电极的各自的构成为上述台阶状的部分，以夹着上述半导体层的上表面的未被上述第一金属层覆盖的部分的方式相对配置。
如果采用上述的结构，则能够提供一种具有稳定的特性的TFT。
另外，在本发明的一个实施方式的有源矩阵基板中，优选两个上述电极中的一个为信号电极，两个上述电极中的另一个为漏极电极。
如果采用上述的结构，则能够在信号电极或漏极电极的第二金属层中使用任意金属而不降低TFT的特性。另外，能够防止在对信号电极或漏极电极进行图案形成时使用的抗蚀剂被剥离，在信号电极或漏极电极细的情况下，也能够容易地形成。
为了解决上述的课题，本发明的一个实施方式的显示面板，其特征在于，包括上述的任一种有源矩阵基板。另外，本发明的一个实施方式的显示装置，其特征在于，包括上述显示面板。
如果采用上述的结构，就能够提供一种具有可使具有稳定特性的TFT容易地形成的有源矩阵基板的显示面板和显示装置。
发明的详细说明的项目中描述的具体实施方式或实施例只是为了明确本发明的技术内容，而不应狭义地解释为本发明仅限定于上述的具体例，在本发明的精神和记载的技术方案所要求的范围内，能够进行各种变更而实施。
产业上的可利用性
根据本发明，能够使具有稳定的特性的TFT容易地形成，因此能够适用于制造高质量的有源矩阵基板和液晶显示装置的情况。
符号说明
1液晶显示装置（显示装置）
2液晶显示面板（显示面板）
10A有源矩阵基板
14半导体层
16信号电极（电极）
16a下层信号电极（第一金属层）
16b上层信号电极（第二金属层）
17漏极电极（电极）
17a下层漏极电极（第一金属层）
17b上层漏极电极（第二金属层）
25TFT（薄膜晶体管）

Claims (7)

1.一种有源矩阵基板，其包括由半导体层和与该半导体层电连接的电极构成的薄膜晶体管，该有源矩阵基板的特征在于：
所述半导体层包括沟道层，所述电极为信号电极和漏极电极，
所述信号电极包括：
以覆盖所述半导体层的上表面的一部分的方式层叠的第一信号电极金属层；和
以覆盖所述第一信号电极金属层的上表面的一部分的方式层叠于所述第一信号电极金属层的第二信号电极金属层，
所述第一信号电极金属层的上表面的未被所述第二信号电极金属层覆盖的部分，比所述第二信号电极金属层向所述沟道层突出，
所述漏极电极包括：
以覆盖所述半导体层的上表面的一部分的方式层叠的第一漏极电极金属层；和
以覆盖所述第一漏极电极金属层的上表面的一部分的方式层叠于所述第一漏极电极金属层的第二漏极电极金属层，
所述第一漏极电极金属层的上表面的未被所述第二漏极电极金属层覆盖的部分，比所述第二漏极电极金属层向所述沟道层突出，
所述半导体层、所述第一信号电极金属层和所述第二信号电极金属层构成为台阶状，所述半导体层、所述第一漏极电极金属层和所述第二漏极电极金属层构成为台阶状，
在构成为所述台阶状的部分中，所述第一信号电极金属层的周边与所述第二信号电极金属层的周边的距离大于0.4μm且小于1.5μm，所述第一漏极电极金属层的周边与所述第二漏极电极金属层的周边的距离大于0.4μm且小于1.5μm。
2.如权利要求1所述的有源矩阵基板，其特征在于：
所述第二信号电极金属层和所述第二漏极电极金属层均包含铜或铜合金。
3.如权利要求1或2所述的有源矩阵基板，其特征在于：
所述第一信号电极金属层和所述第一漏极电极金属层均包含选自钛、钽、钼和它们的合金中的至少一种。
4.如权利要求1或2所述的有源矩阵基板，其特征在于：
所述半导体层包含氧化物半导体。
5.如权利要求4所述的有源矩阵基板，其特征在于：
所述氧化物半导体具有氧化铟－氧化镓－氧化锌的组成。
6.一种显示面板，其特征在于：
包括权利要求1至5中任一项所述的有源矩阵基板。
7.一种显示装置，其特征在于：
包括权利要求6所述的显示面板。
CN201280007738.XA 2011-02-07 2012-01-31 有源矩阵基板、显示面板和显示装置 Expired - Fee Related CN103348484B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011024299 2011-02-07
JP2011-024299 2011-02-07
PCT/JP2012/052107 WO2012108301A1 (ja) 2011-02-07 2012-01-31 アクティブマトリクス基板、表示パネル及び表示装置

Publications (2)

Publication Number Publication Date
CN103348484A CN103348484A (zh) 2013-10-09
CN103348484B true CN103348484B (zh) 2016-03-30

Family

ID=46638517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280007738.XA Expired - Fee Related CN103348484B (zh) 2011-02-07 2012-01-31 有源矩阵基板、显示面板和显示装置

Country Status (7)

Country Link
US (1) US9070600B2 (zh)
EP (1) EP2674981A4 (zh)
JP (1) JP5315468B2 (zh)
KR (1) KR101486180B1 (zh)
CN (1) CN103348484B (zh)
TW (1) TWI507800B (zh)
WO (1) WO2012108301A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6283191B2 (ja) * 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103295970B (zh) * 2013-06-05 2015-04-29 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101527117B1 (ko) * 2013-06-27 2015-06-09 삼성디스플레이 주식회사 식각액 조성물, 이를 이용한 금속 배선 제조 방법 및 박막 트랜지스터 기판 제조방법
CN104319285A (zh) * 2014-10-27 2015-01-28 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
US10164118B2 (en) 2014-11-28 2018-12-25 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
TWI585954B (zh) 2016-03-02 2017-06-01 群創光電股份有限公司 電晶體陣列基板及應用之顯示面板
KR102068870B1 (ko) * 2016-06-17 2020-01-21 주식회사 엘지화학 전극 구조체, 이를 포함하는 전자 소자 및 이의 제조방법
CN107039284A (zh) * 2017-04-17 2017-08-11 武汉华星光电技术有限公司 一种制作低温多晶硅薄膜晶体管的方法
US10651257B2 (en) * 2017-12-18 2020-05-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
KR20210062478A (ko) 2019-11-21 2021-05-31 대한민국(전북기계공업고등학교장) 음성인식 자외선 섬유 살균탈취기
CN112599630B (zh) * 2020-12-07 2022-06-10 Tcl华星光电技术有限公司 光传感器和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
CN101335274A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2590938B2 (ja) 1987-10-02 1997-03-19 旭硝子株式会社 薄膜トランジスタ基板
JP2000101091A (ja) * 1998-09-28 2000-04-07 Sharp Corp 薄膜トランジスタ
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2002341373A (ja) 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd アクティブマトリクス基板
JP2006261705A (ja) * 2006-06-23 2006-09-28 Sharp Corp 薄膜トランジスタ及びその製造方法
KR100937173B1 (ko) 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
JP5435907B2 (ja) * 2007-08-17 2014-03-05 株式会社半導体エネルギー研究所 表示装置の作製方法
US9024311B2 (en) 2009-06-24 2015-05-05 Sharp Kabushiki Kaisha Thin film transistor, method for manufacturing same, active matrix substrate, display panel and display device
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
CN101335274A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2012108301A1 (ja) 2012-08-16
CN103348484A (zh) 2013-10-09
US9070600B2 (en) 2015-06-30
KR101486180B1 (ko) 2015-01-23
JP5315468B2 (ja) 2013-10-16
EP2674981A1 (en) 2013-12-18
EP2674981A4 (en) 2017-08-30
JPWO2012108301A1 (ja) 2014-07-03
TWI507800B (zh) 2015-11-11
US20140014952A1 (en) 2014-01-16
TW201248280A (en) 2012-12-01
KR20130106877A (ko) 2013-09-30

Similar Documents

Publication Publication Date Title
CN103348484B (zh) 有源矩阵基板、显示面板和显示装置
US10276593B2 (en) Active matrix substrate and method for manufacturing same, display device using active matrix substrate
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
KR101065130B1 (ko) 표시 장치
CN100514657C (zh) 有源矩阵衬底及其制造方法
US8957418B2 (en) Semiconductor device and display apparatus
US20170084751A1 (en) Thin film transistor and method of manufacturing the same
CN103299429B (zh) 有源矩阵基板及其制造方法以及显示面板
WO2012008080A1 (ja) 薄膜トランジスタ基板
WO2015098183A1 (ja) アクティブマトリクス基板の製造方法および表示装置の製造方法ならびに表示装置
CN103941505B (zh) 一种阵列基板及其制备方法和显示装置
WO2014034617A1 (ja) 回路基板及び表示装置
JP2003107523A (ja) 液晶表示装置
WO2013080516A1 (ja) 薄膜トランジスタ基板及びそれを備えた表示装置並びに薄膜トランジスタ基板の製造方法
KR20100005457A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN103633098B (zh) 显示装置及其制造方法
JP2016122683A (ja) 薄膜トランジスタ基板およびその製造方法
KR101837656B1 (ko) 액정표시장치
CN106233196B (zh) 液晶显示面板及其制造方法
JPWO2006109585A1 (ja) 導電層を備えた基板、表示装置および導電層を備えた基板の製造方法
CN103941448B (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
KR101980752B1 (ko) 박막트랜지스터, 액정표시소자 및 그 제조방법
JP2010128323A (ja) アクティブマトリクス基板及び液晶表示装置
KR20080012448A (ko) 액정표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160330

Termination date: 20200131