CN104576398B - 一种具有抗辐照性能的vdmos器件制造方法 - Google Patents

一种具有抗辐照性能的vdmos器件制造方法 Download PDF

Info

Publication number
CN104576398B
CN104576398B CN201410770922.0A CN201410770922A CN104576398B CN 104576398 B CN104576398 B CN 104576398B CN 201410770922 A CN201410770922 A CN 201410770922A CN 104576398 B CN104576398 B CN 104576398B
Authority
CN
China
Prior art keywords
gate
vdmos device
manufacture method
silica
radiation performance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410770922.0A
Other languages
English (en)
Other versions
CN104576398A (zh
Inventor
赵元富
张文敏
王传敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201410770922.0A priority Critical patent/CN104576398B/zh
Publication of CN104576398A publication Critical patent/CN104576398A/zh
Application granted granted Critical
Publication of CN104576398B publication Critical patent/CN104576398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种具有抗辐照性能的VDMOS器件制造方法,栅氧化层形成之后在其上蒸发铝,然后高温扩铝,形成Si‑O‑Al结构的栅介质。本发明可以减少VDMOS器件在受到辐照时,栅介质中积累的正电荷,提高器件的抗总剂量辐照能力;同时Si‑O‑Al结构的栅介质具有比常规二氧化硅栅介质更高的介电常数,可以提高器件的抗单粒子栅穿能力。本发明的制造方法有效的克服了抗总剂量辐照和单粒子栅穿对于栅介质厚度需求的矛盾,能够同时实现两者的优化,工艺简单,有利于提高VDMOS器件的抗辐照性能。

Description

一种具有抗辐照性能的VDMOS器件制造方法
技术领域
本发明涉及一种具有抗辐照性能的VDMOS器件制造方法,属于半导体器件制造领域。
背景技术
VDMOS以其开关速度快、输入电阻高、频率特性好、驱动能力高、跨导线性度高等优点,广泛应用在空间系统的电源电路中。空间中存在大量的带电粒子及宇宙射线,会造成器件的参数及性能发生退化,严重时可能失效。为保证航天器的正常工作,VDMOS的抗辐照加固具有重大意义。
近地球轨道的地球卫星每年接受的辐照总剂量为10Krad,远地球轨道的地球卫星每年接受的辐照总剂量为1000Krad。VDMOS器件受总剂量辐照后性能的退化主要包括阈值电压漂移、击穿电压变化、导通电阻增加和反向漏电流增加。总剂量辐照效应是由于粒子入射到VDMOS器件时,能够在栅氧化层中产生电子空穴对,当栅极施加正向偏置电压时,电子能够在较短的时间内离开栅氧化层,空穴则向SiO2-Si界面移动。空穴到达SiO2-Si界面附近时,可能被位于那里的陷阱态俘获,成为氧化层固定电荷。栅氧中积累的正电荷会引起器件的性能退化。
此外,空间辐照环境中的高能质子、中子、а粒子、重离子等还会导致航天器电子系统中的VDMOS器件发生单粒子效应。如果高能粒子从栅漏交叠的位置入射,在零栅压或负栅压的偏置条件下,重离子轰击产生的电子向漏接触区运动,空穴则向SiO2/Si界面运动。空穴向p-body的扩散运动要比向界面的漂移运动慢得多,这就造成空穴在轰击面附近的SiO2/Si界面堆积。大量正电荷的堆积,导致局域瞬态电场增加,若超过栅氧介质的临界击穿电场,则集聚的空穴就会通过氧化层放电,引发器件的器件栅漏之间的栅介质局部击穿,造成器件的永久性栅漏短路,这就是单粒子栅穿效应。
常规提高抗总剂量辐照性能的措施有减薄栅氧层厚度,改进氧化层质量等。但是减薄栅氧层厚度会使得器件在受到重粒子入射时,等量的空穴在栅介质中产生的电场增强,不利于抗单粒子栅穿。而氧化层质量的改进也受制于原材料自身的限制,不可避免的存在缺陷。
发明内容
本发明的技术解决问题是:克服现有技术的不足,提供一种具有抗辐照性能的VDMOS器件制造方法,提高VDMOS器件的抗辐照能力。
本发明的技术解决方案是:一种具有抗辐照性能的VDMOS器件制造方法,包括以下步骤:
(1)选取硅外延片,通过光刻刻蚀技术在硅外延片的正面形成有源区及终端环;
(2)在步骤(1)的有源区通过热氧化形成一层二氧化硅栅氧化层;
(3)在步骤(2)的栅氧化层上蒸发一层金属铝;
(4)把经过步骤(3)处理后的硅片放置在高温扩散炉中,使金属铝扩散到二氧化硅栅氧化层中;
(5)在掺杂铝的二氧化硅栅氧化层上淀积一层多晶硅,通过光刻刻蚀形成多晶硅栅;
(6)通过硼注入及扩散工艺形成p-body区及P+区,通过磷注入及扩散工艺形成源区;
(7)在经过步骤(6)处理后的硅片上淀积二氧化硅介质层,刻蚀二氧化硅形成接触孔,然后进行正面金属化、钝化、刻蚀PAD区、减薄,最后进行背面金属化工艺,完成VDMOS器件制造。
所述步骤(2)中二氧化硅栅氧化层的厚度为
所述步骤(3)中金属铝的厚度为
所述步骤(4)中高温扩散炉的温度为800—1300℃,扩散时间为10—300min。
本发明与现有技术相比,具有以下优点:
(1)本发明工艺简单,与传统VDMOS制造工艺兼容;
(2)本发明采用掺铝的二氧化硅作为栅介质(即Si-O-Al结构的栅介质),可以减少辐照时正电荷的积累,提高器件的抗总剂量辐照能力;
(3)本发明采用掺铝的二氧化硅作为栅介质,提高了栅介质的介电常数,降低器件受到辐照时栅介质中的电场,提高器件的抗单粒子栅穿能力;
(4)采用本发明方法制造的VDMOS器件克服了传统方法中抗总剂量辐照和单粒子栅穿对于栅氧厚度需求的矛盾,能够同时实现两者的优化。
附图说明
图1为本发明方法的制造流程图;
图2为在硅片上形成一层二氧化硅栅氧化层的示意图;
图3为在二氧化硅上淀积铝后退火形成Si-O-Al结构的新型栅介质示意图;
图4为形成多晶硅栅的示意图;
图5为形成p-body区、P+区和源区的示意图;
图6为本发明具有抗辐照性能的VDMOS器件剖面图;
其中附图中各标记意义如下:1为N+衬底,2为N-外延层,3为二氧化硅栅氧化层,3’为掺杂铝的二氧化硅栅介质,4为多晶硅栅,5为p-body区,6为P+区,7为源区,8为源极金属,9为二氧化硅介质层,10为漏极金属。
具体实施方式
本发明在传统VDMOS制造流程的基础上进行改进,使VDMOS器件具有抗辐照性能。具体原理为:采用掺杂铝杂质的二氧化硅栅氧化层作为器件的栅介质,其中掺杂的铝杂质作为电子捕获中心可以减少辐照时正电荷的积累,提高抗总剂量辐射的能力,同时提高了栅介质的介电常数,降低器件受到辐照时栅介质中的电场,提高器件的抗单粒子栅穿能力。
本发明的具体流程如图1所示,举例说明具体实施步骤如下:
(1)选取<100>晶向、结构为N+N-的硅外延片,N-高阻层电阻率为5Ω·cm,厚度为17μm。然后用传统方法在硅外延片的N-面形成有源区及终端环。
(2)在有源区用热氧化的方法生长一层厚度为的二氧化硅栅氧化层3,如图2所示。
(3)在二氧化硅栅氧化层3上蒸发一层厚度为的铝。
(4)将经过上述处理的硅片放置在1150℃的高温扩散炉中进行铝掺杂,时间为60min,使金属铝扩散到二氧化硅栅氧化层中,形成Si-O-Al结构的栅介质3’,如图3所示。
(5)在Si-O-Al结构的栅介质3’上淀积一层多晶硅,通过光刻刻蚀形成多晶硅栅4,如图4所示。
(6)通过硼注入及扩散工艺在硅片上形成p-body区5及P+区6,通过磷注入及扩散工艺在硅片上形成源区7,如图5所示。
(7)之后按照传统VDMOS制造工艺淀积二氧化硅介质层9,刻蚀形成金属接触孔,然后进行正面金属化、钝化、刻蚀PAD区、减薄,最后进行背面金属化,完成VDMOS器件制造。
其中第(7)步正面金属化是指在刻蚀完接触孔的硅片上蒸发一层金属,这层金属通过接触孔与源区7接触,形成源极金属8。在硅片衬底面蒸发一层金属,形成漏极金属10。
按照本发明方法之后的VDMOS器件结构如图6所示。
本发明采用掺铝的二氧化硅作为栅介质(即Si-O-Al结构的栅介质),可以提高器件的抗总剂量辐照能力。原因如下:辐照在栅氧化层中激发电子-空穴对,在正栅压的作用下,电子离开栅氧化层,空穴被俘获成为Si02-Si界面的正电荷,正电荷的积累是引起器件性能退化的原因。铝在二氧化硅中是一种电子捕获中心,因此采用掺铝的二氧化硅作为栅介质,可以减少辐照时栅氧化层中正电荷的积累,提高器件的抗总剂量辐照能力;
本发明采用掺铝的二氧化硅作为栅介质,提高器件的抗单粒子栅穿能力。原因如下:单粒子栅穿是由于器件在受到辐照时,正电荷的堆积引起栅介质中电场超出介质的临界击穿电场,引发器件的栅介质局部击穿,造成器件的永久性栅漏短路。栅穿区域相当于一个平板电容器,氧化硅中的纵向电场可以表示为其中Q为堆积的正电荷量,ε为栅氧化层的介电常数,S为栅穿敏感区域的面积,tox为二氧化硅栅氧化层的厚度。可见,提高栅氧化层的介电常数可以减小其中的纵向电场,降低单粒子栅穿发生的可能性。氧化铝是一种高k介质,其介电常数高于二氧化硅,因此采用掺铝的二氧化硅可以降低器件在受到辐照时栅介质中的纵向电场,提高器件的抗单粒子栅穿能力。
采用本发明方法制造的VDMOS器件克服了传统方法中抗总剂量辐照和单粒子栅穿对于栅氧厚度需求的矛盾,能够同时实现两者的优化。原因如下:减薄氧化层厚度是传统提高器件抗总剂量能力的方法。但是根据提高单粒子栅穿能力,需要增大栅氧化层厚度以减小辐照时其中的纵向电场。因此传统改变栅氧化层的方法对于总剂量辐照和单粒子栅穿能力的改善相矛盾。采用掺铝的二氧化硅作为栅介质,可以同时改善两种效应,实现两者的优化。
本发明说明书中未作详细描述的内容属本领域专业技术人员的公知技术。

Claims (4)

1.一种具有抗辐照性能的VDMOS器件制造方法,其特征在于包括以下步骤:
(1)选取硅外延片,通过光刻刻蚀技术在硅外延片的正面形成有源区及终端环;
(2)在步骤(1)的有源区通过热氧化形成一层二氧化硅栅氧化层;
(3)在步骤(2)的栅氧化层上蒸发一层金属铝;
(4)把经过步骤(3)处理后的硅片放置在高温扩散炉中,使金属铝扩散到二氧化硅栅氧化层中;
(5)在掺杂铝的二氧化硅栅氧化层上淀积一层多晶硅,通过光刻刻蚀形成多晶硅栅;
(6)通过硼注入及扩散工艺形成p-body区及P+区,通过磷注入及扩散工艺形成源区;
(7)在经过步骤(6)处理后的硅片上淀积二氧化硅介质层,刻蚀二氧化硅形成接触孔,然后进行正面金属化、钝化、刻蚀PAD区、减薄,最后进行背面金属化工艺,完成VDMOS器件制造。
2.根据权利要求1所述的一种具有抗辐照性能的VDMOS器件制造方法,其特征在于:所述步骤(2)中二氧化硅栅氧化层的厚度为
3.根据权利要求1所述的一种具有抗辐照性能的VDMOS器件制造方法,其特征在于:所述步骤(3)中金属铝的厚度为
4.根据权利要求1所述的一种具有抗辐照性能的VDMOS器件制造方法,其特征在于:所述步骤(4)中高温扩散炉的温度为800—1300℃,扩散时间为10—300min。
CN201410770922.0A 2014-12-12 2014-12-12 一种具有抗辐照性能的vdmos器件制造方法 Active CN104576398B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410770922.0A CN104576398B (zh) 2014-12-12 2014-12-12 一种具有抗辐照性能的vdmos器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410770922.0A CN104576398B (zh) 2014-12-12 2014-12-12 一种具有抗辐照性能的vdmos器件制造方法

Publications (2)

Publication Number Publication Date
CN104576398A CN104576398A (zh) 2015-04-29
CN104576398B true CN104576398B (zh) 2018-04-10

Family

ID=53092157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410770922.0A Active CN104576398B (zh) 2014-12-12 2014-12-12 一种具有抗辐照性能的vdmos器件制造方法

Country Status (1)

Country Link
CN (1) CN104576398B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298924A (zh) * 2015-06-03 2017-01-04 北大方正集团有限公司 场效应晶体管的制备方法和场效应晶体管
CN105514152A (zh) * 2015-12-04 2016-04-20 清华大学 功率金属氧化物半导体场效应晶体管
CN107425071B (zh) * 2017-08-10 2019-09-13 电子科技大学 一种具有抗单粒子辐照能力的vdmos器件
CN109559992A (zh) * 2018-10-16 2019-04-02 江苏万邦微电子有限公司 一种低电阻抗辐照vdmos芯片的制造方法
CN109950306B (zh) * 2019-04-01 2020-12-11 浙江航芯源集成电路科技有限公司 一种具有抗总剂量辐照的vdmos器件及其制作方法
CN110610983A (zh) * 2019-09-06 2019-12-24 电子科技大学 抗辐照器件及制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3933530A (en) * 1975-01-28 1976-01-20 Rca Corporation Method of radiation hardening and gettering semiconductor devices
CN101383287B (zh) * 2008-09-27 2010-12-08 电子科技大学 一种垂直双扩散金属氧化物半导体器件的制造方法
CN102569385B (zh) * 2010-12-17 2015-04-08 上海华虹宏力半导体制造有限公司 具有屏蔽栅的vdmos结构及其制备方法

Also Published As

Publication number Publication date
CN104576398A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN104576398B (zh) 一种具有抗辐照性能的vdmos器件制造方法
US9472660B2 (en) Semiconductor device
US20070187695A1 (en) Semiconductor device and method of forming the same
CN101789375B (zh) 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺
CN108364870A (zh) 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法
CN111463283B (zh) 集成启动管、采样管和二极管的dmos结构及其制备方法
CN105097841A (zh) Tft基板的制作方法及tft基板
CN104576359A (zh) 功率二极管的制备方法
CN104600103A (zh) 高压半导体器件、高压半导体器件终端及其制造方法
CN116705859B (zh) 碳化硅金属氧化物半导体场效应晶体管结构及其制备方法
CN104576361A (zh) 功率二极管的制备方法
CN103928309B (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN107425054A (zh) 一种功率半导体器件的终端结构
CN106711048A (zh) 一种小电容抗辐照vdmos芯片的制造方法
JP2012191038A (ja) 半導体装置の製造方法
US8877594B2 (en) CMOS device for reducing radiation-induced charge collection and method for fabricating the same
CN111986991A (zh) 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件
CN115224113B (zh) 横向超结器件、横向绝缘栅双极晶体管及制造方法
CN111293169A (zh) 一种提高抗辐射vdmos的栅氧反向击穿加固工艺方法
CN106169461A (zh) 抗辐射pip型ono反熔丝结构及cmos工艺集成法
WO2013071650A1 (zh) 一种减小辐射产生电荷收集的cmos器件及其制备方法
CN109360807A (zh) 集成耗尽增强管的制备方法
CN114361242A (zh) 一种可调节阈值电压的平面型碳化硅mosfet及其制备方法
CN108493113A (zh) 一种低电阻抗辐照vdmos芯片的制造方法
CN103700719A (zh) 一种电容式Si基辐射探测器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant