CN106169461A - 抗辐射pip型ono反熔丝结构及cmos工艺集成法 - Google Patents

抗辐射pip型ono反熔丝结构及cmos工艺集成法 Download PDF

Info

Publication number
CN106169461A
CN106169461A CN201610841682.8A CN201610841682A CN106169461A CN 106169461 A CN106169461 A CN 106169461A CN 201610841682 A CN201610841682 A CN 201610841682A CN 106169461 A CN106169461 A CN 106169461A
Authority
CN
China
Prior art keywords
antifuse
layer
ono
radioprotective
pitting corrosion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610841682.8A
Other languages
English (en)
Other versions
CN106169461B (zh
Inventor
刘国柱
洪根深
赵文斌
吴建伟
朱少立
徐静
刘佰清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201610841682.8A priority Critical patent/CN106169461B/zh
Publication of CN106169461A publication Critical patent/CN106169461A/zh
Application granted granted Critical
Publication of CN106169461B publication Critical patent/CN106169461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明涉及抗辐射PIP型ONO反熔丝结构及CMOS工艺集成法，ONO反熔丝结构制作在场区之上；由下至上包括反熔丝下极板、反熔丝孔腐蚀掩蔽层、ONO反熔丝介质层、反熔丝上极板，反熔丝下极板为N型饱和掺杂的非晶硅薄膜，覆盖于场区上，反熔丝下极板的侧壁采用SPACER保护，反熔丝下极板的正上方设置贯通反熔丝孔腐蚀掩蔽层的反熔丝孔，反熔丝孔腐蚀掩蔽层覆盖于有源区、反熔丝下极板上，ONO反熔丝介质层覆盖于反熔丝孔腐蚀掩蔽层上，并填充在反熔丝孔内，反熔丝上极板是N型饱和掺杂的多晶硅薄膜。本发明能提升ONO反熔丝结构的单元抗辐射性能，缩小集成单元面积，优化ONO反熔丝结构设计，提高ONO反熔丝工艺的集成度。

Description

抗辐射PIP型ONO反熔丝结构及CMOS工艺集成法
技术领域
本发明属于微电子集成电路技术领域，涉及一种抗辐射PIP型ONO反熔丝结构及CMOS工艺集成法，可应用于抗辐射FPGA/PROM电路工艺集成。
背景技术
ONO反熔丝单元中的介质是天然的抗辐射结构单元，具有很高的抗辐射总剂量能力(1.5Mrad(Si))，同时具有非易失性、高可靠性、体积小、速度快、功耗低等优点，在未编程时，ONO反熔丝单元表现出高阻状态，可高达1010欧姆；在上下电极间加上合适电压编程后，ONO反熔丝单元表现出良好的欧姆电阻特性。目前，ONO反熔丝技术已在计算机、通信、汽车、卫星以及航空航天等领域具有极其广泛的应用。
传统ONO反熔丝结构如图1所示，在硅衬底00上P阱01中制作有源区22和场区02；并以此为基通过N型离子注入和退火方式形成反熔丝下极板03的N+扩散区；在反熔丝下极板03的N+扩散区工艺完成后，生长反熔丝孔腐蚀掩蔽层05，并通过光刻腐蚀制作反熔丝孔16；生长ONO反熔丝介质层06；采用N型掺杂的多晶硅层形成反熔丝上极板07；淀积PMD介质层08，并光刻腐蚀形成接触孔，淀积金属AL层，引出反熔丝上极板电极10。因此，该传统结构为三明治结构，主要由上下电极和处于上下电极间的反熔丝介质层构成。传统结构是制作在P型硅衬底上的N+有源区中(如专利：US.pat.NO.4543594、US.pat.NO.4943538、US.pat.NO.3423646等)，其工艺难点包括反熔丝介质层、反熔丝下极板耐压，其场区大小限制了器件工艺集成密度，尤其是0.8μm以上尺寸的ONO反熔丝CMOS工艺的热场氧鸟嘴对集成电路面积的影响更大，仅适用于小规模的FPGA和PROM电路工艺集成；同时，从抗辐射能力方面，还需考虑其场区与场边缘因总剂量电离效应引起器件之间的漏电问题，常规方法采用有源区P+注入截至的方法，但其受到下极板耐压的影响，限制了ONO反熔丝单元的面积降低，进而影响到抗辐射ONO反熔丝CMOS工艺的集成度。
发明内容
本发明要解决的技术问题是克服现有的缺陷，提供一种具有抗单粒子及总剂量效应，与CMOS工艺兼容的PIP型ONO反熔丝结构，并提供一种抗辐射PIP型ONO反熔丝CMOS工艺集成法，其工艺集成步骤简单，安全可靠。
为了解决上述技术问题，本发明提供了如下的技术方案：
本发明的抗辐射PIP型ONO反熔丝结构，该ONO反熔丝结构是制作在位于硅衬底上的P/N阱区中的场区之上；ONO反熔丝结构由下至上包括反熔丝下极板、反熔丝孔腐蚀掩蔽层、ONO反熔丝介质层、反熔丝上极板，反熔丝下极板为N型饱和掺杂的非晶硅薄膜，覆盖于场区上，反熔丝下极板的侧壁采用SPACER保护，形成SPACER侧墙，与MOS器件栅极的SPACER工艺集成同步骤同膜层，反熔丝下极板的正上方设置贯通反熔丝孔腐蚀掩蔽层的反熔丝孔，反熔丝孔腐蚀掩蔽层覆盖于有源区、反熔丝下极板上，ONO反熔丝介质层覆盖于反熔丝孔腐蚀掩蔽层上，并填充在反熔丝孔内，反熔丝上极板是N型饱和掺杂的多晶硅薄膜。
进一步地，反熔丝下极板由POCL3饱和掺杂非晶硅形成，与MOS器件栅极的工艺集成同步骤同膜层。
进一步地，反熔丝孔腐蚀掩蔽层是Si3N4介质层。
本发明的抗辐射PIP型ONO反熔丝CMOS工艺集成法，与CMOS器件实现工艺集成的步骤如下：
(1)提供硅衬底，并在硅衬底上依次制作所需的P/N阱区、场区和有源区，并去除有源区内的氧化层；
(2)以上述表面作为衬底，先热生长栅氧化层，再淀积一层非晶硅层，并对非晶硅层采用POCL3进行饱和掺杂；通过干法刻蚀工艺形成MOS器件栅极和ONO反熔丝下极板，反熔丝下极板在场区上；
(3)在MOS器件的有源区制作MOS器件的源/漏LDD区，并通过TEOS淀积和腐蚀工艺形成SPACER侧墙，再通过光刻、离子注入、高温退火形成MOS器件的源/漏区；
(4)在P阱区内的MOS器件的N+源/漏场边缘区制作有源区P+注入截止区；
(5)在上述的表面淀积一层反熔丝孔腐蚀掩蔽层，并制作反熔丝孔腐蚀的窗口，腐蚀反熔丝孔腐蚀掩蔽层，以形成反熔丝孔；
(6)在上述的表面上形成ONO反熔丝介质层；
(7)在ONO反熔丝介质层的表面淀积一层N型掺杂的多晶硅，以形成反熔丝上极板，刻蚀去除非反熔丝区掺杂的多晶硅/ONO/Si3N4叠层；
(8)孔及金属化工艺。
进一步地，步骤(2)中非晶硅层采用LPCVD制备，其厚度为300nm～400nm，工艺温度为500～580℃；非晶硅层采用的POCL3饱和掺杂方块电阻为18～23欧姆/方块。
进一步地，步骤(4)中有源区P+注入截止区内注入P型离子，其离子的注入能量为80～150Kev，注入剂量为1E14～1E15个/cm2，主要作用是为了抑制因场氧鸟嘴总剂量(TID)效应的引起NMOS器件内部和之间漏电，增强其抗TID辐射能力。
进一步地，步骤(5)具体包括：
(1)先热生长一层二氧化硅层，并淀积一层LPCVD氮化硅层，其中在MOS器件的源漏区的二氧化硅层厚度为15nm～25nm，在非晶硅层表面的二氧化硅厚度为45nm～100nm，LPCVD氮化硅层厚度为60nm～150nm，其膜层的引入是为了提高工艺质量控制过程中的反熔丝孔的形貌及孔径尺寸的一致性，有助于反熔丝单元的击穿电压及编程电阻的均匀性控制，进一步增强了反熔丝单元的可靠性；
(2)然后采用干法腐蚀反熔丝孔区的LPCVD氮化硅层，并以氮化硅层作为注入掩蔽层，采用注Si离子的方式，对反熔丝孔底的非晶硅层进行非晶化处理，注入剂量为5E14～5E15个/cm2，注入能量为80～100Kev；再采用湿法HF去除反熔丝孔底的二氧化硅层，其反熔丝孔底非晶化的目的是为了提高下面隧道氧化层SiOxNy工艺稳定性及薄膜质量的可靠性。
进一步地，步骤(6)中ONO反熔丝介质层由下至上包括隧道氧化层SiOxNy、氮化硅层、顶层氧化层SiOxNy，其中隧道氧化层SiOxNy厚度为其含N量为20％～40％，氮化硅层厚度为其含N量为45％～65％，顶层氧化层SiOxNy厚度为其含N量为20％～40％。
进一步地，步骤(7)中反熔丝上极板中N型掺杂的多晶硅厚度为反熔丝上电极的方块电阻为20～27欧姆/方块。
进一步地，工艺集成的步骤包括所有<100>硅基材料。
本发明的有益效果：
1.本发明采用业界常用的器件制作工艺流程，与CMOS工艺流程兼容，工艺简单、可控。与常规的ONO反熔丝结构比较，工艺简单，工艺集成度高，适用于中小规模集成度的抗辐射FPGA和PROM电路集成；常规的ONO反熔丝结构单元下极板的制作是N+硅衬底上，而该PIP型ONO反熔丝结构是基于N+多晶硅或非晶硅膜层，无需考虑反熔丝下极板的耐压问题，较传统工艺大量节约了热预算；ONO反熔丝结构制造在场区之上，无需N/P阱区的限制，给电路设计及版图设计带来了较大灵活性；增强了反熔丝结构上的抗总剂量能力，消除了因场区TID效应引起有源区、下极板之间的穿通；可以便于实现3D结构的工艺集成；优化了传统ONO反熔丝与CMOS器件的工艺集成顺序，避免了反熔丝上极板的多晶硅掺杂对MOS器件的沟道区的自掺现象，便于工艺制备过程中质量控制的稳定性，同时避免了工艺集成过程中反熔丝上极板的多晶硅腐蚀对硅衬底表面的干法腐蚀损伤，进一步提升了MOS器件可靠性；
2.在反熔丝孔形成之后，采用注Si的方式，使得反熔丝孔处非晶硅层表面进一步非晶化，提高隧道氧化工艺的稳定性及其质量的可靠性，同时，可以提升反熔丝BV的一致性。
3.本发明采用的ONO反熔丝介质层采用了氮氧化硅/氮化硅/氮氧化硅(SiOxNy/Si3N4/SiOxNy)复合层结构，使得ONO反熔丝单元具有编程电压均匀性好、编程时间和编程后熔丝导通电阻低等优点，同时提升了ONO反熔丝集成电路的抗辐照性能。
4.本发明的集成法不仅适用于SOI衬底的CMOS工艺，而且也适用于体硅和外延片衬底工艺。
附图说明
图1为传统ONO反熔丝结构的剖视图；
图2～图10为本发明ONO反熔丝CMOS工艺集成的具体实施工艺步骤剖视图，其中：
图2为在硅衬底上制作P/N阱区、有源区、场区的剖视图；
图3为MOS器件栅极及反熔丝下极板形成的结构剖视图；
图4为SPACER侧墙及MOS器件的源/漏LDD区形成的结构剖视图；
图5为MOS器件的源/漏区形成的结构剖视图；
图6为NMOS器件抗辐射TID加固有源区P+注入截至区形成的结构剖视图；
图7为反熔丝孔腐蚀掩蔽层及反熔丝孔形成的结构剖视图；
图8为反熔丝ONO介质层形成的结构剖视图；
图9为反熔丝上极板形成的结构剖视图；
图10为ONO反熔丝CMOS工艺集成完成后的整体结构剖视图；
图11为本发明的抗辐射PIP型ONO反熔丝结构的剖视图。
附图标记说明：00-硅衬底；01-P阱区；02-场区(SiO2)；03-反熔丝下极板(N+非晶硅层)；04-SPACER侧墙；05-反熔丝孔腐蚀掩蔽层(Si3N4)：06-ONO反熔丝介质层；07-反熔丝上极板(N+多晶硅层)；08-PMD介质层；09-反熔丝下极板电极；10-反熔丝上极板电极；11-N阱区；12-MOS器件栅极；131-MOS器件的源/漏PLDD区；132-MOS器件的源/漏NLDD区；14-有源区P+注入截至区；151-MOS器件的P+源/漏区；152-MOS器件的N+源/漏区；16-反熔丝孔；22-有源区。
具体实施方式
本发明所列举的实施例，只是用于帮助理解本发明，不应理解为对本发明保护范围的限定，对于本技术领域的普通技术人员来说，在不脱离本发明思想的前提下，还可以对本发明进行改进和修饰，这些改进和修饰也落入本发明权利要求保护的范围内。
下面结合具体实施例对本发明作进一步说明。
为了能够提升ONO反熔丝结构的单元抗辐射性能，缩小集成单元的面积，优化ONO反熔丝结构设计，提高ONO反熔丝工艺的集成度，本发明提供了抗辐射PIP型ONO反熔丝结构。如图11所示，ONO反熔丝结构是制作在场区02膜层之上；场区02位于P阱区01或N阱区11中，P阱区01或N阱区11位于硅衬底00之上；ONO反熔丝结构由下至上包括反熔丝下极板03、反熔丝孔腐蚀掩蔽层05、ONO反熔丝介质层06、反熔丝上极板07；反熔丝下极板03由POCL3饱和掺杂非晶硅薄膜形成，覆盖于场区02之上，与MOS器件栅极12的工艺集成同步骤同膜层；反熔丝下极板03的侧壁采用SPACER保护，形成SPACER侧墙04；反熔丝孔腐蚀掩蔽层05是Si3N4介质层，覆盖在反熔丝下极板03上；ONO反熔丝介质层06覆盖在反熔丝孔腐蚀掩蔽层05之上，并填充在反熔丝孔16内，在ONO反熔丝介质层06的上方是反熔丝上极板07；反熔丝上极板07是N型重(饱和)掺杂的多晶硅膜。
图2～图10所示：上述结构的ONO反熔丝结构，可以通过下述工艺步骤制备得到，并与CMOS器件实现工艺集成，所述制备工艺包括如下具体步骤：
(1)如图2所示，提供<100>硅衬底00，并在硅衬底00上依次制作所需的N阱区11、P阱区01、场区02、有源区22，并去除有源区22内的氧化层；
(2)如图3所示，以上述表面作为衬底，先热生长栅氧化层，再淀积一层非晶硅层，并对非晶硅层采用POCL3进行饱和掺杂；通过干法刻蚀工艺形成MOS器件栅极12(非晶栅极)和反熔丝下极板03；反熔丝下极板在场区02上；非晶硅层采用LPCVD制备，其厚度为300nm～400nm，工艺温度为500～580℃；非晶硅层采用的POCL3饱和掺杂方块电阻为18～23欧姆/方块；
(3)如图4所示，在MOS器件的有源区22(制作区)形成源/漏PLDD区131和源/漏NLDD区132，并通过TEOS淀积和腐蚀工艺形成SPACER侧墙04；
(4)如图5所示，再在MOS器件的有源区22(制作区)通过光刻、离子注入、高温退火形成P+源/漏区151和N+源/漏区152；
(5)如图6所示，在P阱区01内的MOS器件N+源/漏场边缘区制作有源区P+注入区的窗口，并利用注入掩蔽层注入P型离子以形成有源区P+注入截止区14；P型注入元素B，其离子的注入能量为80～150Kev，注入剂量为1E14～1E15个/cm2；主要作用是为了抑制因场氧鸟嘴总剂量(TID)效应的引起NMOS器件内部和之间漏电，增强其抗TID辐射能力；在P阱区内；
(6)如图7所示，在上述的表面淀积一层反熔丝孔腐蚀的掩蔽层05；并制作反熔丝孔腐蚀的窗口，腐蚀反熔丝孔腐蚀掩蔽层05，以形成反熔丝孔16；具体步骤包括：
a、热生长一层二氧化硅层，并淀积一层LPCVD氮化硅层；在MOS器件的源/漏区的二氧化层的厚度为15nm～25nm，在非晶硅层表面的二氧化硅厚度为45nm～100nm；氮化硅层厚度为60nm～150nm；其膜层的引入是为了提高工艺质量控制过程中的反熔丝孔16的形貌及孔径尺寸的一致性，有助于反熔丝单元的击穿电压及编程电阻的均匀性控制，进一步增强了反熔丝单元的可靠性；
b、采用干法腐蚀反熔丝孔16区的氮化硅层，并以氮化硅层作为注入掩蔽层，采用注Si离子的方式，对反熔丝孔16底的非晶硅层进行非晶化处理，注入剂量为5E14～5E15个/cm2，注入能量为80～100Kev；再采用湿法HF去除反熔丝孔16底的SiO2层；
(7)如图8所示，在上述的表面上形成ONO反熔丝介质层06；ONO反熔丝介质层06的构成为隧道氧化层(SiOxNy)、氮化硅层(Si3N4)、顶层氧化层(SiOxNy)，其顺序由下至上；隧道氧化层(SiOxNy)厚度为其含N量为20％～40％；氮化硅层(Si3N4)厚度为其含N量为45％～65％；顶层氧化层(SiOxNy)为其含N量为20％～40％；
(8)如图9所示，在ONO反熔丝介质层06的表面淀积一层N型掺杂的多晶硅，以形成反熔丝上极板07；N型掺杂的多晶硅的厚度为反熔丝上电极07的方可电阻为20～27欧姆/方块。
(9)如图10所示，孔及金属化工艺。淀积PMD介质层08，并光刻腐蚀形成接触孔，淀积金属AL层，通过光刻腐蚀引出MOS器件栅极12和源/漏衬底电极、反熔丝上极板电极10、反熔丝下极板电极09(图10未示出，其反熔丝下极板电极09剖面在平行于反熔丝下极板03方向即可见)，完成ONO反熔丝CMOS工艺的完整工艺集成，其ONO反熔丝结构的剖视图如图11所示，该剖面为平行于反熔丝下极板03方向，并位于反熔丝下极板03中心位置。
同时，本发明可以适用于硅基材料的ONO反熔丝CMOS工艺集成，工艺步骤简单，所有步骤都采用常规设备和工艺，操作简单，工艺可靠安全。

Claims (10)

1.抗辐射PIP型ONO反熔丝结构，其特征在于，所述ONO反熔丝结构是制作在位于硅衬底(00)上的P/N阱区(01、11)中的场区(02)之上；所述ONO反熔丝结构由下至上包括反熔丝下极板(03)、反熔丝孔腐蚀掩蔽层(05)、ONO反熔丝介质层(06)、反熔丝上极板(07)，反熔丝下极板(03)为N型饱和掺杂的非晶硅薄膜，覆盖于场区(02)上，反熔丝下极板(03)的侧壁采用SPACER保护，形成SPACER侧墙(04)，反熔丝下极板(03)的正上方设置贯通反熔丝孔腐蚀掩蔽层(05)的反熔丝孔(16)，反熔丝孔腐蚀掩蔽层(05)覆盖于有源区(22)、反熔丝下极板(03)上，ONO反熔丝介质层(06)覆盖于反熔丝孔腐蚀掩蔽层(05)上，并填充在反熔丝孔(16)内，反熔丝上极板(07)是N型饱和掺杂的多晶硅薄膜。
2.根据权利要求1所述的抗辐射PIP型ONO反熔丝结构，其特征在于，所述反熔丝下极板(03)由POCL3饱和掺杂非晶硅形成。
3.根据权利要求1所述的抗辐射PIP型ONO反熔丝结构，其特征在于，所述反熔丝孔腐蚀掩蔽层(05)是Si3N4介质层。
4.抗辐射PIP型ONO反熔丝CMOS工艺集成法，其特征在于，与CMOS器件实现工艺集成的步骤如下：
(1)提供硅衬底(00)，并在硅衬底(00)上依次制作所需的P/N阱区(01、11)、场区(02)和有源区(22)，并去除有源区(22)内的氧化层；
(2)以上述表面作为衬底，先热生长栅氧化层，再淀积一层非晶硅层，并对非晶硅层采用POCL3进行饱和掺杂；通过干法刻蚀工艺形成MOS器件栅极(12)和ONO反熔丝下极板(03)，反熔丝下极板(03)在场区(02)上；
(3)在MOS器件的有源区(22)制作MOS器件的源/漏LDD区(131、132)，并通过TEOS淀积和腐蚀工艺形成SPACER侧墙(04)，再通过光刻、离子注入、高温退火形成MOS器件的源/漏区(151、152)；
(4)在P阱区(01)内的MOS器件的N+源/漏场边缘区制作有源区P+注入截止区(14)；
(5)在上述的表面淀积一层反熔丝孔腐蚀掩蔽层(05)，并制作反熔丝孔腐蚀的窗口，腐蚀反熔丝孔腐蚀掩蔽层(05)，以形成反熔丝孔(16)；
(6)在上述的表面上形成ONO反熔丝介质层(06)；
(7)在ONO反熔丝介质层(06)的表面淀积一层N型掺杂的多晶硅，以形成反熔丝上极板(07)，刻蚀去除非反熔丝区掺杂的多晶硅/ONO/Si3N4叠层；
(8)孔及金属化工艺。
5.根据权利要求4所述的抗辐射PIP型ONO反熔丝CMOS工艺集成法，其特征在于，所述步骤(2)中非晶硅层采用LPCVD制备，其厚度为300nm～400nm，工艺温度为500～580℃；所述非晶硅层采用的POCL3饱和掺杂方块电阻为18～23欧姆/方块。
6.根据权利要求4所述的抗辐射PIP型ONO反熔丝CMOS工艺集成法，其特征在于，所述步骤(4)中有源区P+注入截止区(14)内注入P型离子，其离子的注入能量为80～150Kev，注入剂量为1E14～1E15个/cm2。
7.根据权利要求4所述的抗辐射PIP型ONO反熔丝CMOS工艺集成法，其特征在于，所述步骤(5)具体包括：
(1)先热生长一层二氧化硅层，并淀积一层LPCVD氮化硅层，其中在MOS器件的源漏区(151、152)的二氧化硅层厚度为15nm～25nm，在非晶硅层表面的二氧化硅厚度为45nm～100nm，LPCVD氮化硅层厚度为60nm～150nm；
(2)然后采用干法腐蚀反熔丝孔(16)区的LPCVD氮化硅层，并以氮化硅层作为注入掩蔽层，采用注Si离子的方式，对反熔丝孔(16)底的非晶硅层进行非晶化处理，注入剂量为5E14～5E15个/cm2，注入能量为80～100Kev；再采用湿法HF去除反熔丝孔(16)底的二氧化硅层。
8.根据权利要求4所述的抗辐射PIP型ONO反熔丝CMOS工艺集成法，其特征在于，所述步骤(6)中ONO反熔丝介质层(06)由下至上包括隧道氧化层SiOxNy、氮化硅层、顶层氧化层SiOxNy，其中隧道氧化层SiOxNy厚度为其含N量为20％～40％，氮化硅层厚度为其含N量为45％～65％，顶层氧化层SiOxNy厚度为其含N量为20％～40％。
9.根据权利要求4所述的抗辐射PIP型ONO反熔丝CMOS工艺集成法，其特征在于，所述步骤(7)中反熔丝上极板(07)中N型掺杂的多晶硅厚度为反熔丝上电极(07)的方块电阻为20～27欧姆/方块。
10.根据权利要求4所述的抗辐射PIP型ONO反熔丝CMOS工艺集成法，其特征在于，所述工艺集成的步骤包括所有<100>硅基材料。
CN201610841682.8A 2016-09-22 2016-09-22 抗辐射pip型ono反熔丝结构及cmos工艺集成法 Active CN106169461B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610841682.8A CN106169461B (zh) 2016-09-22 2016-09-22 抗辐射pip型ono反熔丝结构及cmos工艺集成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610841682.8A CN106169461B (zh) 2016-09-22 2016-09-22 抗辐射pip型ono反熔丝结构及cmos工艺集成法

Publications (2)

Publication Number Publication Date
CN106169461A true CN106169461A (zh) 2016-11-30
CN106169461B CN106169461B (zh) 2018-10-30

Family

ID=57376364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610841682.8A Active CN106169461B (zh) 2016-09-22 2016-09-22 抗辐射pip型ono反熔丝结构及cmos工艺集成法

Country Status (1)

Country Link
CN (1) CN106169461B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952891A (zh) * 2017-04-05 2017-07-14 中国电子科技集团公司第五十八研究所 一种反熔丝单元结构及其制备方法
CN108447848A (zh) * 2017-01-26 2018-08-24 电子科技大学 反熔丝器件的制备方法
CN108470676A (zh) * 2018-04-04 2018-08-31 睿力集成电路有限公司 击穿式电熔丝结构及其形成方法、半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887883A (zh) * 2010-06-04 2010-11-17 无锡中微晶园电子有限公司 一种mtm反熔丝单元结构及其制备方法
CN103151332A (zh) * 2013-03-25 2013-06-12 中国电子科技集团公司第五十八研究所 一种ono反熔丝单元结构及其制备方法
US20130256773A1 (en) * 2011-05-19 2013-10-03 Texas Instruments Incorporated Electrically erasable programmable non-volatile memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887883A (zh) * 2010-06-04 2010-11-17 无锡中微晶园电子有限公司 一种mtm反熔丝单元结构及其制备方法
US20130256773A1 (en) * 2011-05-19 2013-10-03 Texas Instruments Incorporated Electrically erasable programmable non-volatile memory
CN103151332A (zh) * 2013-03-25 2013-06-12 中国电子科技集团公司第五十八研究所 一种ono反熔丝单元结构及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447848A (zh) * 2017-01-26 2018-08-24 电子科技大学 反熔丝器件的制备方法
CN106952891A (zh) * 2017-04-05 2017-07-14 中国电子科技集团公司第五十八研究所 一种反熔丝单元结构及其制备方法
CN108470676A (zh) * 2018-04-04 2018-08-31 睿力集成电路有限公司 击穿式电熔丝结构及其形成方法、半导体器件

Also Published As

Publication number Publication date
CN106169461B (zh) 2018-10-30

Similar Documents

Publication Publication Date Title
TW495988B (en) Nonvolatile semiconductor memory device and method for fabricating the same
US20150325663A1 (en) Semi-floating-gate device and its manufacturing method
CN107180833B (zh) 一种抗辐射Sense-Switch型pFLASH开关单元结构及其制备方法
US6432778B1 (en) Method of forming a system on chip (SOC) with nitride read only memory (NROM)
TW201214677A (en) EEPROM cell
CN106169461A (zh) 抗辐射pip型ono反熔丝结构及cmos工艺集成法
CN101621009B (zh) 一种制作部分耗尽soi器件体接触结构的方法
CN107369680B (zh) 一种具有深槽隔离结构的tvs及其制造方法
TW519735B (en) Method of forming an embedded memory
CN105047644B (zh) 一种抗辐射ono反熔丝单元结构及其制备方法
CN102054843B (zh) Otp器件的单元结构及其制造方法
CN103489830B (zh) 一种集成电路的制作方法
CN102738209B (zh) 半导体元件及其制造方法
CN101930940B (zh) 一种半导体浅沟槽隔离方法
CN102087981A (zh) Mos晶体管的制作方法
CN102299113A (zh) 减小半导体器件热载流子注入损伤的制造方法
CN104701263B (zh) 一种半浮栅器件的制造方法
CN111987044B (zh) 半导体器件的制造方法及半导体器件
CN208835069U (zh) 场效应管器件
CN104425500B (zh) Sonos非挥发性存储器及其制造方法
CN102623505B (zh) 基于垂直双栅的抗辐照晶体管的制备方法
CN103187295B (zh) Ggnmos的制作方法
CN110517985A (zh) 一种提高高压器件抗辐照性能的方法
CN114242723B (zh) 一种高驱动Sense-Switch型pFLASH开关单元结构及其制备方法
CN105336588A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant