CN108470676A - 击穿式电熔丝结构及其形成方法、半导体器件 - Google Patents
击穿式电熔丝结构及其形成方法、半导体器件 Download PDFInfo
- Publication number
- CN108470676A CN108470676A CN201810299453.7A CN201810299453A CN108470676A CN 108470676 A CN108470676 A CN 108470676A CN 201810299453 A CN201810299453 A CN 201810299453A CN 108470676 A CN108470676 A CN 108470676A
- Authority
- CN
- China
- Prior art keywords
- material layer
- breakdown
- layer
- insulation material
- active area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 title claims abstract description 192
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000012774 insulation material Substances 0.000 claims abstract description 123
- 238000002955 isolation Methods 0.000 claims abstract description 76
- 238000000926 separation method Methods 0.000 claims description 72
- 239000004020 conductor Substances 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 57
- 239000000463 material Substances 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 16
- 239000011810 insulating material Substances 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003723 Smelting Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种击穿式电熔丝结构及其形成方法、半导体器件。通过在绝缘材料层中定义出击穿区，并使击穿区的边界位于有源区的区域范围内而不与隔离结构的边界接壤，从而可屏除绝缘材料层对应有源区边界的部分发生击穿的可能性，进而可避免由于有源区的边界缺陷而导致编程电压不稳定的问题。如此，不仅可提高击穿式电熔丝结构的编程电压的稳定性，并且由于击穿区中的绝缘材料层具备均匀品质，从而可被均匀击穿，因此可相应的提供一均匀的电流流通通道。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种击穿式电熔丝结构及其形成方，以及一种半导体器件。
背景技术
熔丝结构在当前的集成电路中被广泛运用，以选择性地将半导体器件从电路的其他部分连接或断开，并可提供逻辑操作。熔丝结构一般具有熔断式熔丝结构和击穿式熔丝结构这两种。其中，熔断式熔丝结构在激活之后，即可使熔丝通过熔解、断开等方式，中断或断开电连接，以使电路电阻增加，从而提供激活的熔丝结构和未激活断的熔丝结构之间的逻辑差。以及，击穿式熔丝结构与熔断式熔丝结构的工作方式正好相反，击穿式熔丝结构在未激活时是不导电的，而在激活(击穿、金属扩散、非晶硅变为多晶硅等)之后变为导体而形成电连接，进而可以选择性地允许原本电学隔离的两个器件或芯片进行电学连接，且能够提供用于进行逻辑操作的不同电阻值。
具体的，击穿式熔丝结构一般为三明治结构，包括上电极、下电极和位于上电极和下电极之间的绝缘材料层。其中一种击穿式熔丝结构是利用衬底、形成在衬底上的绝缘材料层和形成在绝缘材料层上的导电材料层构成三明治结构。在对这种击穿式熔丝结构进行编程以使其激活时，是对熔丝结构的衬底和导电材料层施加预定电压，从而使绝缘材料层被击穿，进而通过绝缘材料层中被击穿的区域实现电路导通。然而，现有的击穿式熔丝结构中，常常会有编程电压不稳定的问题。
发明内容
本发明的目的在于提供一种击穿式电熔丝结构，以解决现有的击穿式电熔丝结构常常发生编程电压不稳定的问题。
为解决上述技术问题，本发明提供一种击穿式电熔丝结构，包括：
一衬底，所述衬底中形成有一隔离结构，所述隔离结构围绕出一有源区在所述衬底中；
一绝缘材料层，形成在所述衬底上，所述绝缘材料层覆盖所述有源区的顶面并延伸覆盖所述隔离结构在所述有源区周边的区域，并且所述绝缘材料层对应所述有源区的区域中定义有一击穿区，所述击穿区的边界位于所述有源区的区域范围内而未与所述隔离结构的边界接壤，所述绝缘材料层在所述击穿区内具有一电熔丝击穿厚度，所述电熔丝击穿厚度小于所述绝缘材料层在所述击穿区外的周边厚度，用于在编程过程中被击穿；以及，
一导电材料层，形成在所述绝缘材料层上并覆盖所述绝缘材料层的所述击穿区；其中，所述有源区还具有不与所述导电材料层重迭覆盖的接触区。
可选的，所述绝缘材料层包括隔离层和被所述隔离层包围的熔丝氧化层，所述熔丝氧化层的厚度小于所述隔离层的厚度，所述熔丝氧化层的边界对应在所述有源区的区域范围内而未与所述隔离结构的边界接壤，所述隔离层与所述熔丝氧化层连接并从所述有源区延伸至所述隔离结构，以使所述绝缘材料层对应所述熔丝氧化层的区域构成所述击穿区。
可选的，从所述击穿区的边界至所述有源区的边界的距离大于等于4nm。
可选的，所述导电材料层覆盖所述绝缘材料层的所述熔丝氧化层并延伸覆盖所述隔离层。
可选的，所述导电材料层部分覆盖所述有源区并延伸覆盖所述隔离结构，以使所述导电材料层和所述有源区之间具有一交叠区域，所述交叠区域的周边高度是由所述绝缘材料层的所述隔离层的厚度所界定，并且所述绝缘材料层的所述熔丝氧化层的边界位于所述交叠区域的区域范围内。
可选的，所述绝缘材料层的所述隔离层的厚度大于3nm，所述绝缘材料层的所述熔丝氧化层的厚度小于等于3nm。
可选的，在所述隔离层与所述熔丝氧化层的连接处，所述隔离层的端部和所述熔丝氧化层的端部为相互堆叠连接，以使所述隔离层在所述衬底表面的投影和所述熔丝氧化层在所述衬底表面的投影部分重叠。
可选的，所述有源区具有一宽部和一与所述宽度连接的窄部，所述导电材料层覆盖所述窄部中远离所述宽部的部分。
可选的，所述击穿式电熔丝结构的编程过程中，在所述导电材料层和所述有源区之间所施加的编程电压的波动范围小于等于0.2V。
本发明的又一目的在于提供一种击穿式电熔丝结构的形成方法，包括：
提供一衬底，所述衬底中形成有一隔离结构，所述隔离结构围绕出一有源区在所述衬底中，所述隔离结构覆盖所述有源区的侧面；
形成一绝缘材料层在所述衬底上，所述绝缘材料层覆盖所述有源区的顶面并延伸覆盖所述隔离结构在所述有源区周边的区域，并在所述绝缘材料层对应所述有源区的区域中定义出一击穿区，所述击穿区的边界位于所述有源区的区域范围内而未与所述隔离结构的边界接壤，所述绝缘材料层在所述击穿区内具有一电熔丝击穿厚度，所述电熔丝击穿厚度小于所述绝缘材料层在所述击穿区外的周边厚度；以及，
形成一导电材料层在所述绝缘材料层上，所述导电材料层覆盖所述绝缘材料层的所述击穿区。
可选的，所述绝缘材料层的形成方法包括：
形成隔离层在所述衬底上，所述隔离层覆盖所述有源区并延伸覆盖所述隔离结构；
部分去除所述隔离层，以在所述隔离层中形成一凹槽，所述凹槽对应所述击穿区并暴露出对应所述击穿区的衬底；以及，
形成熔丝氧化层在所述凹槽中，以使所述熔丝氧化层覆盖对应所述击穿区的衬底，并且所述熔丝氧化层连接所述隔离层以构成所述绝缘材料层，所述熔丝氧化层的厚度小于所述隔离层的厚度。
可选的，所述导电材料层填充所述凹槽以覆盖所述熔丝氧化层，并延伸覆盖所述隔离层。
可选的，所述绝缘材料层的所述隔离层的厚度大于3nm，所述绝缘材料层的所述熔丝氧化层的厚度小于等于3nm。
可选的，所述隔离层的所述凹槽的侧壁与所述凹槽的底壁之间的夹角大于90°，所述熔丝氧化层覆盖所述凹槽的底壁并部分覆盖所述凹槽的侧壁，以使所述熔丝氧化层的端部堆叠在所述隔离层的端部上。
本发明的另一目的在于提供一种半导体器件，所述半导体器件包括如上所述的击穿式电熔丝结构。
可选的，所述半导体器件为存储器。
可选的，所述存储器包括存储单元，所述击穿式电熔丝结构构成所述存储单元的一部分。或者，所述击穿式电熔丝结构与所述存储单元电性连接。
在本发明提供的击穿式电熔丝结构，通过在绝缘材料层中定义出一击穿区，并且所定义的击穿区位于有源区的区域范围内而不与隔离结构接壤，即相当于，屏除了绝缘材料层中对应有源区边界的部分发生击穿的可能性，因此，即使在有源区和隔离结构的交界处产生有缺陷，仍然不会影响对击穿式电熔丝结构的编程电压造成影响，从而可提高编程电压的稳定性。并且，所定义出的击穿区位于有源区的区域范围内，而位于有源区的区域范围内的绝缘材料层的品质均匀，因此在编程过程中可使击穿区被均匀击穿，进而能够进一步保障编程电压的稳定性，并可提高一均匀的电流流通通道，有效提高了整个击穿式电熔丝结构的性能。
进一步的，可通过对绝缘材料层的结构进行调整，也可以通过对导电材料层的结构进行调整，以实现绝缘材料层中击穿区的定义。例如，调整绝缘材料层中对应击穿区的部分和非对应击穿区的部分，两者之间的厚度差异；或者，调整导电材料层的覆盖区域，使导电层材料层仅形成在有源区的区域范围内，从而可相应的定义出击穿区。
附图说明
图1a为一种击穿式电熔丝结构的俯视图；
图1b为图1a所示的击穿式电熔丝结构沿着AA’方向的剖面示意图；
图2a为本发明实施例一中的击穿式电熔丝结构的俯视图；
图2b为图2a所示的本发明实施例一中的击穿式电熔丝结构沿着AA’方向的剖面示意图；
图3为本发明实施例二中的击穿式电熔丝结构的形成方法的流程示意图；
图4a～图4d为本发明实施例二中的电熔丝结构在其制备过程中的结构示意图。
其中，附图标记如下：
10-衬底； 11-隔离结构；
12-有源区； 20-绝缘材料层；
30-导电材料层；
100-衬底；
110-隔离结构； 120-有源区；
120a-宽部； 120b-窄部；
200-绝缘介质层； 200a-凹槽；
210-隔离层； 220-熔丝氧化层；
300-导电材料层；
D-交叠区域； P-击穿区。
具体实施方式
如背景技术所述，现有的击穿式熔丝结构常常存在击穿电压不稳定的问题。
图1a为一种击穿式熔丝结构的俯视图，图1b为图1a所示的击穿式熔丝结构沿着AA’方向的剖面示意图。结合图1a和图1b所示，击穿式熔丝结构包括：
一衬底10，所述衬底10中形成有一隔离结构11，所述隔离结构11围绕出一有源区12在所述衬底10中；
一绝缘材料层20，形成在所述衬底10上，所述绝缘材料层20覆盖所述有源区12并延伸覆盖所述隔离结构11；以及，
一导电材料层30，形成在所述绝缘材料层20上，所述导电材料层30覆盖所述有源区12的一部分而与所述有源区12之间具有一交叠区域D，并且所述导电材料层30从所述交叠区域D进一步延伸覆盖所述隔离结构11。
传统的击穿式电熔丝结构中，往往是将绝缘材料层20中对应所述交叠区域D的部分定义为击穿区，从而对所述导电材料层30和所述衬底10施加电压以进行编程时，即可使所述绝缘材料层20中对应所述交叠区域D的部分被击穿。然而，在形成隔离结构11以定义出有源区12时，在有源区12和隔离结构11的交界处往往会产生有大量的缺陷，因此，在编程过程中会直接导致有源区12的边界处最容易被击穿(参考图1b中的虚线框所示)；并且，在形成所述隔离结构11时，也会进一步导致隔离结构11和有源区12之间存在表面差异(例如，表面平坦度差异)，进而会影响所形成的绝缘材料层20对应在交界处的品质，而由于绝缘材料层20在有源区12边界处的品质较差，也更加容易导致绝缘材料层20对应在有源区12边界处产生尖端击穿的问题。
可见，由于有源区12和隔离结构11的边界缺陷，以及绝缘材料层20对应在有源区12边界的部分品质较差，因此在击穿式电熔丝结构的编程过程中，会先在绝缘材料层20对应有源区12的边界位置产生尖端击穿，从而导致绝缘材料层20中对应在交叠区域D的范围内具备均匀品质的部分无法正常击穿。如此，将直接导致编程时的编程电压不稳定，并且不能够形成均匀的电流流通通道。
为此，本发明提供了一种击穿式电熔丝结构，其将绝缘材料层中的击穿区定义在所述有源区的区域范围内，以避免击穿区与隔离结构接壤，摒除了有源区的边界处发生击穿的可能性，以确保在编程过程中发生击穿的位置是在绝缘材料层中对应有源区的区域范围内。如此，即可使发生击穿的区域定义在绝缘材料层中具备均匀品质的部分中，从而可确保编程电压的稳定性，并且由于击穿区中的绝缘材料层具备均匀品质，进而可实现均匀击穿，因此能够提供均匀的电流流通通道。
以下结合附图和具体实施例对本发明提出的击穿式电熔丝结构及其形成方法、半导体器件作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2a为本发明实施例一中的击穿式电熔丝结构的俯视图，图2b为图2a所示的本发明实施例一中的击穿式电熔丝结构沿着AA’方向的剖面示意图。如图2a和图2b所示，本实施例中的击穿式电熔丝结构包括：
一衬底100，所述衬底100中形成有一隔离结构110，所述隔离结构110围绕出一有源区120在所述衬底100中，所述隔离结构110覆盖所述有源区120的侧面；
一绝缘材料层200，形成在所述衬底100上，所述绝缘材料层200覆盖所述有源区120的顶面并延伸覆盖所述隔离结构110在所述有源区120周边的区域，并且所述绝缘材料层200对应所述有源区120的区域中定义有一击穿区P，所述击穿区P的边界位于所述有源区120的区域范围内而未与所述隔离结构110的边界接壤；其中，所述绝缘材料层200在所述击穿区P具有一电熔丝击穿厚度，所述电熔丝击穿厚度小于所述绝缘材料层200在所述击穿区P外的周边厚度，用于在编程过程中被击穿；以及，
一导电材料层300，形成在所述绝缘材料层200上并覆盖所述击穿区P，以及，所述有源区120还具有不与所述导电材料层300重迭覆盖的接触区。
其中，所述衬底100的所述有源区120可构成第一电极，所述导电材料层300可构成第二电极。在对所述击穿式电熔丝结构进行编程之前，由于所述绝缘材料层200未被击穿而呈现高阻状态；在对所述击穿式电熔丝结构进行编程时，即对所述导电材料层300和所述有源区120施加预定的电压，以使所述绝缘材料层200中的所述击穿区P发生均匀击穿，从而呈现低阻状态。
即，通过定义出击穿式熔丝结构的击穿区P，并使所定义出的击穿区P位于有源区120的区域范围内而不与隔离结构110接壤，相当于屏除了所述绝缘材料层200中对应在有源区120边界的部分发生击穿的可能性。从而在对击穿式电熔丝结构的编程过程中，可避免由于有源区120的边界缺陷而容易在有源区120的边界位置发生尖端击穿的问题，进而可防止击穿电压不稳定的问题。也就是说，本发明中的击穿式电熔丝结构，能够确保绝缘材料层200中发生击穿的部分是品质均匀的部分，有效降低了由于绝缘材料层的品质缺陷而形成尖端击穿的风险，因此可相应的保证编程电压的稳定性，并且由于击穿区P能够被均匀击穿，进而可提供均匀的电流流通通道，有利于提高击穿式电熔丝结构的性能。
进一步的，在对击穿式电熔丝结构进行编程的过程中，在所述导电材料层300和所述有源区120之间所施加的编程电压的波动范围达到0.2V，即编程电压的波动范围小于等于0.2V。例如，编程电压可介于2.2V～2.4V之间。
具体的，在定义所述绝缘材料层200的击穿区P时，可通过对所述绝缘材料层200的结构进行调整，也可通过对所述导电材料层300的结构进行调整。本实施例中，以对所述绝缘材料层200的结构进行调整为例进行解释说明。
重点参考图2a和图2b所示，所述绝缘材料层200包括隔离层210和被所述隔离层围绕的熔丝氧化层220，所述熔丝氧化层220对应在所述有源区120的区域范围内而未与所述隔离结构110的边界接壤，所述隔离层210与所述熔丝氧化层220连接并从所述有源区120延伸至所述隔离结构110。并且，所述熔丝氧化层220的厚度小于所述隔离层210的厚度，以使所述绝缘材料层200对应所述熔丝氧化层220的区域构成所述击穿区P。可以理解为，所述绝缘材料层200在所述击穿区P内所具有电熔丝击穿厚度即为所述熔丝氧化层220的厚度，所述绝缘材料层200在所述击穿区P外所具有周边厚度即为所述隔离层210的厚度。
本实施例中，所述隔离层210围绕出一击穿开口，所述熔丝氧化层220形成在所述击穿开口中，并且所述熔丝氧化层220的厚度小于隔离层210的的厚度，从而可使所述熔丝氧化层220的顶表面凹陷于所述隔离层210的顶表面。
具体的说，所述绝缘材料层200中的所述熔丝氧化层220叠置在所述有源区120和所述导电材料层300之间，因此在编程过程中符合被击穿的条件；以及，绝缘材料层200中隔离层210，虽然也是部分叠置在有源区120和导电材料层300之间，然而由于隔离层210的厚度大于熔丝氧化层220的厚度，因此在编程过程中，熔丝氧化层220会优先击穿，而隔离层210不会被击穿。如此一来，即能够将绝缘材料层200中对应熔丝氧化层220的部分定义为击穿区P，并可通过调整熔丝氧化层220的形成位置，以直接调整所述击穿区P的位置。
进一步的，从所述击穿区的边界至所述有源区的边界的距离大于等于4nm，例如从所述击穿区的边界至所述有源区的边界的距离范围介于4～6nm之间。
具体的，所述绝缘材料层200的所述隔离层210的厚度例如为大于3nm，所述绝缘材料层200的所述熔丝氧化层220的厚度例如为小于等于3nm。
继续参考图2b所示，优选的方案中，在所述隔离层210与所述熔丝氧化层220的连接处，所述隔离层210的端部和所述熔丝氧化层220的端部为相互堆叠连接，以使所述隔离层210在所述衬底表面的投影和所述熔丝氧化层220在所述衬底表面的投影部分重叠。
由于隔离层210的端部与熔丝氧化层220的端部为堆叠连接，从而能够提高隔离层210和熔丝氧化层220在连接处的致密性，避免在隔离层210和熔丝氧化层220之间存在明显的连接界面。
本实施例中，所述隔离层210的端部延伸至所述熔丝氧化层220的端部的下方，以实现交叠连接。当然，在其他实施例中，也可以为熔丝氧化层220的端部延伸至隔离层210的端部的下方，以实现交叠连接。
继续参考图2a所示，所述导电材料层300可覆盖所述绝缘材料层200的所述熔丝氧化层220并延伸覆盖所述隔离层210。进一步的，所述导电材料层300可覆盖所述绝缘材料层200中对应有源区120的部分并延伸覆盖所述绝缘材料层200中对应所述隔离结构110的部分。可以理解的是，所述导电材料层300覆盖所述绝缘材料层200的所述击穿区P，即相应的覆盖所述击穿区P所对应的有源区120，基于此所述导电材料层300进一步从对应击穿区P的有源区120延伸覆盖隔离结构110。
即，所述导电材料层300与所述有源区120存在一交叠区域D，所述交叠区域D包括击穿区P，或者说击穿区P的边界位于所述交叠区域的区域范围内。即相应当于，所述交叠区域D能够完全包覆所述绝缘材料层200的熔丝氧化层220在所述衬底表面上的投影，并且所述熔丝氧化层220在衬底表面上的投影面积小于所述交叠区域D的面积。或者说，所述熔丝氧化层220的边界位于所述交叠区域D的区域范围内。
进一步的，所述交叠区域D的周边高度可以由所述绝缘材料层200的所述隔离层210的厚度所界定。
此外，继续参考图2a所示，所述有源区120可进一步具有一宽部120a和一与所述宽度120a连接的窄部120b，所述导电材料层300覆盖所述窄部120b中远离所述宽部120a的部分。
实施例二
基于以上所述的击穿式电熔丝结构，本发明还提供了一种击穿式电熔丝结构的形成方法。图3为本发明实施例二中的击穿式电熔丝结构的形成方法的流程示意图。如图3所示，所述击穿式电熔丝结构的形成方法包括：
步骤S100，提供一衬底，所述衬底中形成有一隔离结构，所述隔离结构围绕出一有源区在所述衬底中，所述隔离结构覆盖所述有源区的侧面。
步骤S200，形成一绝缘材料层在所述衬底上，所述绝缘材料层覆盖所述有源区的顶面并延伸覆盖所述隔离结构在所述有源区周边的区域，并在所述绝缘材料层对应所述有源区的区域中定义出一击穿区，所述击穿区的边界位于所述有源区的区域范围内而未与所述隔离结构的边界接壤，所述绝缘材料层在所述击穿区内具有一电熔丝击穿厚度，小于所述绝缘材料层在所述击穿区外的周边厚度；以及，
步骤S300，形成一导电材料层在所述绝缘材料层上，所述导电材料层覆盖所述绝缘材料层的所述击穿区。
图4a～图4d为本发明实施例二中的电熔丝结构在其制备过程中的结构示意图。以下结合图3、图4a～图4d对各个步骤进行说明。
在步骤S100中，具体参考图4a所示，提供一衬底100，所述衬底100中形成有一隔离结构110，所述隔离结构110围绕出一有源区120在所述衬底100中。
具体的，所述隔离结构110的形成方法例如包括：首先，形成一隔离沟槽在所述衬底100中，所述隔离沟槽相应的围绕出所述有源区120在所述衬底100中；接着，填充隔离材料层在所述隔离沟槽中，以形成所述隔离结构110
应当认识到，在形成所述隔离结构110的过程中，需要对衬底100对应需形成隔离沟槽的部分进行光刻工艺和刻蚀工艺等，这将不可避免的会对衬底100靠近隔离沟槽的部分中造成损伤，即，会导致有源区120的边界受到损伤，从而使得有源区120的边界成为易被击穿的薄弱点。此外，在填充隔离材料到所述隔离沟槽中时，常常会导致所形成的隔离结构110的顶表面与所述有源区120的顶表面之间存在一定的高度差异，进而会导致后续形成在衬底100上的绝缘材料层中，对应所述有源区120和隔离结构110交界处的部分容易产生有品质缺陷，这也将进一步导致绝缘材料层中对应在有源区和隔离结构交界处的部分极易被击穿。
继续参考图4a所示，所述有源区120具有一宽部120a和一与所述宽度120a连接的窄部120b。其中，所述有源区120的所述宽部120a可作为所述有源区的电极连接端，即后续可在所述有源区120的宽部120a上形成第一电极，以用引出所述有源区120；以及，所述有源区120的所述窄部120b对应击穿区，使覆盖在窄部上方的绝缘材料层发生击穿。
进一步的，所述有源区120可以为掺杂有离子的掺杂区。更进一步的，所述有源区120例如为N型掺杂区。
在步骤S200中，具体参考图4b和图4c所示，形成一绝缘材料层200在所述衬底100上，所述绝缘材料层200覆盖所述有源区120并延伸覆盖所述隔离结构110，并在所述绝缘材料层200对应所述有源区120的区域中定义出一击穿区P，所述击穿区P的边界位于所述有源区120的区域范围内而未与所述隔离结构110的边界接壤。
本实施例中，基于定义出所述击穿区P之后，即可通过调整绝缘材料层200的结构，以使最终所形成的击穿式点熔丝结构在编程过程中，能够在击穿区P中实现均匀击穿的目的。当然，也可以理解为，通过调整绝缘材料层200的结构，以利用绝缘材料层200其本身所具有的特性定义出所述击穿区P，并使所述击穿区P的边界位于有源区120的区域范围内。
具体的，所述绝缘材料层200的形成方法包括：
第一步骤，具体参考图4b所示，形成隔离层210在所述衬底100上，所述隔离层210覆盖所述有源区120并延伸覆盖所述隔离结构110；
第二步骤，继续参考图4b所示，部分去除所述隔离层210，以在所述隔离层210中形成一凹槽200a，所述凹槽200a对应所述击穿区P并暴露出对应所述击穿区P的衬底100；
第三步骤，具体参考图4c所示，形成熔丝氧化层220在所述凹槽200a中，以使所述熔丝氧化层220覆盖对应所述击穿区P的衬底100并连接所述隔离层210，以构成所述绝缘材料层200，并且所述熔丝氧化层220的厚度小于所述隔离层210的厚度。
即，对应所述击穿区P的凹槽200a位于有源区120的区域范围内，并且熔丝氧化层220形成在所述凹槽200a中，以及所述熔丝氧化层220的厚度小于隔离层210，因此可使所述熔丝氧化层220在编程过程中更容易被击穿，并且所形成的熔丝氧化层220品质均匀，从而在编程过程中，使整个熔丝氧化层220能够被均匀击穿。
其中，所述绝缘材料层的所述隔离层210的厚例如大于3nm，所述绝缘材料层的所述熔丝氧化层220的厚度例如小于等于3nm。以及，所述隔离层210和所述熔丝氧化层220的材质可均包括氧化硅和氮化硅中的一种或其组合。
进一步的，隔离层210中的凹槽200a，其凹槽侧壁和凹槽底壁之间的夹角优选为大于90°，即，所述凹槽侧壁和凹槽底壁之间的夹角呈现为钝角。从而，在形成熔丝氧化层220时，所述熔丝氧化层220覆盖所述凹槽底壁并部分覆盖凹槽侧壁，以使所述熔丝氧化层220的端部堆叠在所述隔离层210的端部上。如此，即可有效提高隔离层210和熔丝氧化层220的连接性能。
在步骤S300中，具体参考图4d所示，形成一导电材料层300在所述绝缘材料层200上，所述导电材料层300覆盖所述绝缘材料层200的所述击穿区P。
本实施例中，所述导电材料层300填充所述凹槽以覆盖所述绝缘材料层200的熔丝氧化层210，并延伸覆盖所述隔离层220。进一步的，所述导电材料层300中对应所述隔离层210的部分的顶表面与所述导电材料层300中对应所述熔丝氧化层220的部分的顶表面齐平。
进一步的，所述导电材料层300的材质可包括多晶硅。此外，本实施例中，所述有源区120为N型掺杂区，则所述导电材料层300可相应的为N型多晶硅。
需说明的是，本实施例中的形成方法，是通过形成具有特殊结构的绝缘材料层，使最终所形成的击穿式电熔丝结构的击穿区定义在有源区的区域范围内。然而，在其他实施例中，也可以在不改变绝缘材料层的结构的基础上，调整所述导电材料层的结构。
例如，在形成导电材料层时，缩减所述导电材料层的尺寸，使所述导电材料层仅覆盖所述绝缘材料层中对应所述击穿区的部分，以使所述导电材料层的边界位于所述有源区的区域范围内而未与所述隔离结构的边界接壤。此时，绝缘材料层中对应所述导电材料层的区别即构成所述击穿区。
实施例三
基于如上所述的击穿式电熔丝结构，本发明还提供了一种半导体器件，所述半导体器件包括所述击穿式电熔丝结构。例如，所述半导体器件为存储器。
其中，所述存储器还包括存储单元。可选的，所述击穿式电熔丝结构可用于构成所述存储器的所述存储单元的一部分，以用于实现数据的存储。具体的，所述存储单元例如包括一选择晶体管和所述击穿式电熔丝结构，所述击穿式电熔丝结构和所述选择晶体管连接。
在对选中的存储单元进行编程时，则对应被选中的存储单元的选择晶体管被打开，并输入一高电压，所述高电压施加在所述击穿式电熔丝结构上，从而使击穿式电熔丝结构被击穿，进而由高阻转为低阻。而对未选中的存储单元而言，由于选择晶体管处于关闭状况，因此高电压没有施加在击穿式电熔丝结构上，从而使未选中的存储单元的击穿式电熔丝结构仍处于高阻状态。在读取模式下，当被选中的存储单元其击穿式电熔丝结构没有被编程，则相应的具备较高的电阻；反之，当被选中的存储单元其击穿式电熔丝结构已经被编程，则相应的具备较低的电阻。如此，即可获取存储单元的存储状态。
当然，以上所述的击穿式电熔丝结构也可用于与所述存储单元电性连接。
具体的说，随着半导体技术的不断发展，芯片中集成电路的数量也呈现出指数增长的趋势，同时器件尺寸也在不断的缩小。并且，随着工艺节点的不断缩减，芯片设计工艺越来越复杂，而这势必会导致芯片越来越容易出现缺陷，从而导致芯片的良率下降。因此，为了提高芯片的成品率，冗余技术也在不断的发展，即，在芯片中加入冗余电路来替换故障电路，以提高产品的良率。例如，通过增加5个备用单元即可能把芯片的成品率从1％提高到67％。其中，熔丝技术即已被广泛地应用于冗余电路中，用来改善芯片失效的问题，从而在出现有故障电路时，即可通过激活冗余熔丝以实现冗余电路的替换。
基于此，则可进一步将本发明中的击穿式电熔丝结构应用于半导体器件中。即，将半导体器件的集成电路中冗余电路与击穿式电熔丝结构连接，当电路中被检测出缺陷，则与电熔丝结构连接的冗余电路就可以代替有缺陷的那部分电路进行工作，实现冗余作用。
本实施例中，所述半导体器件为存储器中，则可将所述击穿式电熔丝结构与冗余的存储单元电性连接，当其他存储单元存在异常时，则可通过激活所述击穿式电熔丝结构，以利用冗余的存储单元代替存在异常的存储单元。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (18)
1.一种击穿式电熔丝结构，其特征在于，包括：
一衬底，所述衬底中形成有一隔离结构，所述隔离结构围绕出一有源区在所述衬底中，所述隔离结构覆盖所述有源区的侧面；
一绝缘材料层，形成在所述衬底上，所述绝缘材料层覆盖所述有源区的顶面并延伸覆盖所述隔离结构在所述有源区周边的区域，并且所述绝缘材料层对应所述有源区的区域中定义有一击穿区，所述击穿区的边界位于所述有源区的区域范围内而未与所述隔离结构的边界接壤，所述绝缘材料层在所述击穿区内具有一电熔丝击穿厚度，所述电熔丝击穿厚度小于所述绝缘材料层在所述击穿区外的周边厚度，用于在编程过程中被击穿；以及，
一导电材料层，形成在所述绝缘材料层上并覆盖所述绝缘材料层的所述击穿区；其中，所述有源区还具有不与所述导电材料层重迭覆盖的接触区。
2.如权利要求1所述的击穿式电熔丝结构，其特征在于，所述绝缘材料层包括隔离层和被所述隔离层包围的熔丝氧化层，所述熔丝氧化层的厚度小于所述隔离层的厚度，所述熔丝氧化层的边界对应在所述有源区的区域范围内而未与所述隔离结构的边界接壤，所述隔离层与所述熔丝氧化层连接并从所述有源区延伸至所述隔离结构，以使所述绝缘材料层对应所述熔丝氧化层的区域构成所述击穿区。
3.如权利要求1所述的击穿式电熔丝结构，其特征在于，从所述击穿区的边界至所述有源区的边界的距离大于等于4nm。
4.如权利要求2所述的击穿式电熔丝结构，其特征在于，所述导电材料层覆盖所述绝缘材料层的所述熔丝氧化层并延伸覆盖所述隔离层。
5.如权利要求2所述的击穿式电熔丝结构，其特征在于，所述导电材料层部分覆盖所述有源区并延伸覆盖所述隔离结构，以使所述导电材料层和所述有源区之间具有一交叠区域，所述交叠区域的周边高度是由所述绝缘材料层的所述隔离层的厚度所界定，并且所述绝缘材料层的所述熔丝氧化层的边界位于所述交叠区域的区域范围内。
6.如权利要求2所述的击穿式电熔丝结构，其特征在于，所述绝缘材料层的所述隔离层的厚度大于3nm，所述绝缘材料层的所述熔丝氧化层的厚度小于等于3nm。
7.如权利要求2所述的击穿式电熔丝结构，其特征在于，在所述隔离层与所述熔丝氧化层的连接处，所述隔离层的端部和所述熔丝氧化层的端部为相互堆叠连接，以使所述隔离层在所述衬底表面的投影和所述熔丝氧化层在所述衬底表面的投影部分重叠。
8.如权利要求1所述的击穿式电熔丝结构，其特征在于，所述有源区具有一宽部和一与所述宽度连接的窄部，所述导电材料层覆盖所述窄部中远离所述宽部的部分。
9.如权利要求1～8任一项所述的击穿式电熔丝结构，其特征在于，所述击穿式电熔丝结构的编程过程中，在所述导电材料层和所述有源区之间所施加的编程电压的波动范围小于等于0.2V。
10.一种击穿式电熔丝结构的形成方法，其特征在于，
提供一衬底，所述衬底中形成有一隔离结构，所述隔离结构围绕出一有源区在所述衬底中，所述隔离结构覆盖所述有源区的侧面；
形成一绝缘材料层在所述衬底上，所述绝缘材料层覆盖所述有源区的顶面并延伸覆盖所述隔离结构在所述有源区周边的区域，并在所述绝缘材料层对应所述有源区的区域中定义出一击穿区，所述击穿区的边界位于所述有源区的区域范围内而未与所述隔离结构的边界接壤，所述绝缘材料层在所述击穿区内具有一电熔丝击穿厚度，所述电熔丝击穿厚度小于所述绝缘材料层在所述击穿区外的周边厚度；以及，
形成一导电材料层在所述绝缘材料层上，所述导电材料层覆盖所述绝缘材料层的所述击穿区。
11.如权利要求10所述的击穿式电熔丝结构的形成方法，其特征在于，所述绝缘材料层的形成方法包括：
形成隔离层在所述衬底上，所述隔离层覆盖所述有源区并延伸覆盖所述隔离结构；
部分去除所述隔离层，以在所述隔离层中形成一凹槽，所述凹槽对应所述击穿区并暴露出对应所述击穿区的衬底；以及，
形成熔丝氧化层在所述凹槽中，以使所述熔丝氧化层覆盖对应所述击穿区的衬底，并且所述熔丝氧化层连接所述隔离层以构成所述绝缘材料层，所述熔丝氧化层的厚度小于所述隔离层的厚度。
12.如权利要求11所述的击穿式电熔丝结构的形成方法，其特征在于，所述导电材料层填充所述凹槽以覆盖所述熔丝氧化层，并延伸覆盖所述隔离层。
13.如权利要求11所述的击穿式电熔丝结构的形成方法，所述绝缘材料层的所述隔离层的厚度大于3nm，所述绝缘材料层的所述熔丝氧化层的厚度小于等于3nm。
14.如权利要求11所述的击穿式电熔丝结构的形成方法，其特征在于，所述隔离层的所述凹槽的侧壁与所述凹槽的底壁之间的夹角大于90°，所述熔丝氧化层覆盖所述凹槽的底壁并部分覆盖所述凹槽的侧壁，以使所述熔丝氧化层的端部堆叠在所述隔离层的端部上。
15.一种半导体器件，其特征在于，包括权利要求1所述的击穿式电熔丝结构。
16.如权利要求15所述的半导体器件，其特征在于，所述半导器件为存储器。
17.如权利要求16所述的半导体器件，其特征在于，所述存储器包括存储单元，所述击穿式电熔丝结构构成所述存储单元的一部分。
18.如权利要求16所述的半导体器件，其特征在于，所述存储器包括存储单元，所述击穿式电熔丝结构与所述存储单元电性连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810299453.7A CN108470676A (zh) | 2018-04-04 | 2018-04-04 | 击穿式电熔丝结构及其形成方法、半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810299453.7A CN108470676A (zh) | 2018-04-04 | 2018-04-04 | 击穿式电熔丝结构及其形成方法、半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108470676A true CN108470676A (zh) | 2018-08-31 |
Family
ID=63262500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810299453.7A Pending CN108470676A (zh) | 2018-04-04 | 2018-04-04 | 击穿式电熔丝结构及其形成方法、半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108470676A (zh) |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307248B1 (en) * | 1996-04-08 | 2001-10-23 | Chartered Semiconductor Manufacturing Company | Definition of anti-fuse cell for programmable gate array application |
| US6388305B1 (en) * | 1999-12-17 | 2002-05-14 | International Business Machines Corporation | Electrically programmable antifuses and methods for forming the same |
| CN1858910A (zh) * | 2005-05-06 | 2006-11-08 | 旺宏电子股份有限公司 | 反熔丝一次可编程的非易失存储器单元及其制造方法与编程方法 |
| JP2007194377A (ja) * | 2006-01-18 | 2007-08-02 | Toshiba Corp | ヒューズ素子 |
| KR20070113859A (ko) * | 2006-05-26 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 안티퓨즈 및 그의 제조방법 |
| US20090096060A1 (en) * | 2007-10-16 | 2009-04-16 | Samsung Electronics Co., Ltd. | Antifuse structures, antifuse array structures, methods of manufacturing the same |
| US20090224324A1 (en) * | 2008-03-05 | 2009-09-10 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
| US20100032732A1 (en) * | 2008-08-06 | 2010-02-11 | International Business Machines Corporation | Electrical antifuse having a multi-thickness dielectric layer |
| CN102334185A (zh) * | 2009-02-25 | 2012-01-25 | 飞思卡尔半导体公司 | 反熔丝 |
| CN102332454A (zh) * | 2010-07-15 | 2012-01-25 | 复旦大学 | 一次可编程存储单元、存储器及其制备方法 |
| CN103915410A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和半导体器件的制作方法 |
| US20140217484A1 (en) * | 2010-06-21 | 2014-08-07 | Kilopass Technology, Inc. | One-time programmable memory and method for making the same |
| CN104103624A (zh) * | 2013-04-10 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 反熔丝结构及其形成方法 |
| CN105047644A (zh) * | 2015-06-30 | 2015-11-11 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射ono反熔丝单元结构及其制备方法 |
| CN106169461A (zh) * | 2016-09-22 | 2016-11-30 | 中国电子科技集团公司第五十八研究所 | 抗辐射pip型ono反熔丝结构及cmos工艺集成法 |
| CN208111436U (zh) * | 2018-04-04 | 2018-11-16 | 长鑫存储技术有限公司 | 击穿式电熔丝结构、半导体器件 |
-
2018
- 2018-04-04 CN CN201810299453.7A patent/CN108470676A/zh active Pending
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307248B1 (en) * | 1996-04-08 | 2001-10-23 | Chartered Semiconductor Manufacturing Company | Definition of anti-fuse cell for programmable gate array application |
| US6388305B1 (en) * | 1999-12-17 | 2002-05-14 | International Business Machines Corporation | Electrically programmable antifuses and methods for forming the same |
| CN1858910A (zh) * | 2005-05-06 | 2006-11-08 | 旺宏电子股份有限公司 | 反熔丝一次可编程的非易失存储器单元及其制造方法与编程方法 |
| US20060249809A1 (en) * | 2005-05-06 | 2006-11-09 | Macronix International Co., Ltd. | Buried bit line anti-fuse one-time-programmable nonvolatile memory |
| JP2007194377A (ja) * | 2006-01-18 | 2007-08-02 | Toshiba Corp | ヒューズ素子 |
| KR20070113859A (ko) * | 2006-05-26 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 안티퓨즈 및 그의 제조방법 |
| US20090096060A1 (en) * | 2007-10-16 | 2009-04-16 | Samsung Electronics Co., Ltd. | Antifuse structures, antifuse array structures, methods of manufacturing the same |
| US20090224324A1 (en) * | 2008-03-05 | 2009-09-10 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
| US20100032732A1 (en) * | 2008-08-06 | 2010-02-11 | International Business Machines Corporation | Electrical antifuse having a multi-thickness dielectric layer |
| CN102334185A (zh) * | 2009-02-25 | 2012-01-25 | 飞思卡尔半导体公司 | 反熔丝 |
| US20140217484A1 (en) * | 2010-06-21 | 2014-08-07 | Kilopass Technology, Inc. | One-time programmable memory and method for making the same |
| CN102332454A (zh) * | 2010-07-15 | 2012-01-25 | 复旦大学 | 一次可编程存储单元、存储器及其制备方法 |
| CN103915410A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和半导体器件的制作方法 |
| CN104103624A (zh) * | 2013-04-10 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 反熔丝结构及其形成方法 |
| CN105047644A (zh) * | 2015-06-30 | 2015-11-11 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射ono反熔丝单元结构及其制备方法 |
| CN106169461A (zh) * | 2016-09-22 | 2016-11-30 | 中国电子科技集团公司第五十八研究所 | 抗辐射pip型ono反熔丝结构及cmos工艺集成法 |
| CN208111436U (zh) * | 2018-04-04 | 2018-11-16 | 长鑫存储技术有限公司 | 击穿式电熔丝结构、半导体器件 |
Non-Patent Citations (2)
| Title |
|---|
| 刘培植，等: "《数字电路设计与数字系统》", vol. 2005, 28 February 2005, 北京邮电大学出版社, pages: 229 * |
| 陶伟;石乔林;李天阳;: "基于CMOS工艺平台反熔丝FPGA实现", 电子与封装, vol. 12, no. 08, pages 23 - 29 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6879005B2 (en) | High withstand voltage semiconductor device | |
| JP5154000B2 (ja) | 半導体装置 | |
| JP2020150179A (ja) | 半導体装置 | |
| CN203377216U (zh) | 半导体装置 | |
| TWI515902B (zh) | 半導體裝置 | |
| TWI652793B (zh) | 反熔絲結構 | |
| KR20080029767A (ko) | 전력용 반도체장치 | |
| JP3425131B2 (ja) | 高耐圧半導体装置 | |
| CN208111436U (zh) | 击穿式电熔丝结构、半导体器件 | |
| CN210575939U (zh) | 反熔丝结构及可编程存储器 | |
| JP3677346B2 (ja) | 電界効果により制御可能の半導体デバイス | |
| US6992351B2 (en) | Semiconductor device for power MOS transistor module | |
| JP7172317B2 (ja) | 半導体装置 | |
| CN108470676A (zh) | 击穿式电熔丝结构及其形成方法、半导体器件 | |
| JP3749191B2 (ja) | 高耐圧半導体装置 | |
| JP5054370B2 (ja) | 半導体チップ | |
| JP3796998B2 (ja) | 高耐圧半導体装置 | |
| US10854545B1 (en) | Anti-fuse structure | |
| JP5269389B2 (ja) | 半導体装置 | |
| US6940128B1 (en) | Semiconductor device for power MOS transistor module | |
| JP2001237437A (ja) | 半導体装置 | |
| JPH0685268A (ja) | 電力用半導体素子およびその製造方法 | |
| KR102198580B1 (ko) | 온칩 게이트 저항이 구현된 반도체 장치 | |
| JP7442750B1 (ja) | 半導体装置 | |
| WO2024018715A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180928 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: Changxin Storage Technology Co., Ltd. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: Ever power integrated circuit Co Ltd |