CN1858910A - 反熔丝一次可编程的非易失存储器单元及其制造方法与编程方法 - Google Patents
反熔丝一次可编程的非易失存储器单元及其制造方法与编程方法 Download PDFInfo
- Publication number
- CN1858910A CN1858910A CNA2005101176933A CN200510117693A CN1858910A CN 1858910 A CN1858910 A CN 1858910A CN A2005101176933 A CNA2005101176933 A CN A2005101176933A CN 200510117693 A CN200510117693 A CN 200510117693A CN 1858910 A CN1858910 A CN 1858910A
- Authority
- CN
- China
- Prior art keywords
- programmable non
- fuse
- volatile memory
- memory element
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 171
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000012535 impurity Substances 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 238000009413 insulation Methods 0.000 claims description 30
- 239000013078 crystal Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910003134 ZrOx Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种反熔丝一次可编程(ONE－TIME－PROGRAMMABLE)非易失存储器单元，包含具有两P－掺杂区的P阱基板、N+掺杂区以及反熔丝，其中N+掺杂区位于基板上的两P－掺杂区之间，以作为位线。反熔丝(anti－fuse)设置于N+掺杂区上。两绝缘区沉积于此两P－掺杂区上。杂质掺杂多晶硅层设置于两绝缘区与反熔丝上。多晶硅化金属层设置于杂质掺杂多晶硅层上，而多晶硅化金属层与多晶硅层可作为字线。在编程此反熔丝一次可编程非易失存储器单元后，已编程的区域(例如为连结)可作为二极管，其形成于反熔丝上。此外，本发明亦披露反熔丝一次可编程非易失存储器单元的编程方法、读取方法以及制造方法。
Description
技术领域
本发明涉及一种非易失存储器单元，且特别涉及一种反熔丝一次可编程的非易失存储器单元及其制造方法、可编程方法与读取存储单元的方法。
背景技术
随着个人电子产品的快速发展，固态数据储存技术已变为日益重要。在可携式消费电子产品中，固态数据储存装置还朝向小型化、简单化、低成本的目标迈进。固态数据储存技术(例如为可擦可编程只读存储器(EPROM)、电可擦可编程只读存储器(EEPROM)等技术)将非常适合发展高速的应用装置，尤其是具有复杂与昂贵程序的高速应用装置。然而，就许多消费性电子产品而言，与高速度相比，低成本的考虑将更为重要。
所以，公知技术才发展出二极管可编程只读存储器(diodeprogrammable read only memories(DPROMs))，由于需要深渠沟隔离与硅磊晶层，因此，此二极管可编程只读存储器的工艺过于复杂，故此二极管可编程只读存储器的生产成本将难以降低。
基于上述观点，故需要发展一种具有小型化、简单化、低生产成本的可编程非易失存储器单元。
发明内容
本发明提供一种反熔丝一次可编程的非易失存储器单元及其制造方法、编程方法与读取方法，以满足其小型化、简单化、低生产成本的目的。
本发明提出一种反熔丝一次可编程非易失存储器单元，可包括基板、第三杂质掺杂区、反熔丝、第一绝缘区与第二绝缘区、杂质掺杂的多晶硅层及多晶硅化金属层。其中基板具有第一杂质掺杂区与第二杂质掺杂区，分别具有第一极性。第三杂质掺杂区位于邻近第一杂质掺杂区与第二杂质掺杂区之间，而第三杂质掺杂区具有与第一杂质掺杂区及第二杂质掺杂区的第一极性相反的极性。反熔丝设置于第三杂质掺杂区上。第一绝缘区与第二绝缘区分别设置于第一杂质掺杂区与第二杂质掺杂区上。杂质掺杂的多晶硅层设置于第一绝缘区、第二绝缘区以及反熔丝上。多晶硅化金属层设置于此杂质掺杂的多晶硅层上。当此杂质掺杂的多晶硅层与多晶硅化金属层可作为字线时，则第三杂质掺杂区可作为位线。此第三杂质掺杂区(位线)可埋于基板中并通过第一杂质掺杂区与第二杂质掺杂区而隔开。此反熔丝一次可编程非易失存储器单元的尺寸约为4F2。
依照本发明的一实施例的反熔丝一次可编程非易失存储器单元，其中反熔丝的厚度介于约10至约100之间。在一实施例中，每一绝缘区具有介于约500至约3500的厚度。在另一实施例中，每一杂质掺杂的多晶硅层与多晶硅化金属层的厚度介于约500至2000之间。在另一实施例中，基板为P阱基板、第一杂质掺杂区与第二杂质掺杂区为P-掺杂区且第三杂质掺杂区为N+掺杂区。在一实施例中，每一绝缘区为氧化物区与氮化物区中之一个。反熔丝的材质可以为二氧化硅、氧化物-氮化物-氧化物(oxide-nitride-oxide(ONO))、Al2O3、ZrOx与HfOx等，其中x代表整数，为化学方程数字。当然，在实施例中，任何制造反熔丝的材质都将难以全部地条列出来，故不限于上述材质。
本发明另提出一种反熔丝一次可编程非易失存储器单元的编程方法。在编程期间，施加正向编程偏压于反熔丝一次可编程非易失存储器单元的字线与位线之间。在一实施例中，此正向编程偏压的范围介于约10V至约15V之间。结果，将烧灼反熔丝一次可编程非易失存储器单元的反熔丝，以形成已编程区(连结)，其可作为一个二极管。
依照本发明的一实施例所述的反熔丝一次可编程非易失存储器单元的编程方法，还包括反熔丝一次可编程非易失存储器单元的读取方法，通过施加正向读取偏压于反熔丝一次可编程非易失存储器单元的位线与字线之间。其中，此读取偏压的较佳范围介于约1.2V至约5V之间。
本发明并提出一种反熔丝一次可编程非易失存储器单元的制造方法，包括下列多个步骤。于基板上形成第一杂质掺杂区。接着，于第一杂质掺杂区上形成绝缘层。在一实施例中，通过化学气相沉积工艺而形成此绝缘层。蚀刻此绝缘层的中间部分直到在底部的第一杂质掺杂区暴露出来，结果，将于绝缘层的中间部分形成渠沟。通过剩余的绝缘层而形成两相互间隔的绝缘区。接着，形成反熔丝于渠沟的底部。之后，形成第二杂质掺杂区于第一杂质掺杂区的一部分，其位于反熔丝的底部。第二杂质掺杂区具有与第一杂质掺杂区相反的极性。在形成第二杂质掺杂区的步骤中，在植入杂质后，可通过快速热退火工艺而退火第二杂质掺杂区。然后，形成杂质掺杂多晶硅层于绝缘区与反熔丝上。接着，形成多晶硅化金属层于杂质掺杂多晶硅层上。在一实施例中，植入第一杂质掺杂区的材质为硼，且植入第二杂质掺杂区为砷与磷中之一种。
本发明的反熔丝一次可编程非易失存储器单元的尺寸较小、较为简化，故可产生微型的反熔丝一次可编程非易失储存阵列，以有效地节省其制造成本。
为让本发明的上述和其它功效、特征和优点能更明显易懂，下文列举一实施例，并配合附图，作详细说明如下。
附图说明
图1为本发明一实施例的一种反熔丝一次可编程的非易失储存阵列100的俯视示意图。
图2为本发明一实施例的两个反熔丝一次可编程的非易失存储器单元(存储器单元_1与存储器单元_2)的剖面示意图。
图3所示为本发明一实施例的一种编程选择的反熔丝一次可编程的非易失存储器单元的方法。
图4为图3已编程的反熔丝一次可编程非易失存储器单元(如图3的存储器单元_1)的剖面示意图。
图5a至5b为本发明一实施例的六个反熔丝一次可编程非易失存储器单元在编程操作中与经编程操作后的示意图。
图6a至6c所示为本发明一实施例的反熔丝一次可编程非易失存储器单元的三种编程方法，其分别为菲力浦法、V/2法与V/3法。
图7为本发明一实施例的一种反熔丝一次可编程非易失存储器单元所构成的储存阵列在经读取操作时的示意图。
图8为本发明一实施例的一种反熔丝一次可编程非易失储存阵列在经读取操作时，其如何预防产生读取遗漏电流的示意图。
图9a至9g为本发明一实施例的一种反熔丝一次可编程非易失存储器单元的制造方法。
主要元件标记说明
100：反熔丝一次可编程的非易失储存阵列
110：字线
120：位线
130：反熔丝
140：厚绝缘区
210：基板
220：P-掺杂区
230：厚绝缘区
240a及240b：N+掺杂区
250：多晶硅层
260：多晶硅化金属层
270：N+/P-基板接合
280a、280b：反熔丝
285：已编程区域
290：字线
410：P-区块
420：N+区块
910：基板
920、920’：P-掺杂区
930、930’：厚绝缘层
940：渠沟
950：反熔丝
960：N+掺杂区
970：多晶硅层
980：多晶硅化金属层
Vpp：编程电压
Vcc：读取电压
具体实施方式
图1为本发明一实施例的一种反熔丝一次可编程的非易失储存阵列100的俯视示意图。首先，请参照图1，此反熔丝一次可编程的非易失储存阵列(anti-fuse one-time-programmable(OTP)nonvolatile memoryarray)100包含三条横向的字线110、两条垂直的位线120、六个反熔丝130以及三个垂直的厚绝缘区140。这些横向的字线110的材质包括硅化钨与P-掺杂的多晶硅，而两条垂直的位线120被植入N+离子，且每一厚绝缘区140的材质包括氧化物或氮化物中之一种。此反熔丝一次可编程的非易失储存阵列100具有六个反熔丝一次可编程的非易失存储器单元，位于这些横向的字线110与垂直的位线120间的交叉处。
图2为本发明一实施例的两个反熔丝一次可编程的非易失存储器单元(存储器单元_1与存储器单元_2)的剖面示意图。请参照图2，三个P-掺杂区220植入于P阱基板210的顶部，以形成具有较佳隔离效果的N+掺杂区240a与240b。埋入P阱基板210内的N+掺杂区240a与240b可分别作为存储器单元_1与存储器单元_2的位线。N+掺杂区240a与240b(位线)可于位线间距上提供较低的阻抗与较佳的尺寸调整能力。
两反熔丝280a及280b(如图所示的材料层)分别形成于两N+掺杂区240a与240b上。每一反熔丝280a及280b的厚度大于周边元件的栅氧化层的厚度，使得周边元件可传送较高的偏压于反熔丝一次可编程的非易失存储器单元，以于编程操作中烧灼此反熔丝。在编程操作中烧灼反熔丝材料层将可降低此反熔丝的阻抗，因此，在已编程的烧灼位置上连结(link)以形成电连接。三个厚绝缘区230形成于此三个P-掺杂区220上。在一实施例中，此厚绝缘区230的材质包括氧化物或氮化物。
斜向(hatched)影线的字线290形成于三个厚绝缘区230与两反熔丝280a及280b上。此斜向影线的字线290包含P-掺杂的多晶硅层250与多晶硅化金属层260，其中多晶硅化金属层260位于P-掺杂的多晶硅层250上。多晶硅化金属层260可用以降低字线290的阻抗，其中多晶硅化金属层260可以为硅化钨层。
图2所示的存储器单元_1包括字线290、反熔丝280a与位线240a，同样地，存储器单元_2包括字线290、反熔丝280b与位线240b，其中每一存储器单元的尺寸约为4F2。
此三厚绝缘区230是用以隔离N+掺杂区(位线)240a及240b与字线290。在一实施例中，此三厚绝缘区230可例如通过化学气相沉积法而形成。在反熔丝一次可编程的非易失存储器单元的工艺中，此化学气相沉积法所需的较低温度将可有效地降低热预算(thermal budget)。结果，与场氧化隔离方式相比，由反熔丝一次可编程的非易失存储器单元所构成的阵列密度将会上升。
沿着介于N+掺杂区(位线)240a或240b与P-掺杂区220之间的垂直接触表面形成隔离N+/P-基板接合(junction)270。在图中，此隔离N+/P-基板接合270的区域之一是以虚线圆圈的方式来强调。此隔离N+/P-基板接合270可隔离存储器单元_1与存储器单元_2的位线240a及240b。因此，在存储器单元_1与存储器单元_2之间将不需要其它的隔离物，以有效地简化其工艺与制造成本。
图3所示为本发明一实施例的一种编程选择的反熔丝一次可编程的非易失存储器单元的方法。请参照图3，本实施例是编程位于左侧的已选择的反熔丝一次可编程的非易失存储器单元(存储器单元_1)。在此编程操作过程中，适当的编程偏压施加于存储器单元_1的已选择的位线240a与字线290，以烧灼此反熔丝280a。在本实施例的编程操作过程中，此P阱基板210与存储器元_2的未选择的位线240b是浮置的。在另一实施例中，施加于字线290的编程电压约为10V且存储器单元_1的位线240a接地。
介于字线290与位线240a间的编程偏压将烧毁存储器单元_1的反熔丝280a。结果将在存储器单元_1的位线240a与字线290之间形成已编程区域(连结(link))285。在存储器单元_1的读取操作中，此读取电流将由字线290流向其位线240a。
与未烧毁的反熔丝280b相比，由于已烧毁的反熔丝280a具有较低的阻抗，在存储器单元_1的反熔丝280a以及存储器单元_2的反熔丝280b之间的不同阻抗程度将使得已编程的存储器单元_1呈现出逻辑“1”，相对地，未编程的存储器单元_2呈现出逻辑“0”。
图4为图3已编程的反熔丝一次可编程非易失存储器单元(如图3的存储器单元_1)的剖面示意图及其放大的已编程区域(连结(link))285。请参照图4，已编程的存储器单元_1呈现出逻辑“1”。此已编程区域(连结(link))285包含P-区块(block)410与N+区块420，其功能例如为P-/N+的二极管。由于施加正向编程偏压，此已编程区域(连结(link))285具有空乏区(如图4所示)，其邻近于介于P-区块(block)410与N+区块420之间的接触面。
图5a至5b为本发明一实施例的六个反熔丝一次可编程非易失存储器单元在编程操作中与经编程操作后的示意图，其中这些反熔丝一次可编程非易失存储器单元是连接于三条位线与三条字线。假定此六个未编程的反熔丝一次可编程非易失存储器单元具有多个N+掺杂区与P-掺杂区，以分别作为位线与字线。图5a所示为六个未编程的反熔丝一次可编程非易失存储器单元，其分别连接于横向的位与垂直的字线。在这些未编程的反熔丝一次可编程非易失存储器单元中之一个将被编程。在图5a中，此选择的未编程的反熔丝一次可编程非易失存储器单元将以虚线圆圈而圈出。
在本实施例的编程操作过程中，编程电压Vpp是施加于此选择的反熔丝一次可编程非易失存储器单元的字线，且其位线接地。在图5a中，其余的字线与位线是浮置的。在另一实施例中，此编程电压Vpp的范围从约10V至约15V。
在介于已选择的反熔丝一次可编程非易失存储器单元的字线与位线间的正向编程偏压(Vpp)的施加期间，将烧毁已选择的反熔丝一次可编程非易失存储器单元的反熔丝。以编程已选择的反熔丝一次可编程非易失存储器单元(逻辑“1”)。结果，已编程的区域(连结(link))将形成于此已选择的反熔丝一次可编程非易失存储器单元中，以作为P-/N+的二极管。在执行编程操作后，在图5b中，此已编程的反熔丝一次可编程非易失存储器单元是以虚线圆圈而指出。
图6a至6c所示为本发明一实施例的反熔丝一次可编程非易失存储器单元的三种编程方法，其分别为菲力浦法、V/2法与V/3法。假定每一反熔丝一次可编程非易失存储器单元具有N+掺杂区与P-掺杂区，以分别作为位线与字线。在图6a至6c中的垂直线代表字线，反之，横向线代表位线。在图6a至6c中的圆形点代表反熔丝一次可编程非易失存储器单元。当未选择的存储器单元意味着这些未选择的反熔丝一次可编程非易失存储器单元的逻辑状态仍然保持不变时，这些已选择的存储器单元意味着选择并编程反熔丝一次可编程非易失存储器单元(逻辑“1”)。
通过如图6a所示的菲力浦法，当未选择的存储器单元接受到反向偏压(-Vp)时，此已选择的存储器单元接受到正向偏压(Vp)。如图6b所示，通过施加完整的正向偏压(Vp)于已选择的存储器单元以及已降低的正向偏压(Vp/2)于未选择的存储器单元，而执行此V/2法。如图6c所示，当施加已降低的正向偏压(Vp/3)或者是反向偏压(-Vp/3)于未选择的存储器单元，且施加正向偏压(Vp)于已选择的存储器单元而执行此V/3法。当使用于V/2法中的已降低的正向偏压(Vp/2)以及使用于V/3法中的已降低的正向偏压(Vp/3)不够高时，将无法烧毁在未选择的反熔丝一次可编程非易失存储器单元的反熔丝。在一实施例中，此Vp值的范围由约10V至约15V。
当其它未选择的存储器单元未被干扰时，可通过使用如图6a至6c的三种编程方法并施加完整的正向偏压(Vp)于这些存储器单元，以选择并编程为逻辑“1”。
这些正向与反向偏压与反熔丝一次可编程非易失存储器单元的位线与字线的极性(polarity)有关。假如此已选择的反熔丝一次可编程非易失存储器单元具有P-掺杂区与N+掺杂区以分别作为其位线与字线，当此已选择的反熔丝一次可编程非易失存储器单元的字线接地时，为了让其具有正向偏压，可施加编程电压Vpp于此已选择的反熔丝一次可编程非易失存储器单元的位上。
图7为本发明一实施例的一种反熔丝一次可编程非易失存储器单元所构成的储存阵列在经读取操作时的示意图。假定如图7所示的每一反熔丝一次可编程非易失存储器单元具有N+掺杂区与P-掺杂区以分别作为其位线与字线。因此，当图7所示的横向线代表位线时，则垂直线代表字线。如图7所示，此反熔丝一次可编程非易失储存阵列仅具有已编程的反熔丝一次可编程非易失存储器单元(逻辑“1”)，其以二极管符号来代表，至于其余的反熔丝一次可编程非易失存储器单元并未编程(逻辑“0”)。当读取此已编程的反熔丝一次可编程非易失存储器单元时，施加读取电压Vcc于其字线且将其位线接地，至于其余的位线与字线为浮置的。图7所示的箭头是代表此已编程的反熔丝一次可编程非易失存储器单元的读取电流的流向。在一实施例中，此读取电压Vcc值的范围由约1.2V至约5V。
图8为本发明一实施例的一种反熔丝一次可编程非易失储存阵列在经读取操作时，其如何预防产生读取遗漏电流的示意图。假定如图8所示的每一反熔丝一次可编程非易失存储器单元具有N+掺杂区与P-掺杂区以分别作为其位线与字线。在图8所示的九个反熔丝一次可编程非易失存储器单元中，当这些反熔丝一次可编程非易失存储器单元中之一个为未编程的状态(逻辑“0”)时，其余八个反熔丝一次可编程非易失存储器单元为已编程的状态(逻辑“1”)。图8中的垂直线代表字线，相反地，横向线代表位线。当读取未编程的反熔丝一次可编程非易失存储器单元时，读取电压Vcc施加于其字线且将其位线连接至读出放大器(sense amplifier(S/A))，至于其余的字线与位线为浮置的。在一实施例中，此电压Vcc值的范围由约1.2V至约5V。
由于欲读取的反熔丝一次可编程非易失存储器单元为未编程状态，故此未编程的反熔丝一次可编程非易失存储器单元的反熔丝未被烧毁。因此，连接于其位线的读出放大器将无法检测到读取电流的流动。由于已编程的区域(连结(link))形成在此储存阵列中的已编程的反熔丝一次可编程非易失存储器单元内，以作为多个P-/N+二极管，在图8中以双虚线圆圈圈出而强调的已编程的区域(连结(link))将可预防任何读取漏电流流经其已编程的区域(连结)，在本实施例中，此已编程的区域(连结)是作为反向二极管(reverse diode)。因此，此反熔丝一次可编程非易失储存阵列将可防止在读取操作中的漏电流的产生。当异于这些反熔丝一次可编程非易失存储器单元的其它存储器单元使用于此储存阵列中时，图8中所强调的路径是显示可能的读取遗漏电流路径。
图9a至9g为本发明一实施例的一种反熔丝一次可编程非易失存储器单元的制造方法。首先，请参照图9a，提供P阱基板910。接着，请参照图9b，通过离子植入法而将P-掺杂区920形成于此P阱基板910的上表面，其中材质例如为硼被植入于P阱基板910的上表面以形成此P-掺杂区920。请参照图9c，设置厚绝缘层930于此P-掺杂区920上。在一实施例中，此厚绝缘层930为厚氧化物层。在另一实施例中，此厚绝缘层930为厚氮化物层。此外，例如可通过沉积工艺以形成此厚绝缘层930，其中此沉积工艺例如使用化学气相沉积技术。另外，此厚绝缘层930的厚度范围例如由约500至约3500。只要能够维持适当的极性，虽然可确定使用特定的杂质，但亦可使用其它的杂质。
请参照图9d，蚀刻并图案化此厚绝缘层930直到底下的P-掺杂区920暴露出来。结果，将形成多个渠沟940与多个分隔的厚绝缘层930’。请参照图9e，沉积多个反熔丝950于这些渠沟940的底部。在一实施例中，每一反熔丝950的厚度范围由约10至约100。另外，反熔丝950的材质可以为二氧化硅、氧化物-氮化物-氧化物(oxide-nitride-oxide(ONO))、Al2O3、ZrOx、HfOx等，其中x代表整数，为化学方程数字。当然，任何制造反熔丝950的材质将难以全部地条列出来，故不限于上述材质。
请参照图9f，将离子植入于位于这些反熔丝950下的P-掺杂区920的部分，以形成多个N+掺杂区960而作为多条N+位线。然后，通过快速热退火(rapid thermal anneal(RTA))工艺而将此N+掺杂区960(N+位线)退火。在一实施例中，可于离子植入工艺中使用砷或磷以形成此N+掺杂区960。其余的P-掺杂区920形成多个P-掺杂区920’，其用以隔离多个N+掺杂区960(N+位线)。请参照图9g，最后，P-掺杂的多晶硅层970沉积于多个厚绝缘区930’与反熔丝950上以填入渠沟940。多晶硅化金属层980沉积于此P-掺杂的多晶硅层970上。在一实施例中，每一P-掺杂的多晶硅层970与多晶硅化金属层980的厚度范围从约500至约2000。P-掺杂的多晶硅层970与多晶硅化金属层980可作为字线。在一实施例中，多晶硅化金属层980可为多晶硅化钨层。
本发明的反熔丝一次可编程非易失存储器单元使用反熔丝以储存逻辑状态，且此反熔丝一次可编程非易失存储器单元的尺寸约为4F2。此反熔丝一次可编程非易失存储器单元的位线埋于基板中并由位于基板中的两邻近的杂质掺杂区而隔开。由于本发明的反熔丝一次可编程非易失存储器单元的结构简单，故其生产成本较低。此外，由于本发明的反熔丝一次可编程非易失存储器单元的尺寸较小且欲隔开两存储器单元间的隔离结构较为简化，因此，本发明的反熔丝一次可编程非易失存储器单元所构成的储存阵列将具有较高的密度。
虽然本发明已以一实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求所界定者为准。
Claims (37)
1.一种反熔丝一次可编程非易失存储器单元，其特征是包括：
基板；
第一杂质掺杂区，位于该基板上且具有第一极性；
第二杂质掺杂区，位于该基板上且具有第一极性；
第三杂质掺杂区，位于该基板上的该第一杂质掺杂区与该第二杂质掺杂区之间，而该第三杂质掺杂区具有第二极性，其中该第二极性与该第一杂质掺杂区与该第二杂质掺杂区的该第一极性相反；以及
反熔丝，设置于该第三杂质掺杂区上。
2.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是还包括：
第一绝缘区，设置于该第一杂质掺杂区上；以及
第二绝缘区，设置于该第二杂质掺杂区上。
3.根据权利要求2所述的反熔丝一次可编程非易失存储器单元，其特征是该第一绝缘区与该第二绝缘区具有介于约500至约3500的厚度。
4.根据权利要求2所述的反熔丝一次可编程非易失存储器单元，其特征是该第一绝缘区与该第二绝缘区的材质包括氧化物与氮化物中之一种。
5.根据权利要求2所述的反熔丝一次可编程非易失存储器单元，其特征是还包括：
杂质掺杂的多晶硅层，位于该第一绝缘区、该第二绝缘区以及该反熔丝上；以及
多晶硅化金属层，位于该杂质掺杂的多晶硅层上。
6.根据权利要求5所述的反熔丝一次可编程非易失存储器单元，其特征是该杂质掺杂的多晶硅层与该多晶硅化金属层可定义为字线。
7.根据权利要求5所述的反熔丝一次可编程非易失存储器单元，其特征是该杂质掺杂的多晶硅层为P-掺杂的多晶硅层。
8.根据权利要求5所述的反熔丝一次可编程非易失存储器单元，其特征是该多晶硅化金属层为多晶硅化钨层。
9.根据权利要求5所述的反熔丝一次可编程非易失存储器单元，其特征是该杂质掺杂的多晶硅层与该多晶硅化金属层的厚度介于约500至2000之间。
10.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该第一杂质掺杂区与该第二杂质掺杂区为P-掺杂区。
11.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该第三杂质掺杂区为N+掺杂区。
12.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该第三杂质掺杂区可作为位线。
13.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该反熔丝的厚度约10至约100。
14.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该反熔丝的材质选自于由二氧化硅、氧化物-氮化物-氧化物、Al2O3、ZrOx与HfOx所组成的族群，其中x为整数，为化学方程数字。
15.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该反熔丝一次可编程非易失存储器单元的尺寸约为4F2。
16.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该基板为P阱基板。
17.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该反熔丝一次可编程非易失存储器单元可被编程以烧毁该反熔丝而形成连结，其定义为二极管。
18.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该反熔丝一次可编程非易失存储器单元为反熔丝一次可编程非易失储存阵列的一部分，即该反熔丝一次可编程非易失储存阵列由多个该反熔丝一次可编程非易失存储器单元而组成。
19.一种反熔丝一次可编程非易失存储器单元的编程方法，其特征是该反熔丝一次可编程非易失存储器单元为反熔丝一次可编程非易失储存阵列的一部分，且该反熔丝一次可编程非易失存储器单元的编程方法包括：
提供反熔丝一次可编程非易失存储器单元，包括：
基板；
第一杂质掺杂区，位于该基板上且具有第一极性；
第二杂质掺杂区，位于该基板上且具有第一极性；
第三杂质掺杂区，位于该基板上的该第一杂质掺杂区与该第二杂质掺杂区之间，而该第三杂质掺杂区具有第二极性，其中该第二极性与该第一杂质掺杂区与该第二杂质掺杂区的该第一极性相反；以及
反熔丝，设置于该第三杂质掺杂区上；以及
施加正向编程偏压于该反熔丝一次可编程非易失存储器单元的字线与位线之间，其中施加该正向编程偏压可烧灼该反熔丝一次可编程非易失存储器单元的该反熔丝内的连结，且该连结可作为二极管，其介于该反熔丝一次可编程非易失存储器单元的该字线与该位线之间。
20.根据权利要求19所述的反熔丝一次可编程非易失存储器单元的编程方法，其特征是该正向编程偏压的范围介于约10V至约15V之间。
21.根据权利要求19所述的反熔丝一次可编程非易失存储器单元的编程方法，其特征是还包括：
将基板以及该反熔丝一次可编程非易失储存阵列的其余的位线与字线维持在浮置状态。
22.根据权利要求19所述的反熔丝一次可编程非易失存储器单元的编程方法，其特征是还包括：
施加反向偏压于该反熔丝一次可编程非易失储存阵列的其余的位线与字线之间。
23.根据权利要求22所述的反熔丝一次可编程非易失存储器单元的编程方法，其特征是该反向编程偏压的范围介于约10V至约15V之间。
24.根据权利要求19所述的反熔丝一次可编程非易失存储器单元的编程方法，其特征是还包括：
施加正向偏压于该反熔丝一次可编程非易失储存阵列的其余的位线与字线之间。
25.根据权利要求24所述的反熔丝一次可编程非易失存储器单元的编程方法，其特征是该正向偏压约为该正向编程偏压的一半。
26.根据权利要求19所述的反熔丝一次可编程非易失存储器单元的编程方法，其特征是还包括：
施加正向偏压于该反熔丝一次可编程非易失储存阵列的其余的位线与字线之间；以及
施加反向偏压于该反熔丝一次可编程非易失储存阵列的其余的位线与字线之间。
27.根据权利要求26所述的反熔丝一次可编程非易失存储器单元的编程方法，其特征是每一该正向偏压与该反向偏压约为该正向编程偏压的三分之一。
28.根据权利要求19所述的反熔丝一次可编程非易失存储器单元的编程方法，其特征是还包括：
读取数值，储存于该反熔丝一次可编程非易失存储器单元内，其通过施加正向读取偏压于该反熔丝一次可编程非易失存储器单元的该位线与该字线之间。
29.根据权利要求28所述的反熔丝一次可编程非易失存储器单元的编程方法，其特征是还包括：
将该反熔丝一次可编程非易失储存阵列的其余的位线与字线维持在浮置状态。
30.根据权利要求28所述的反熔丝一次可编程非易失存储器单元的编程方法，其特征是该正向读取偏压的范围介于约1.2V至约5V之间。
31.一种反熔丝一次可编程非易失存储器单元的制造方法，其特征是包括：
提供基板；
于该基板上形成第一杂质掺杂区；
于该第一杂质掺杂区上形成绝缘层；
蚀刻该绝缘层的中间部分直到位于该绝缘层的底部的该第一杂质掺杂区暴露出来，以于该绝缘层的该中间部分形成渠沟，并通过剩余的该绝缘层而形成两相互间隔的绝缘区；
于该渠沟的底部上形成反熔丝；以及
形成第二杂质掺杂区于该第一杂质掺杂区的一部分，而该第二杂质掺杂区位于该反熔丝的下方，且该第二杂质掺杂区具有与该第一杂质掺杂区相反的极性。
32.根据权利要求31所述的反熔丝一次可编程非易失存储器单元的制造方法，其特征是还包括：
形成杂质掺杂多晶硅层于上述这些相互间隔的绝缘区以及该反熔丝上；以及
形成多晶硅化金属层于该杂质掺杂多晶硅层上。
33.根据权利要求31所述的反熔丝一次可编程非易失存储器单元的制造方法，其特征是在形成该第二杂质掺杂区的步骤后，还包括退火该第二杂质掺杂区。
34.根据权利要求31所述的反熔丝一次可编程非易失存储器单元的制造方法，其特征是该基板为P阱基板，而该第一杂质掺杂区为P-掺杂区，且该第二杂质掺杂区为N+掺杂区。
35.根据权利要求31所述的反熔丝一次可编程非易失存储器单元的制造方法，其特征是该第一杂质掺杂区是植入硼。
36.根据权利要求31所述的反熔丝一次可编程非易失存储器单元的制造方法，其特征是该第二杂质掺杂区是植入砷及磷中之一种。
37.根据权利要求31所述的反熔丝一次可编程非易失存储器单元的制造方法，其特征是形成该绝缘层的步骤是通过化学气相沉积工艺而执行。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/123,589 US7638855B2 (en) | 2005-05-06 | 2005-05-06 | Anti-fuse one-time-programmable nonvolatile memory |
| US11/123,589 | 2005-05-06 | ||
| USUS11/123,589 | 2005-05-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1858910A true CN1858910A (zh) | 2006-11-08 |
| CN100456479C CN100456479C (zh) | 2009-01-28 |
Family
ID=37393326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101176933A Expired - Fee Related CN100456479C (zh) | 2005-05-06 | 2005-11-08 | 反熔丝一次可编程的非易失存储器单元及其制造方法与编程方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US7638855B2 (zh) |
| CN (1) | CN100456479C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108470676A (zh) * | 2018-04-04 | 2018-08-31 | 睿力集成电路有限公司 | 击穿式电熔丝结构及其形成方法、半导体器件 |
| CN113257820A (zh) * | 2020-02-12 | 2021-08-13 | 力旺电子股份有限公司 | 玻璃基板上的一次编程非挥发性存储单元 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1809025A3 (en) * | 2006-01-17 | 2007-08-15 | STMicroelectronics (Research & Development) Limited | Memory enhanced image sensor |
| US8058701B2 (en) * | 2007-10-16 | 2011-11-15 | Samsung Electronics Co., Ltd. | Antifuse structures, antifuse array structures, methods of manufacturing the same |
| US8330189B2 (en) | 2010-06-21 | 2012-12-11 | Kilopass Technology, Inc. | One-time programmable memory and method for making the same |
| US9230813B2 (en) | 2010-06-21 | 2016-01-05 | Kilopass Technology, Inc. | One-time programmable memory and method for making the same |
| US8258586B1 (en) | 2011-03-11 | 2012-09-04 | Texas Instruments Incorporated | Non-volatile anti-fuse with consistent rupture |
| KR20130044655A (ko) * | 2011-10-24 | 2013-05-03 | 에스케이하이닉스 주식회사 | 반도체 소자 및 제조 방법 |
| US8780604B2 (en) | 2012-06-28 | 2014-07-15 | International Business Machines Corporation | State sensing system for eFuse memory |
| US9496270B2 (en) | 2014-05-30 | 2016-11-15 | Qualcomm Incorporated | High density single-transistor antifuse memory cell |
| US9406397B1 (en) | 2015-03-20 | 2016-08-02 | Donghyuk Ju | Anti-fuse non-volatile semiconductor memory |
| TWI578325B (zh) * | 2015-08-18 | 2017-04-11 | 力旺電子股份有限公司 | 反熔絲型一次編程的記憶胞及其相關的陣列結構 |
| US9634015B2 (en) | 2015-08-18 | 2017-04-25 | Ememory Technology Inc. | Antifuse-type one time programming memory cell and array structure with same |
| US9917052B2 (en) | 2015-11-25 | 2018-03-13 | International Business Machines Corporation | Method of fabricating anti-fuse for silicon on insulator devices |
| US10032784B2 (en) * | 2016-07-27 | 2018-07-24 | Synopsys, Inc. | One-time programmable bitcell with native anti-fuse |
| US10395745B2 (en) | 2016-10-21 | 2019-08-27 | Synposys, Inc. | One-time programmable bitcell with native anti-fuse |
| US10446562B1 (en) | 2017-01-10 | 2019-10-15 | Synopsys, Inc. | One-time programmable bitcell with partially native select device |
| US10529436B1 (en) | 2017-01-17 | 2020-01-07 | Synopsys, Inc. | One-time programmable bitcell with diode under anti-fuse |
| US9941017B1 (en) | 2017-02-16 | 2018-04-10 | Donghyuk Ju | Antifuse one-time programmable semiconductor memory |
| US11152382B2 (en) | 2019-10-28 | 2021-10-19 | Donghyuk Ju | Semiconductor one-time programmable memory for nanometer CMOS |
| CN115811882A (zh) | 2021-09-14 | 2023-03-17 | 联华电子股份有限公司 | 半导体结构 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4543594A (en) | 1982-09-07 | 1985-09-24 | Intel Corporation | Fusible link employing capacitor structure |
| US4651409A (en) * | 1984-02-09 | 1987-03-24 | Ncr Corporation | Method of fabricating a high density, low power, merged vertical fuse/bipolar transistor |
| JPS6258673A (ja) * | 1985-09-09 | 1987-03-14 | Fujitsu Ltd | 半導体記憶装置 |
| US4881114A (en) | 1986-05-16 | 1989-11-14 | Actel Corporation | Selectively formable vertical diode circuit element |
| US4876220A (en) | 1986-05-16 | 1989-10-24 | Actel Corporation | Method of making programmable low impedance interconnect diode element |
| US5572061A (en) * | 1993-07-07 | 1996-11-05 | Actel Corporation | ESD protection device for antifuses with top polysilicon electrode |
| US5441907A (en) | 1994-06-27 | 1995-08-15 | Taiwan Semiconductor Manufacturing Company | Process for manufacturing a plug-diode mask ROM |
| US5640344A (en) * | 1995-07-25 | 1997-06-17 | Btr, Inc. | Programmable non-volatile bidirectional switch for programmable logic |
| US6653733B1 (en) * | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
| US5851882A (en) * | 1996-05-06 | 1998-12-22 | Micron Technology, Inc. | ZPROM manufacture and design and methods for forming thin structures using spacers as an etching mask |
| US7052941B2 (en) * | 2003-06-24 | 2006-05-30 | Sang-Yun Lee | Method for making a three-dimensional integrated circuit structure |
| US6034882A (en) * | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| TW427018B (en) * | 1999-04-07 | 2001-03-21 | United Microelectronics Corp | Manufacturing method of flash memory cell |
| US6730584B2 (en) * | 1999-06-15 | 2004-05-04 | Micron Technology, Inc. | Methods for forming wordlines, transistor gates, and conductive interconnects, and wordline, transistor gate, and conductive interconnect structures |
| US6103573A (en) * | 1999-06-30 | 2000-08-15 | Sandisk Corporation | Processing techniques for making a dual floating gate EEPROM cell array |
| US6856572B2 (en) * | 2000-04-28 | 2005-02-15 | Matrix Semiconductor, Inc. | Multi-headed decoder structure utilizing memory array line driver with dual purpose driver device |
| US6806143B2 (en) * | 2001-02-02 | 2004-10-19 | Micron Technology, Inc. | Self-aligned source pocket for flash memory cells |
| KR100389039B1 (ko) * | 2001-03-05 | 2003-06-25 | 삼성전자주식회사 | 비휘발성 메모리소자 및 그 제조방법 |
| JP2003163292A (ja) * | 2001-08-13 | 2003-06-06 | Halo Lsi Inc | ツインｎａｎｄ素子構造、そのアレイ動作およびその製造方法 |
| JP2003086768A (ja) * | 2001-09-14 | 2003-03-20 | Sharp Corp | 不揮発性半導体記憶装置 |
| US6580144B2 (en) * | 2001-09-28 | 2003-06-17 | Hewlett-Packard Development Company, L.P. | One time programmable fuse/anti-fuse combination based memory cell |
| US6828183B1 (en) * | 2002-04-11 | 2004-12-07 | Taiwan Semiconductor Manufacturing Company | Process for high voltage oxide and select gate poly for split-gate flash memory |
| TW535265B (en) * | 2002-04-29 | 2003-06-01 | Powerchip Semiconductor Corp | Structure and manufacturing method of CMOS process compatible single poly-silicon erasable and programmable ROM |
| US6717234B2 (en) * | 2002-05-01 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Resistive memory for data storage devices |
| US6649453B1 (en) * | 2002-08-29 | 2003-11-18 | Micron Technology, Inc. | Contactless uniform-tunneling separate p-well (CUSP) non-volatile memory array architecture, fabrication and operation |
| JP4190238B2 (ja) * | 2002-09-13 | 2008-12-03 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| KR100937647B1 (ko) * | 2002-12-30 | 2010-01-19 | 동부일렉트로닉스 주식회사 | 프로그램이 가능한 커패시터 및 이의 제조 방법 |
| US20050104104A1 (en) * | 2003-11-18 | 2005-05-19 | Halliburton Energy Services, Inc. | High temperature memory device |
-
2005
- 2005-05-06 US US11/123,589 patent/US7638855B2/en not_active Expired - Fee Related
- 2005-11-08 CN CNB2005101176933A patent/CN100456479C/zh not_active Expired - Fee Related
-
2009
- 2009-09-10 US US12/557,262 patent/US7786000B2/en not_active Expired - Fee Related
-
2010
- 2010-07-22 US US12/841,969 patent/US8476157B2/en not_active Expired - Fee Related
-
2013
- 2013-06-24 US US13/925,419 patent/US8679917B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108470676A (zh) * | 2018-04-04 | 2018-08-31 | 睿力集成电路有限公司 | 击穿式电熔丝结构及其形成方法、半导体器件 |
| CN113257820A (zh) * | 2020-02-12 | 2021-08-13 | 力旺电子股份有限公司 | 玻璃基板上的一次编程非挥发性存储单元 |
| CN113257820B (zh) * | 2020-02-12 | 2023-10-17 | 力旺电子股份有限公司 | 玻璃基板上的一次编程非挥发性存储单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060249809A1 (en) | 2006-11-09 |
| US7638855B2 (en) | 2009-12-29 |
| CN100456479C (zh) | 2009-01-28 |
| US7786000B2 (en) | 2010-08-31 |
| US8679917B2 (en) | 2014-03-25 |
| US20090323388A1 (en) | 2009-12-31 |
| US20130286709A1 (en) | 2013-10-31 |
| US20100296328A1 (en) | 2010-11-25 |
| US8476157B2 (en) | 2013-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1858910A (zh) | 反熔丝一次可编程的非易失存储器单元及其制造方法与编程方法 | |
| CN1252813C (zh) | 包含非易失性半导体存储器的半导体集成电路装置的制造方法 | |
| CN1201399C (zh) | 包含非易失性半导体存储装置的半导体集成电路装置 | |
| CN1082249C (zh) | 存储器及其制造方法 | |
| CN101164169B (zh) | Nand闪存中阵列源极线的形成方法 | |
| CN100446258C (zh) | 存储单元,存储单元装置和制造方法 | |
| CN1795510A (zh) | 具有电荷存储位置的存储器 | |
| CN1728393A (zh) | 具有密集成组的存储栅的与非闪速存储器及制造工艺 | |
| CN1716572A (zh) | 非易失性半导体存储器件的制造方法及半导体存储器件 | |
| CN101068020A (zh) | 存储单元阵列及其制造方法 | |
| CN1943028A (zh) | 垂直eeprom nrom存储器件 | |
| TW200931413A (en) | Method of programming cross-point diode memory array | |
| KR20120130721A (ko) | 필드 측 서브-비트라인 ｎｏｒ 플래쉬 어레이 및 이를 제조하는 방법 | |
| CN1901200A (zh) | 非易失存储器及其制造方法 | |
| CN1650431A (zh) | 非易失性存储器及其制造方法 | |
| CN100350616C (zh) | 位线结构及其制造方法 | |
| CN1828935A (zh) | 半导体元件及其制造方法与记忆体元件及其操作方法 | |
| CN1655357A (zh) | 半导体存储装置及其制造方法 | |
| CN1656614A (zh) | 用于非易失性半导体存储器的密集阵列结构 | |
| CN1881567A (zh) | 制造限制性电荷存储器的方法 | |
| CN1404152A (zh) | 非易失性半导体存储器件及其制造方法和操作方法 | |
| TWI289855B (en) | Anti-fuse one-time-programmable nonvolatile memory cell and fabricating and programming method thereof | |
| CN1701444A (zh) | 产生横向掺杂沟道的方法 | |
| JP5597672B2 (ja) | フィールドサイドサブビットラインｎｏｒフラッシュアレイ及びその製造方法 | |
| CN1153296C (zh) | 堆叠栅极存储单元的结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090128 Termination date: 20191108 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |