CN110517985A - 一种提高高压器件抗辐照性能的方法 - Google Patents

一种提高高压器件抗辐照性能的方法 Download PDF

Info

Publication number
CN110517985A
CN110517985A CN201910826820.9A CN201910826820A CN110517985A CN 110517985 A CN110517985 A CN 110517985A CN 201910826820 A CN201910826820 A CN 201910826820A CN 110517985 A CN110517985 A CN 110517985A
Authority
CN
China
Prior art keywords
growth
film
sio2
layer
sipos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910826820.9A
Other languages
English (en)
Other versions
CN110517985B (zh
Inventor
张海良
曹利超
宋思德
施辉
吴建伟
洪根深
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201910826820.9A priority Critical patent/CN110517985B/zh
Publication of CN110517985A publication Critical patent/CN110517985A/zh
Application granted granted Critical
Publication of CN110517985B publication Critical patent/CN110517985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种提高高压器件抗辐照性能的方法，属于集成电路技术领域。首先提供P型衬底，在所述P型衬底上依次形成外延硅层、二氧化硅层和阻挡层；接着刻蚀形成STI隔离槽，对所述STI隔离槽底部注入BF2，侧壁注入In；然后生长SiO2/SIPOS/SiO2夹层结构的薄膜；填充HDP介质，进行高温退火处理，对HDP介质进行平坦化；最后进行阱注入、栅氧生长、多晶生长及刻蚀、轻掺杂漏注入、侧墙生长刻蚀以及源漏注入，后续工艺遵循通用的0.18μm闪存工艺制程。

Description

一种提高高压器件抗辐照性能的方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种提高高压器件抗辐照性能的方法。
背景技术
当电子器件持续处于辐射环境中时，由于电离辐射作用，将会在SiO2 层中产生电子-空穴对。电子-空穴对产生后，大部分的电子在外加电场的作用下，迅速朝着栅极方向(皮秒内)离开SiO2层。而空穴被氧化层陷阱俘获后，变成正的氧化层陷阱电荷。俘获在栅氧化层中的正电荷能够使沟道界面反型，在关态条件下引起泄漏电流的流动，从而引起集成电路的静态电流的增加并且可能导致集成电路功能失效。
除了栅氧化层陷阱电荷外，由于STI浅沟槽技术的大规模使用，辐射使得用于STI填充的氧化层也会出现正电荷的积累，导致场边缘漏电，进而引起器件的退化和电路的失效。如图1所示典型的反相器，STI厚的氧化层在辐射环境下，会积累正电荷，当积累到一定量后，在靠近SiO2/Si 的界面Si的一侧会出现电子反型层，在NMOS的S/D，NMOS的S/D toNWELL 产生漏电通道，引起器件漏电，甚至失效。
通常为解决STI厚的氧化层问题，在填充氧化层前，先行对STI进行侧壁加注技术，如图2所示，在P阱边缘进行加注，减少辐射带来的影响。但这种加注技术存在一定的局限性，一是STI存在一定的深宽比，深宽比越大，侧壁加注难度越大，均匀性难以保证；二是加注后的离子会随着后续工艺制程中的热过程重新进行分布，侧壁表面的离子浓度会降低，进而降低抗辐射效果。
发明内容
本发明的目的在于提供一种提高高压器件抗辐照性能的方法，以解决现有的MOS器件抗辐射能力低的问题。
为解决上述技术问题，本发明提供一种提高高压器件抗辐照性能的方法，包括：
提供P型衬底，在所述P型衬底上依次形成外延硅层、二氧化硅层和阻挡层；
刻蚀形成STI隔离槽，对所述STI隔离槽底部注入BF2，侧壁注入In；
生长SiO2/SIPOS/SiO2夹层结构的薄膜；
填充HDP介质，进行高温退火处理，对HDP介质进行平坦化；
进行阱注入、栅氧生长、多晶生长及刻蚀、轻掺杂漏注入、侧墙生长刻蚀以及源漏注入，后续工艺遵循通用的0.18μm闪存工艺制程。
可选的，所述P型衬底的电阻率为8～12Ω·cm；所述外延硅层的浓度为8～12Ohm，厚度为6.0～7.0μm。
可选的，所述阻挡层包括衬垫氧化层和氮化硅层。
可选的，生长SiO2/SIPOS/SiO2夹层结构的薄膜包括：
首先通过热氧化生长一层的SiO2膜；
使用LPCVD生长的SIPOS膜，生长温度控制为640～680℃，压力控制在0.20～0.22Torr，生长气体为SiH4和N2O，气体原子个数之比为SiH4： N2O＝1:0.2～1:0.25；
SIPOS膜生长完成后，仅改变气体原子个数比为SiH4：N2O<1:2，生长出另外一层的SiO2膜。
可选的，进行介质平坦化包括：
第一步，研磨HDP介质，停在所述SIPOS膜上；
第二步，切换研磨液，去除所述SIPOS膜，研磨部分氮化硅层并停在所述氮化硅层上；
最后，使用STI湿法完全去除所述氮化硅层。
可选的，对所述STI隔离槽侧壁注入In的剂量为5E13cm-2，能量为 150KeV；对所述STI隔离槽底部注入BF2的剂量为2E13cm-2，能量为50KeV。
在本发明中提供了一种提高高压器件抗辐照性能的方法，首先提供P 型衬底，在所述P型衬底上依次形成外延硅层、二氧化硅层和阻挡层；接着刻蚀形成STI隔离槽，对所述STI隔离槽底部注入BF2，侧壁注入In；然后生长SiO2/SIPOS/SiO2夹层结构的薄膜；填充HDP介质，进行高温退火处理，对HDP介质进行平坦化；最后进行阱注入、栅氧生长、多晶生长及刻蚀、轻掺杂漏注入、侧墙生长刻蚀以及源漏注入，后续工艺遵循通用的0.18μm闪存工艺制程。
本发明具有以下有益效果：
(1)在STI区域完美嵌入SIPOS薄膜，通过SIPOS膜改善场区电荷的贮存效应，降低场区边缘漏电，从而使得MOS器件在相同辐射环境下，具有更高的抗辐射能力；
(2)加工工艺与现有的工艺兼容型强，不需要额外增加太多的工艺步骤，便可实现SIPOS薄膜的完美嵌入；
(3)可有效降低缺角，改善闪存的擦除特性。
附图说明
图1是体硅工艺MOS场区漏电示意图；
图2是对STI进行侧壁注入的示意图；
图3是本发明提供的提高高压器件抗辐照性能的方法的流程示意图；
图4是P型衬底上依次形成有外延硅层、二氧化硅层和阻挡层的示意图；
图5是形成STI隔离槽的示意图；
图6是对STI侧壁和底部进行离子注入的示意图；
图7是生长SiO2/SIPOS/SiO2夹层结构的示意图；
图7(a)是图7中A处的放大示意图；
图8是进行HDP介质填充并退火处理的示意图；
图9是进行HDP介质平坦化并去除氮化硅层的示意图；
图10是形成高压MOS结构的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种提高高压器件抗辐照性能的方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种提高高压器件抗辐照性能的方法，其流程如图3所示，包括如下步骤：
提供P型衬底，在所述P型衬底上依次形成外延硅层、二氧化硅层和阻挡层；
刻蚀形成STI隔离槽，对所述STI隔离槽底部注入BF2，侧壁注入In；
生长SiO2/SIPOS/SiO2夹层结构的薄膜；
填充HDP介质，进行高温退火处理，对HDP介质进行平坦化；
进行阱注入、栅氧生长、多晶生长及刻蚀、轻掺杂漏注入、侧墙生长刻蚀以及源漏注入，后续工艺遵循通用的0.18μm闪存工艺制程。
具体的，如图4所示，提供P型衬底1，在所述P型衬底1上依次形成外延硅层2、二氧化硅层3和阻挡层4。进一步的，所述P型衬底1的电阻率为8～12Ω·cm；所述外延硅层2的浓度为8～12Ohm，厚度为6.0～7.0 μm；更进一步的，所述阻挡层包括衬垫氧化层和氮化硅层。
接着根据器件要求使用AA光罩，对有源区AA光刻，刻蚀形成STI隔离槽5，如图5所示。请参阅图6，使用高压P阱光罩进行高压NMOS管区域的场区侧壁注入进行加固，第一步对所述STI隔离槽5的底部注入BF2，剂量为2E13cm-2，能量为50KeV；第二步对其侧壁注入In，剂量为2E13cm-2，能量为50KeV。
然后生长出如图7所示的SiO2/SIPOS/SiO2夹层结构的薄膜。具体的，首先通过热氧化生长一层的SiO2膜；使用LPCVD生长的SIPOS膜，生长温度控制为640～680℃，压力控制在0.20～0.22Torr，生长气体为SiH4 和N2O，气体原子个数之比为SiH4：N2O＝1:0.2～1:0.25；SIPOS生长完成后，仅改变气体原子个数比为SiH4：N2O<1:2，生长出另外一层的SiO2 膜。
请参阅图8，进行HDP介质6填充，进行高温退火处理；然后进行介质平坦化，具体的，第一步，研磨HDP介质6，停在所述SIPOS膜上；第二步，考虑SIPOS膜和HDP介质的研磨速率差异，切换研磨液，去除所述 SIPOS膜，并根据工艺对HDP介质厚度的要求，研磨部分氮化硅层作为过去除，并停在所述氮化硅层上，以确保氮化硅层上没有氧化层残留；最后，使用STI湿法完全去除所述氮化硅层，形成如图9所示结构。在湿法去除氮化硅层过程中，SIPOS膜很难与湿法中单纯的HF发生反应，会阻挡酸液进入STI与Si的界面，减少缺角产生。
最后，本技术人员能够根据所属领域知识，遵循通用的0.18μm闪存工艺制程，根据需要进行阱注入、栅氧生长、多晶生长及刻蚀、轻掺杂漏注入、侧墙生长刻蚀以及源漏注入，最终形成如图10所示的高压MOS器件。
通过以上工艺过程，将SIPOS膜嵌入到集成电路工艺制造过程中，在辐射环境下，由于SIPOS膜不仅呈电中性和半绝缘性，且具备疏松多孔的特性，STI场区产生的电子-空穴被SIPOS膜层捕获，进行自我复合，消亡，从而大大减少滞留在氧化层中的空穴，同时其内建势场可屏蔽外界电场，可以有效降低STI场区漏电，从而大大降低了MOS器件在总剂量辐照下的阈值漂移概率。此工艺还可以有效减少缺角的产生，由于闪存对缺角的敏感性较强，通过此工艺可改善闪存的擦除特性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (6)

1.一种提高高压器件抗辐照性能的方法，其特征在于，包括：
提供P型衬底，在所述P型衬底上依次形成外延硅层、二氧化硅层和阻挡层；
刻蚀形成STI隔离槽，对所述STI隔离槽底部注入BF2，侧壁注入In；
生长SiO2/SIPOS/SiO2夹层结构的薄膜；
填充HDP介质，进行高温退火处理，对HDP介质进行平坦化；
进行阱注入、栅氧生长、多晶生长及刻蚀、轻掺杂漏注入、侧墙生长刻蚀以及源漏注入，后续工艺遵循通用的0.18μm闪存工艺制程。
2.如权利要求1所述的提高高压器件抗辐照性能的方法，其特征在于，所述P型衬底的电阻率为8～12Ω·cm；所述外延硅层的浓度为8～12Ohm，厚度为6.0～7.0μm。
3.如权利要求1所述的提高高压器件抗辐照性能的方法，其特征在于，所述阻挡层包括衬垫氧化层和氮化硅层。
4.如权利要求3所述的提高高压器件抗辐照性能的方法，其特征在于，生长SiO2/SIPOS/SiO2夹层结构的薄膜包括：
首先通过热氧化生长一层膜；
使用LPCVD生长的SIPOS膜，生长温度控制为640～680℃，压力控制在0.20～0.22Torr，生长气体为SiH4和N2O，气体原子个数之比为SiH4：N2O＝1:0.2～1:0.25；
SIPOS膜生长完成后，仅改变气体原子个数比为SiH4：N2O<1:2，生长出另外一层的SiO2膜。
5.如权利要求4所述的提高高压器件抗辐照性能的方法，其特征在于，进行介质平坦化包括：
第一步，研磨HDP介质，停在所述SIPOS膜上；
第二步，切换研磨液，去除所述SIPOS膜，研磨部分氮化硅层并停在所述氮化硅层上；
最后，使用STI湿法完全去除所述氮化硅层。
6.如权利要求1所述的提高高压器件抗辐照性能的方法，其特征在于，对所述STI隔离槽侧壁注入In的剂量为5E13cm-2，能量为150KeV；对所述STI隔离槽底部注入BF2的剂量为2E13cm-2，能量为50KeV。
CN201910826820.9A 2019-09-03 2019-09-03 一种提高高压器件抗辐照性能的方法 Active CN110517985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910826820.9A CN110517985B (zh) 2019-09-03 2019-09-03 一种提高高压器件抗辐照性能的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910826820.9A CN110517985B (zh) 2019-09-03 2019-09-03 一种提高高压器件抗辐照性能的方法

Publications (2)

Publication Number Publication Date
CN110517985A true CN110517985A (zh) 2019-11-29
CN110517985B CN110517985B (zh) 2021-08-17

Family

ID=68629369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910826820.9A Active CN110517985B (zh) 2019-09-03 2019-09-03 一种提高高压器件抗辐照性能的方法

Country Status (1)

Country Link
CN (1) CN110517985B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113345804A (zh) * 2021-05-24 2021-09-03 中国电子科技集团公司第五十八研究所 一种具有抗总剂量能力的低阈值电压nmos管的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986002777A1 (en) * 1984-11-01 1986-05-09 Ncr Corporation Process for forming isolation regions in a semiconductor substrate
WO2005029570A1 (en) * 2003-09-17 2005-03-31 Micron Technology, Inc Dram access transistor and method of formation
CN102916017A (zh) * 2012-10-09 2013-02-06 哈尔滨工程大学 一种抗辐射加固的绝缘体上硅结构
CN103887171A (zh) * 2014-04-04 2014-06-25 哈尔滨工业大学 一种基于第二钝化层钝化方式的双极器件抗辐照加固方法
US20150179505A1 (en) * 2010-12-24 2015-06-25 Silanna Semiconductor U.S.A., Inc. Semiconductor structure with trl and handle wafer cavities
CN109860056A (zh) * 2019-01-08 2019-06-07 福州臻美网络科技有限公司 一种vdmos器件及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986002777A1 (en) * 1984-11-01 1986-05-09 Ncr Corporation Process for forming isolation regions in a semiconductor substrate
WO2005029570A1 (en) * 2003-09-17 2005-03-31 Micron Technology, Inc Dram access transistor and method of formation
US20150179505A1 (en) * 2010-12-24 2015-06-25 Silanna Semiconductor U.S.A., Inc. Semiconductor structure with trl and handle wafer cavities
CN102916017A (zh) * 2012-10-09 2013-02-06 哈尔滨工程大学 一种抗辐射加固的绝缘体上硅结构
CN103887171A (zh) * 2014-04-04 2014-06-25 哈尔滨工业大学 一种基于第二钝化层钝化方式的双极器件抗辐照加固方法
CN109860056A (zh) * 2019-01-08 2019-06-07 福州臻美网络科技有限公司 一种vdmos器件及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113345804A (zh) * 2021-05-24 2021-09-03 中国电子科技集团公司第五十八研究所 一种具有抗总剂量能力的低阈值电压nmos管的制作方法

Also Published As

Publication number Publication date
CN110517985B (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
Schwank et al. Radiation effects in SOI technologies
KR100276624B1 (ko) 전력용 반도체 장치 및 그 제조방법
TWI482236B (zh) 具有密封塞子的半導體槽結構及方法
CN102315252B (zh) 共享源线的闪存单元及其形成方法
US20080073691A1 (en) Semiconductor device and method of manufacturing same
CN101958283B (zh) 获得交替排列的p型和n型半导体薄层结构的方法及结构
JPS61136274A (ja) 半導体装置
TW200428602A (en) Method of manufacturing flash memory device
CN102522362A (zh) 一种改进soi结构抗辐照性能的方法
CN104752513B (zh) 一种制备基于65nm工艺的冗余掺杂抗辐照MOS场效应管的方法
CN102194827A (zh) 一种基于高介电常数材料的抗辐照soi器件及制备方法
CN101621009B (zh) 一种制作部分耗尽soi器件体接触结构的方法
CN103021849A (zh) 一种采用应力记忆技术的nmos器件制作方法
CN113161240B (zh) 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法
CN110517985A (zh) 一种提高高压器件抗辐照性能的方法
CN117594520A (zh) 一种提高高压nmos器件抗辐照性能的方法
CN102129999A (zh) 沟槽型双层栅mos结构的制备方法
CN103531592B (zh) 高迁移率低源漏电阻的三栅控制型无结晶体管
CN108565212A (zh) 一种mos晶体管的制作方法及mos晶体管
CN105514166A (zh) Nldmos器件及其制造方法
CN102339834B (zh) 闪存单元及其形成方法
CN110504273A (zh) 1.5t sonos闪存器件及工艺方法
JP2006269535A (ja) 半導体記憶装置および半導体記憶装置の製造方法
CN202394982U (zh) 一种基于部分耗尽型soi工艺的抗辐射mos器件结构
US20060223292A1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant