CN102129999A - 沟槽型双层栅mos结构的制备方法 - Google Patents

沟槽型双层栅mos结构的制备方法 Download PDF

Info

Publication number
CN102129999A
CN102129999A CN2010100273119A CN201010027311A CN102129999A CN 102129999 A CN102129999 A CN 102129999A CN 2010100273119 A CN2010100273119 A CN 2010100273119A CN 201010027311 A CN201010027311 A CN 201010027311A CN 102129999 A CN102129999 A CN 102129999A
Authority
CN
China
Prior art keywords
polysilicon
layer
ground floor
preparation
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010100273119A
Other languages
English (en)
Other versions
CN102129999B (zh
Inventor
金勤海
康志潇
丛茂杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201010027311A priority Critical patent/CN102129999B/zh
Publication of CN102129999A publication Critical patent/CN102129999A/zh
Application granted granted Critical
Publication of CN102129999B publication Critical patent/CN102129999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种沟槽型双层栅MOS结构的制备方法，为：在沟槽内的第一层多晶硅刻蚀至硅表面下预定深度，去除硅平面上和沟槽侧壁的氧化物之后，增加氟离子注入工艺，将氟离子垂直注入到第一层多晶硅表面的步骤；接着去除沟槽侧壁的氧化硅，之后进行热氧化工艺在沟槽侧壁和第一层多晶硅上面生长氧化层。本发明的方法在两层多晶硅之间形成厚度均匀的介质层，避免了原来存在的漏电问题。

Description

沟槽型双层栅MOS结构的制备方法
技术领域
本发明涉及一种沟槽型双层栅MOS结构的制备方法。
背景技术
在功率器件中，沟槽型双层栅功率MOS器件具有击穿电压高，导通电阻低，开关速度快的特性。通常，第一层多晶硅(POLY)接地，而第二层多晶硅(POLY)作为栅极。两层多晶硅之间的氧化层厚度需要严格控制，否则会形成漏电或较低的击穿电压。
一个具体的沟槽型双层栅功率MOS器件的制备流程为：
在沟槽刻蚀之后，在沟槽内壁生长氧化层，可为500埃厚采用热氧工艺生长的氧化层加上1100埃左右厚采用高温氧化法生长的高温氧化层(HTO氧化层)；
之后为第一层多晶硅(掺杂多晶硅)的生长填充沟槽；
接着是第一层多晶硅的反刻，去除硅平面上的第一层多晶硅；
而后光刻定义出双层栅的位置，将刻蚀沟槽内的第一层多晶硅至硅平面下预定深度；而后为高密度等离子体氧化膜(HDP)的淀积；
接着采用化学机械研磨法将硅平面上的高密度等离子体氧化膜研磨至剩余3000埃左右；
之后采用湿法腐蚀高密度等离子体氧化膜，使第一层多晶硅上的高密度等离子体氧化膜剩余约1500埃；
牺牲氧化层的生长、剥离，而后栅氧化层的生长；
接着为第二层多晶硅的淀积以填充沟槽，第二层多晶硅的刻蚀；
而后是体区、源区的形成，接触孔、金属以及钝化层形成来制成完整的MOS器件。
现在的工艺中，存在的问题有：因为高密度等离子体氧化膜的湿法腐蚀各向异性，在第一层多晶硅引出的地方沟槽侧壁的氧化层会被腐蚀掉(如下图所示)，当第二层多晶硅淀积以后，就使得第二层多晶硅填入了第一层多晶硅下面，容易造成两者之间的击穿。因此，不得不在高密度等离子体氧化膜的湿法腐蚀前增加一步光刻作保护；另外，第一层多晶硅反刻后在沟槽内的深度存在起伏和波动，高密度等离子体氧化膜经过CMP(化学机械研磨)和反刻之后在沟槽内的深度也存在起伏和波动，这样两层多晶硅之间的介质层厚度就很难控制，很容易出现漏电和较低的击穿电压。
发明内容
本发明所要解决的技术问题是提供一种沟槽型双层栅MOS结构的制备方法，其能在两层多晶硅之间制备出厚度均匀的介质层。
为解决上述技术问题，本发明的沟槽型双层栅MOS结构的制备方法，在沟槽内的第一层多晶硅刻蚀至硅表面下预定深度之后，增加将氟离子注入到第一层多晶硅表面的步骤；接着去除所述沟槽侧壁的氧化硅，之后进行热氧化工艺在第一层多晶硅上面生长氧化层。
本发明的制备方法，在现有的沟槽型双层栅功率MOS结构制备工艺的基础上，通过氟注入的方法，利用氟掺杂的多晶硅上热氧化生长速度较快的原理。在经过氟注入的第一层多晶硅上生长热氧作为两层多晶硅之间介质层的方法，使其比沟槽侧壁与第二层多晶硅间的栅氧化层厚，避免了在两层多晶硅之间存在较薄氧化层的这种结构，实现的沟槽型双层栅功率MOS结构中两层多晶硅侧壁之间不易漏电，提高了功率MOS器件的击穿电压的均匀性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1为本发明的制备方法中第一层多晶硅淀积后的截面结构示意图；
图2为本发明的制备方法中第一层多晶硅反刻后的截面结构示意图；
图3为本发明的制备方法中第一层多晶硅刻蚀后的截面结构示意图；
图4为本发明的制备方法中去除侧壁氧化物后的截面结构示意图；
图5为本发明的制备方法中氟离子束注入的示意图；
图6为本发明的制备方法中热氧化后的截面结构示意图；
图7为本发明的制备方法中第二层多晶硅反刻后的截面结构示意图；
图8为采用本发明的制备方法所制备的双层栅功率MOS器件的截面结构示意图。
具体实施方式
本发明的沟槽型双层栅MOS结构的制备方法，为在将沟槽内的第一层多晶硅刻蚀至预定深度之后，增加将氟离子注入到第一层多晶硅表面的步骤；接着去除沟槽侧壁的氧化硅，之后进行热氧化工艺在第一层多晶硅上面生长氧化层。
一个具体的制备流程为：
(1)在沟槽内淀积第一层多晶硅(见图1)后，将第一层多晶硅反刻至硅表面(见图2)，在反刻过程中不用掩模板。
(2)采用光刻工艺将需要将第一层多晶硅进行接触孔的位置覆盖住，而后刻蚀沟槽内的第一层多晶硅至硅表面以下预定深度(见图3)，具体可为硅平面下1um深。
(3)去除硅平面上和沟槽侧壁的氧化物(见图4)，之后进行氟离子垂直注入，使氟离子注入到沟槽底部的第一层多晶硅表面(见图5)，而不注入到沟槽侧壁，在氟注入之前还可进行牺牲氧化层生长(在硅平面、沟槽侧壁和第一层多晶硅表面)和牺牲氧化层的去除，也可在牺牲氧化层生长之后进行氟注入，氟注入后再去除牺牲氧化层。氟注入的注入剂量：1011～1016原子/cm2，注入能量：1～2000KeV。
(4)进行热氧化工艺，使沟槽侧壁和第一层多晶硅表面氧化生成氧化硅，因为有氟离子注入在第一层多晶硅表面，提高了第一层多晶硅的氧化速率，因此最终在沟槽侧壁形成的氧化硅较薄，而在第一层多晶硅上形成的氧化硅较厚(见图6)，故形成比原有器件中两层多晶硅之间介质层厚的结构；在第一层多晶硅上生长的热氧化层的厚度具体可为500-5000埃。
(5)之后进行第二层多晶硅的淀积，而后是反刻第二层多晶硅至硅平面(见图7)；
(6)接下来的标准的工艺，体区、源区的形成，以及后续的接触孔工艺，金属层工艺和钝化层工艺，最终形成完整的沟槽型双层栅功率MOS晶体管(见图8)。
本发明的制备方法，采用氟注入和热氧化工艺，解决了原有工艺中两层多晶硅之间介质层厚度难以控制、容易漏电的问题。

Claims (5)

1.一种沟槽型双层栅MOS结构的制备方法，其特征在于：在沟槽内的第一层多晶硅刻蚀至硅表面下预定深度，去除所述硅平面上和沟槽侧壁的氧化物之后，增加氟离子注入工艺，将氟离子垂直注入到所述第一层多晶硅表面的步骤；接着去除所述沟槽侧壁的氧化硅，之后进行热氧化工艺在所述沟槽侧壁和第一层多晶硅上面生长氧化层。
2.根据权利要求1所述的制备方法，其特征在于：在所述氟离子注入工艺之前，还包括进行牺牲氧化层生长，而后去除所述牺牲氧化层的步骤。
3.根据权利要求1所述的制备方法，其特征在于：在所述氟离子注入工艺之前，还包括进行牺牲氧化层生长的步骤；而在氟离子注入后，去除所述牺牲氧化层。
4.根据权利要求1至3中任一项权利要求所述的制备方法，其特征在于：所述氟离子注入工艺中，所述氟离子的注入剂量为：1011～1016原子/cm2，注入能量为：1～2000KeV。
5.根据权利要求1至3中任一项权利要求所述的制备方法，其特征在于：所述热氧化工艺在所述第一层多晶硅表面生长500-5000埃厚的氧化层。
CN201010027311A 2010-01-20 2010-01-20 沟槽型双层栅mos结构的制备方法 Active CN102129999B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010027311A CN102129999B (zh) 2010-01-20 2010-01-20 沟槽型双层栅mos结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010027311A CN102129999B (zh) 2010-01-20 2010-01-20 沟槽型双层栅mos结构的制备方法

Publications (2)

Publication Number Publication Date
CN102129999A true CN102129999A (zh) 2011-07-20
CN102129999B CN102129999B (zh) 2012-10-03

Family

ID=44268027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010027311A Active CN102129999B (zh) 2010-01-20 2010-01-20 沟槽型双层栅mos结构的制备方法

Country Status (1)

Country Link
CN (1) CN102129999B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325682A (zh) * 2012-03-20 2013-09-25 上海华虹Nec电子有限公司 双层多晶栅沟槽型mos晶体管的制备方法
CN103839791A (zh) * 2012-11-21 2014-06-04 上海华虹宏力半导体制造有限公司 应用于沟槽型mos器件的沟槽栅的制备方法
CN104465781A (zh) * 2014-12-31 2015-03-25 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos及工艺方法
CN105655246A (zh) * 2016-01-04 2016-06-08 株洲南车时代电气股份有限公司 一种沟槽式igbt栅极的制作方法
CN109216175A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 半导体器件的栅极结构及其制造方法
CN112309853A (zh) * 2020-11-12 2021-02-02 上海华虹宏力半导体制造有限公司 屏蔽栅极沟槽结构的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342709B1 (en) * 1997-12-10 2002-01-29 The Kansai Electric Power Co., Inc. Insulated gate semiconductor device
CN1194389C (zh) * 2002-01-23 2005-03-23 旺宏电子股份有限公司 降低栅极堆栈层氧化侵蚀的方法
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
KR100836507B1 (ko) * 2006-12-27 2008-06-09 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325682A (zh) * 2012-03-20 2013-09-25 上海华虹Nec电子有限公司 双层多晶栅沟槽型mos晶体管的制备方法
CN103839791A (zh) * 2012-11-21 2014-06-04 上海华虹宏力半导体制造有限公司 应用于沟槽型mos器件的沟槽栅的制备方法
CN103839791B (zh) * 2012-11-21 2016-06-08 上海华虹宏力半导体制造有限公司 应用于沟槽型mos器件的沟槽栅的制备方法
CN104465781A (zh) * 2014-12-31 2015-03-25 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos及工艺方法
CN105655246A (zh) * 2016-01-04 2016-06-08 株洲南车时代电气股份有限公司 一种沟槽式igbt栅极的制作方法
CN109216175A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 半导体器件的栅极结构及其制造方法
CN109216175B (zh) * 2017-07-03 2021-01-08 无锡华润上华科技有限公司 半导体器件的栅极结构及其制造方法
CN112309853A (zh) * 2020-11-12 2021-02-02 上海华虹宏力半导体制造有限公司 屏蔽栅极沟槽结构的制备方法

Also Published As

Publication number Publication date
CN102129999B (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
CN102129999B (zh) 沟槽型双层栅mos结构的制备方法
CN100508143C (zh) 一种沟槽栅功率半导体器件制造方法
CN102315252B (zh) 共享源线的闪存单元及其形成方法
CN102270660B (zh) 沟槽型金属氧化物半导体场效应晶体管形成方法
CN101958283B (zh) 获得交替排列的p型和n型半导体薄层结构的方法及结构
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
CN104409501B (zh) 碳化硅金属氧化物半导体场效应晶体管
CN102263133A (zh) 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN102130006B (zh) 沟槽型双层栅功率mos晶体管的制备方法
CN103035521B (zh) 实现少子存储层沟槽型igbt的工艺方法
CN101924130A (zh) 具有沟槽式接触孔的沟槽式mosfet及其制备方法
CN102130000B (zh) 沟槽型双层栅mos器件的制备方法
CN103855018A (zh) 沟槽底部进行离子注入调节bv和改善导通电阻的方法
CN102110717B (zh) 沟槽式金属氧化物半导体场效应晶体管及其制造方法
CN105810755A (zh) 一种沟槽栅结构半导体整流器及其制造方法
CN103855017A (zh) 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法
CN104103586B (zh) 半导体器件的形成方法
CN102646712B (zh) 一种ldmos器件及其制造方法
CN101866849B (zh) 在沟槽底部制备氧化膜的方法
CN104253050B (zh) 一种槽型横向mosfet器件的制造方法
CN102054702A (zh) 沟槽功率mosfet器件制造方法
CN102130001B (zh) 沟槽型双层栅功率mos器件的制备方法
CN103378146B (zh) 沟槽型金属氧化物半导体场效应管的制作方法
CN102956487B (zh) 隔离型功率晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

CP03 Change of name, title or address

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.