CN105655246A - 一种沟槽式igbt栅极的制作方法 - Google Patents
一种沟槽式igbt栅极的制作方法 Download PDFInfo
- Publication number
- CN105655246A CN105655246A CN201610027747.5A CN201610027747A CN105655246A CN 105655246 A CN105655246 A CN 105655246A CN 201610027747 A CN201610027747 A CN 201610027747A CN 105655246 A CN105655246 A CN 105655246A
- Authority
- CN
- China
- Prior art keywords
- groove
- oxide layer
- grid
- manufacture method
- type igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 62
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 230000005684 electric field Effects 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 11
- 230000007547 defect Effects 0.000 description 5
- 239000012141 concentrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 210000002421 cell wall Anatomy 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 230000035800 maturation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Weting (AREA)
Abstract
本申请公开了一种沟槽式IGBT栅极的制作方法，包括：在硅衬底表面进行刻蚀，形成沟槽；热氧化所述沟槽，在所述沟槽的内表面形成牺牲氧化层；对所述沟槽的底面注入可促进所述硅衬底氧化的杂质；去除所述牺牲氧化层；在所述沟槽内生长栅氧层；对所述沟槽填充掺杂多晶硅。本申请提供的上述沟槽式IGBT栅极的制作方法，由于在形成牺牲氧化层之后对所述沟槽的底面注入可促进所述硅衬底氧化的杂质，因此能够提高后续在沟槽底面生长的栅氧层的厚度，从而避免栅极在底部因电场集中而易被击穿的问题。
Description
技术领域
本发明属于功率半导体设备技术领域，特别是涉及一种沟槽式IGBT栅极的制作方法。
背景技术
IGBT作为一种发展迅速、应用广泛且非常有前景的功率半导体器件，已广泛应用于变频家电、风能发电、机车牵引和智能电网等领域。它是在普通双扩散金属氧化物半导体(DMOS)的基础上，通过在集电极引入P+结构，除了具备DMOS的输入阻抗高、开关速度快、工作频率高、容易控制电压、热稳定好、驱动电路简单和易于集成等特点外，通过集电极空穴注入的电导调制效应，大大降低了导通电阻，减少了通态功耗。目前的功率IGBT器件主要分成两大类：第一种是利用平面栅极形成的平面IGBT，第二种是在深沟槽壁的氧化形成的沟槽式IGBT。沟槽式IGBT作为一种新型的IGBT结构，在导通压降和电流密度上具有更好的表现。
然而，沟槽型的栅极结构存在一些固有缺陷，在沟槽式IGBT的制备工艺中，通常沟槽底部在栅氧层热氧化形成过程中膜厚会比其它部位薄，在器件工作时，沟槽底部存在电场集中的现象，而栅氧层又偏薄，这就容易导致击穿，因此，如何避免栅极在底部被击穿，成为一个亟待解决的问题。
发明内容
为解决上述问题，本发明提供了一种沟槽式IGBT栅极的制作方法，能够增大栅极底部的栅氧厚度，从而避免栅极在底部因电场集中而易被击穿的问题。
本发明提供的一种沟槽式IGBT栅极的制作方法，包括：
在硅衬底表面进行刻蚀，形成沟槽；
热氧化所述沟槽，在所述沟槽的内表面形成牺牲氧化层；
对所述沟槽的底面注入可促进所述硅衬底氧化的杂质；
去除所述牺牲氧化层；
在所述沟槽内生长栅氧层；
对所述沟槽填充掺杂多晶硅。
优选的，在上述沟槽式IGBT栅极的制作方法中，所述对所述沟槽的底面注入可促进所述硅衬底氧化的杂质为：
以垂直于所述沟槽的底面的角度，对所述沟槽的底面注入氟杂质、磷杂质、氮杂质或砷杂质。
优选的，在上述沟槽式IGBT栅极的制作方法中，所述在硅衬底表面进行刻蚀，形成沟槽为：
利用等离子刻蚀机台，在所述硅衬底表面进行干法刻蚀，形成沟槽。
优选的，在上述沟槽式IGBT栅极的制作方法中，所述热氧化所述沟槽，在所述沟槽的内表面形成牺牲氧化层为：
热氧化所述沟槽，在所述沟槽的内表面形成厚度范围为至的牺牲氧化层。
优选的，在上述沟槽式IGBT栅极的制作方法中，所述去除所述牺牲氧化层为：
利用槽式湿法刻蚀机或滚筒式湿法刻蚀机去除所述牺牲氧化层。
优选的，在上述沟槽式IGBT栅极的制作方法中，所述在所述沟槽内生长栅氧层为：
利用炉管栅氧工艺，设置生长温度范围为700℃至1200℃，在所述沟槽内生长栅氧层。
优选的，在上述沟槽式IGBT栅极的制作方法中，所述在所述沟槽内生长栅氧层为：
采用湿氧方式、干氧方式、掺杂氧化或组合氧化方式，在所述沟槽内生长栅氧层。
优选的，在上述沟槽式IGBT栅极的制作方法中，所述对所述沟槽填充掺杂多晶硅为：
利用LPCVD工艺或PECVD工艺对所述沟槽填充掺杂多晶硅。
优选的，在上述沟槽式IGBT栅极的制作方法中，所述在硅衬底表面进行刻蚀，形成沟槽为：
在所述硅衬底表面进行刻蚀，形成深度范围为2微米至20微米且宽度范围为1微米至10微米的沟槽。
本发明提供的上述沟槽式IGBT栅极的制作方法，包括：在硅衬底表面进行刻蚀，形成沟槽；热氧化所述沟槽，在所述沟槽的内表面形成牺牲氧化层；对所述沟槽的底面注入可促进所述硅衬底氧化的杂质；去除所述牺牲氧化层；在所述沟槽内生长栅氧层；对所述沟槽填充掺杂多晶硅。由于在形成牺牲氧化层之后对所述沟槽的底面注入可促进所述硅衬底氧化的杂质，因此能够提高后续在沟槽底面生长的栅氧层的厚度，从而避免栅极在底部因电场集中而易被击穿的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的第一种沟槽式IGBT栅极的制作方法的示意图；
图2为本申请实施例提供的第二种沟槽式IGBT栅极的制作方法的示意图。
具体实施方式
本发明的核心思想在于提供一种沟槽式IGBT栅极的制作方法，能够增大栅极底部的栅氧厚度，从而避免栅极在底部因电场集中而易被击穿的问题。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例提供的第一种沟槽式IGBT栅极的制作方法如图1所示，图1为本申请实施例提供的第一种沟槽式IGBT栅极的制作方法的示意图。该方法包括如下步骤：
S1：在硅衬底表面进行刻蚀，形成沟槽；
在该步骤中，根据光刻和刻蚀等图形转移的原理，在硅衬底表面刻蚀出具有特定分布的沟槽，其分布形式是根据需求进行设定的。
S2：热氧化所述沟槽，在所述沟槽的内表面形成牺牲氧化层；
由于步骤S1中的刻蚀过程所形成的沟槽的槽壁和底部表面缺陷较多，这对栅氧的形成是非常不利的，因此需要先形成牺牲氧化层，后续再进行去除，从而避免上述问题。
S3：对所述沟槽的底面注入可促进所述硅衬底氧化的杂质；
该步骤是相对于现有技术中的方案所增加的步骤，由于现有技术中在沟槽底面形成的栅氧层的厚度较小，导致易被击穿，而设置该步骤之后，在沟槽底面先注入一些可促进所述硅衬底氧化的杂质，杂质穿过所述牺牲氧化层，进入硅衬底，就能够使沟槽底面更易氧化，从而增大底面的栅氧层的厚度，降低被击穿的概率。
S4：去除所述牺牲氧化层；
在该步骤中，可以采用湿法刻蚀的方式去除所述牺牲氧化层，从而去除沟槽的槽壁和底面上的缺陷，避免对栅氧层的形成过程造成不利影响。
S5：在所述沟槽内生长栅氧层；
在该步骤中，由于上述步骤S3注入的杂质影响，沟槽底部的热氧化速率会有所加强，使得底部栅氧层厚度接近或超过侧壁的栅氧层厚度，可以较好的避免沟槽底部易击穿的问题。
S6：对所述沟槽填充掺杂多晶硅。
在该步骤中，可以采用薄膜淀积的工艺，用掺杂多晶硅填充沟槽，最终形成完整的栅极结构，掺杂多晶硅不限于原位掺杂的P型或N型多晶硅。
本申请实施例提供的上述第一种沟槽式IGBT栅极的制作方法，包括：在硅衬底表面进行刻蚀，形成沟槽；热氧化所述沟槽，在所述沟槽的内表面形成牺牲氧化层；对所述沟槽的底面注入可促进所述硅衬底氧化的杂质；去除所述牺牲氧化层；在所述沟槽内生长栅氧层；对所述沟槽填充掺杂多晶硅。由于在形成牺牲氧化层之后对所述沟槽的底面注入可促进所述硅衬底氧化的杂质，因此能够提高后续在沟槽底面生长的栅氧层的厚度，从而避免栅极在底部因电场集中而易被击穿的问题。
作为上述第一种沟槽式IGBT栅极的制作方法的一个优选实施例，上述步骤S3可以具体为：
以垂直于所述沟槽的底面的角度，对所述沟槽的底面注入氟杂质、磷杂质、氮杂质或砷杂质。也就是说，以零角度进行杂质的注入，这样就能够保证杂质只注入沟槽底面，而避免注入到沟槽的侧面，这样就能够有选择的只提高沟槽底面的栅氧层的厚度，从而降低沟槽底面被击穿的概率。另外，注入能量可以为10KeV至270KeV，剂量可以为1*1011个至2*1016个。
作为第三个优选实施例，在上述两个实施例的基础上，步骤S1可以具体采用如下方案：
利用等离子刻蚀机台，在所述硅衬底表面进行干法刻蚀，形成沟槽。这种干法刻蚀方式是一种成熟的工艺，具有刻蚀成本低的优势。当然，这仅仅是一个优选步骤，如果不采用此步骤，也不会影响上述两个实施例的具体实现。
进一步的，所述步骤S2可以采取如下方案：
热氧化所述沟槽，在所述沟槽的内表面形成厚度范围为至的牺牲氧化层。一般来说，在这种厚度范围之内的牺牲氧化层能够完全覆盖沟槽内的缺陷的分布深度，从而能够在后续的去除牺牲氧化层的同时有效去除沟槽内的缺陷，避免对栅氧层的电性能造成不良影响。需要说明的是，该步骤仅仅是一种优选方式，如果上述方法不采用此步骤，也并不会影响其具体实施。
在上述第三个实施例的基础上，还可以采取如下优选方案，步骤S4可以具体为：
利用槽式湿法刻蚀机或滚筒式湿法刻蚀机去除所述牺牲氧化层。
该步骤中，将经过杂质注入的牺牲氧化层利用槽式或滚筒式湿刻机湿法全部去除，使沟槽的侧壁和底部完全裸露出硅衬底，方便后续制作栅氧层。该步骤使用的湿法刻蚀液可以是但不限于BOE、DHF等，这些试剂均能去除上述牺牲氧化层。需要说明的是，该步骤也仅仅是上述第三个实施例的一个优选步骤，如果没有此步骤也并不会影响上述第三个实施例的具体实现。
在上述第三个实施例的基础上，还可以采取如下优选方案，步骤S5可以具体为：
利用炉管栅氧工艺，设置生长温度范围为700℃至1200℃，在所述沟槽内生长栅氧层。在这种温度范围内更有利于栅氧层的生长，使其厚度足够抵抗电击穿，尤其是对于沟槽的底面，由于事先注入了杂质，这些杂质能够促进栅氧层的形成，因此能够增大底面栅氧层的厚度，更好的避免电击穿。这里所使用的炉管可以是水平炉管，也可以是立式炉管，并不做任何限制。需要说明的是，该步骤也仅仅是上述方法的一个优选步骤，如果不使用此步骤也并不会影响上述方法的具体实现。
进一步的，可以采用湿氧方式、干氧方式、掺杂氧化或组合氧化方式，在所述沟槽内生长栅氧层，这里的掺杂氧化方式可以用掺氯的工艺，当然也可以采取其他方式，并不做任何限制。
在上述第三个实施例的基础上，还可以采取如下优选方案，步骤S6可以具体为：
利用LPCVD工艺或PECVD工艺对所述沟槽填充掺杂多晶硅。
这两种方式均是常用的填充掺杂多晶硅的方式，技术成熟，在此不再赘述。
在上述第三个实施例的基础上，还可以采取如下优选方案，步骤S1可以具体为：
在所述硅衬底表面进行刻蚀，形成深度范围为2微米至20微米且宽度范围为1微米至10微米的沟槽。这种尺寸范围的沟槽能够使最终形成的IGBT栅极的电性能更好，当然，这个优选方案并不会对上述第一种沟槽式IGBT栅极的制作方法构成限制，如果不采用该方式，上述第一种方法也可以实现。
下面对本申请实施例提供的第二种沟槽式IGBT栅极的制作方法进行说明：
本申请实施例提供的第二种沟槽式IGBT栅极的制作方法如图2所示，图2为本申请实施例提供的第二种沟槽式IGBT栅极的制作方法的示意图。该方法包括如下步骤：
A1：利用等离子刻蚀机台，在所述硅衬底表面进行干法刻蚀，形成深度范围为2微米至20微米且宽度范围为1微米至10微米的沟槽；
具体的，该沟槽的深度可以优选为10微米，宽度优选为5微米，但这里不做任何限制。
A2：热氧化所述沟槽，在所述沟槽的内表面形成厚度范围为至 的牺牲氧化层；
具体的，该牺牲氧化层可以优选为既能保证缺陷能被全部去除，又不至于使热氧化时间过长，从而节约能源。
A3：以垂直于所述沟槽的底面的角度，对所述沟槽的底面注入氟杂质、磷杂质、氮杂质或砷杂质；
具体的，这些杂质均能够加快硅衬底热氧化速率，从而增加沟槽底面的栅氧层的厚度。
A4：利用槽式湿法刻蚀机或滚筒式湿法刻蚀机去除所述牺牲氧化层；
具体的，这两种湿法刻蚀机均能够有效的去除牺牲氧化层，去除更彻底，效果更好。
A5：采用湿氧方式、干氧方式、掺杂氧化或组合氧化方式，利用炉管栅氧工艺，设置生长温度范围为700℃至1200℃，在所述沟槽内生长栅氧层；
具体的，可以设置该生长温度为1000℃，这种温度能够保证栅氧层生长的均匀且稳定。
A6：利用LPCVD工艺或PECVD工艺对所述沟槽填充掺杂多晶硅。
具体的，这两种化学气相沉积工艺均是较为成熟的工艺，具有成本低的优势。
通过上述描述可知，上述方法能够增强IGBT栅极的底部抗电击穿能力，保证器件的安全，提高器件寿命。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种沟槽式IGBT栅极的制作方法，其特征在于，包括：
在硅衬底表面进行刻蚀，形成沟槽；
热氧化所述沟槽，在所述沟槽的内表面形成牺牲氧化层；
对所述沟槽的底面注入可促进所述硅衬底氧化的杂质；
去除所述牺牲氧化层；
在所述沟槽内生长栅氧层；
对所述沟槽填充掺杂多晶硅。
2.根据权利要求1所述的沟槽式IGBT栅极的制作方法，其特征在于，所述对所述沟槽的底面注入可促进所述硅衬底氧化的杂质为：
以垂直于所述沟槽的底面的角度，对所述沟槽的底面注入氟杂质、磷杂质、氮杂质或砷杂质。
3.根据权利要求1-2任一项所述的沟槽式IGBT栅极的制作方法，其特征在于，所述在硅衬底表面进行刻蚀，形成沟槽为：
利用等离子刻蚀机台，在所述硅衬底表面进行干法刻蚀，形成沟槽。
4.根据权利要求3所述的沟槽式IGBT栅极的制作方法，其特征在于，所述热氧化所述沟槽，在所述沟槽的内表面形成牺牲氧化层为：
热氧化所述沟槽，在所述沟槽的内表面形成厚度范围为至的牺牲氧化层。
5.根据权利要求3所述的沟槽式IGBT栅极的制作方法，其特征在于，所述去除所述牺牲氧化层为：
利用槽式湿法刻蚀机或滚筒式湿法刻蚀机去除所述牺牲氧化层。
6.根据权利要求3所述的沟槽式IGBT栅极的制作方法，其特征在于，所述在所述沟槽内生长栅氧层为：
利用炉管栅氧工艺，设置生长温度范围为700℃至1200℃，在所述沟槽内生长栅氧层。
7.根据权利要求6所述的沟槽式IGBT栅极的制作方法，其特征在于，所述在所述沟槽内生长栅氧层为：
采用湿氧方式、干氧方式、掺杂氧化或组合氧化方式，在所述沟槽内生长栅氧层。
8.根据权利要求3所述的沟槽式IGBT栅极的制作方法，其特征在于，所述对所述沟槽填充掺杂多晶硅为：
利用LPCVD工艺或PECVD工艺对所述沟槽填充掺杂多晶硅。
9.根据权利要求3所述的沟槽式IGBT栅极的制作方法，其特征在于，所述在硅衬底表面进行刻蚀，形成沟槽为：
在所述硅衬底表面进行刻蚀，形成深度范围为2微米至20微米且宽度范围为1微米至10微米的沟槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610027747.5A CN105655246A (zh) | 2016-01-04 | 2016-01-04 | 一种沟槽式igbt栅极的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610027747.5A CN105655246A (zh) | 2016-01-04 | 2016-01-04 | 一种沟槽式igbt栅极的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105655246A true CN105655246A (zh) | 2016-06-08 |
Family
ID=56487519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610027747.5A Pending CN105655246A (zh) | 2016-01-04 | 2016-01-04 | 一种沟槽式igbt栅极的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105655246A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111933527A (zh) * | 2019-05-13 | 2020-11-13 | 上海先进半导体制造股份有限公司 | 沟槽igbt和其制作方法 |
| CN113628959A (zh) * | 2021-07-19 | 2021-11-09 | 华虹半导体(无锡)有限公司 | 应用于功率器件的沟槽填充方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020006704A1 (en) * | 2000-07-17 | 2002-01-17 | Mosel Vitelic Inc. | Process for forming gate oxide layer |
| CN1404113A (zh) * | 2002-10-18 | 2003-03-19 | 中国科学院微电子中心 | 一种氮化氧化膜的制备方法 |
| TW556276B (en) * | 2002-09-05 | 2003-10-01 | Taiwan Semiconductor Mfg | Manufacturing method of gate dielectric layer |
| CN101005030A (zh) * | 2006-01-17 | 2007-07-25 | 茂德科技股份有限公司 | 栅氧化层之制备方法 |
| CN102054702A (zh) * | 2009-11-09 | 2011-05-11 | 上海华虹Nec电子有限公司 | 沟槽功率mosfet器件制造方法 |
| US20110159651A1 (en) * | 2009-12-24 | 2011-06-30 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device |
| CN102129999A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | 沟槽型双层栅mos结构的制备方法 |
| CN102130003A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | 纵向沟槽mos器件的制备方法 |
-
2016
- 2016-01-04 CN CN201610027747.5A patent/CN105655246A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020006704A1 (en) * | 2000-07-17 | 2002-01-17 | Mosel Vitelic Inc. | Process for forming gate oxide layer |
| TW556276B (en) * | 2002-09-05 | 2003-10-01 | Taiwan Semiconductor Mfg | Manufacturing method of gate dielectric layer |
| CN1404113A (zh) * | 2002-10-18 | 2003-03-19 | 中国科学院微电子中心 | 一种氮化氧化膜的制备方法 |
| CN101005030A (zh) * | 2006-01-17 | 2007-07-25 | 茂德科技股份有限公司 | 栅氧化层之制备方法 |
| CN102054702A (zh) * | 2009-11-09 | 2011-05-11 | 上海华虹Nec电子有限公司 | 沟槽功率mosfet器件制造方法 |
| US20110159651A1 (en) * | 2009-12-24 | 2011-06-30 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device |
| CN102129999A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | 沟槽型双层栅mos结构的制备方法 |
| CN102130003A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | 纵向沟槽mos器件的制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| 金德宣等: "《超大规模集成电路工艺技术》", 30 November 1985, 半导体技术编辑部 * |
| 魏希文等: "《多晶硅薄膜及其应用》", 31 August 1988, 大连理工大学出版社 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111933527A (zh) * | 2019-05-13 | 2020-11-13 | 上海先进半导体制造股份有限公司 | 沟槽igbt和其制作方法 |
| CN113628959A (zh) * | 2021-07-19 | 2021-11-09 | 华虹半导体(无锡)有限公司 | 应用于功率器件的沟槽填充方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN107994069B (zh) | 一种igbt器件及其制造方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN103579003B (zh) | 一种制作超结mosfet的方法 | |
| CN106409898B (zh) | 一种具有埋氧化层的沟槽栅igbt及其制作方法 | |
| CN103515443B (zh) | 一种超结功率器件及其制造方法 | |
| CN103794638A (zh) | 一种igbt器件及其制作方法 | |
| CN105655246A (zh) | 一种沟槽式igbt栅极的制作方法 | |
| CN110190127A (zh) | 一种具有l型掩蔽层结构的碳化硅mosfet器件 | |
| CN104009087A (zh) | 一种静电屏蔽效应晶体管及其设计方法 | |
| CN103681817A (zh) | Igbt器件及其制作方法 | |
| CN106158922A (zh) | 一种超结半导体器件的外延片及其制作方法 | |
| CN103560149B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN105448733A (zh) | 一种耗尽型vdmos器件及其制造方法 | |
| CN102054702A (zh) | 沟槽功率mosfet器件制造方法 | |
| CN104934469A (zh) | 一种igbt终端结构及其制造方法 | |
| CN203871337U (zh) | 沟槽型igbt器件 | |
| CN209016063U (zh) | Igbt器件 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN103390641B (zh) | 一种绝缘栅双极型晶体管及其自对准制作方法 | |
| CN202736927U (zh) | 耗尽型功率半导体器件 | |
| CN202662612U (zh) | 一种多晶硅柱超结mosfet结构 | |
| CN107342224A (zh) | Vdmos器件的制作方法 | |
| CN106169506B (zh) | Ddd mos器件结构及其制造方法 | |
| CN105336612A (zh) | 一种平面型vdmos器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160608 |