CN1404113A - 一种氮化氧化膜的制备方法 - Google Patents
一种氮化氧化膜的制备方法 Download PDFInfo
- Publication number
- CN1404113A CN1404113A CN 02147232 CN02147232A CN1404113A CN 1404113 A CN1404113 A CN 1404113A CN 02147232 CN02147232 CN 02147232 CN 02147232 A CN02147232 A CN 02147232A CN 1404113 A CN1404113 A CN 1404113A
- Authority
- CN
- China
- Prior art keywords
- minutes
- preparation
- under
- nitrogen
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种氮化氧化膜的制备方法，将氮离子注入到硅衬底中再氧化。步骤为：在完成隔离的硅片上清洗后生长注前氧化膜，然后对有源区进行14N+注入；漂净注前氧化膜；清洗后用HF/IPA/H2O室温下浸泡，去离子水冲洗，甩干立即进炉；大流量N2保护下550℃进舟，慢推，大流量N2保护；升温至700－900℃，N2恒温；同一温度下，N2/O2＝5∶1气氛氧化，氧化时间1－120分钟；N2气氛，700－900℃退火，15－60分钟；N2保护下降温至550℃，再在大流量N2保护下慢拉出舟；化学汽相沉积(LPCVD)多晶硅：温度620℃，压力0.2乇，SiH4200sccm，Ar800sccm。
Description
技术领域
本发明技术属于微电子超深亚微米CMOS器件及超大规模集成技术领域，具体地说涉及一种超薄氮化氧化膜的制备方法，也适用于一个芯片上需要同时生长多种厚度的氮化氧化膜的制备。
背景技术
当前研究集成电路基础技术的目标在于获得更高的单元集成度、更高的电路速度、更低的单位功能功耗和单位功能成本。实现上述目标的主要途径是不断缩减(Scaling down)器件与连线尺寸的CMOS技术，这正是摩尔定律所表述的内容。当前最先进的工业化CMOS技术已进化到0.13μm，而实验室中已成功制备出栅长为20nm平面MOS器件和18nm新结构MOS器件。虽然深亚微米CMOS技术得到了飞猛发展，在集成电路的制造中获得巨大成功，并预计在现有的框架下可进化到100nm技术节点，但在100nm节点以下的主流CMOS技术将面临巨大的挑战。最为严重的挑战之一是超薄栅介质膜的特性。研究表明，对栅氧化膜减薄到25以下时，常规的氮化氧化方法已不足以阻止硼的穿透和获得低的直接隧穿电流，而且随膜的减薄，隧穿电流成指数规律增加；因为其膜内的氮含量很低，且分布在界面上，这些都严重导致其性能衰退。而且常规氮化氧化方法很难把膜减薄到20及以下。根据世界半导体工业联合会(SIA)制定的著名的半导体技术发展图(Roadmap)预测，当物理栅长减到45nm时，薄栅介质的厚度要求为11-16的范围，只有几个原子层厚。栅压施加在如此之薄的介质上将产生极大的直接隧穿电流，由此导致Ioff过大，器件可靠性下降或失效；同时PMOS中B穿透效应更加严重，导致阈值电压严重漂移而失效。此外，栅耗尽与硅表面的量子效应使得绝缘层的等效电学厚度不会小于0.8nm，因而研究高效的超薄栅介质成为至关重要的技术问题，也是最严峻的挑战。
发明内容
本发明的目的是提供一种氮化氧化膜的制备方法，本方法制成的强化氮化氧化膜具有优良的特性，制成的器件的关态漏电流很小。为克服常规氮化氧化栅介质不能应用于25以下器件和电路的问题，本发明先将氮离子注入到硅衬底中，然后再氧化。这种方法的优点是：(1)增加了氮离子在SiO2膜内的浓度；(2)使氮离子的浓度峰值由常规位于SiO2/Si界面的状态向SiO2表面方向移动，从而大大增强了抗B穿透的能力；(3)由于硅中氮离子的注入，使硅的氧化速率大大降低，极大地提高了氧化膜的致密性、均匀性和重复性；(4)界面上的Si-OH、Si-H、Si-O等弱键被牢固的Si-N键替代；以上种种都使膜的直接隧穿漏电流大大减少，抗穿透的能力显著提高，获得了优质的1.5nm超薄强化氮化氧化膜。
本发明的主要步骤为：
1.LOCOS(局部氧化)隔离或STI(浅槽)隔离；
2.清洗；
3.注前氧化；
4.注入14N+：能量15-30Kev，剂量(1-5)×1014cm-2；
5.漂净注前氧化膜；
6.清洗：先用上述各步骤中的传统方法清洗，再用HF/IPA(异丙醇)/H2O室温下浸泡，去离子水冲洗，甩干立即进炉；
7.栅氧化：大流量N2保护下550℃进舟，慢推，大流量N2保护；
升温至700-900℃，N2恒温；
同一温度下，N2/O2＝5∶1气氛氧化，氧化时间1-120分钟；
N2气氛，700-900℃退火，15-60分钟；
N2保护下降温至550℃，再在大流量N2保护下慢拉出舟；
8.化学汽相沉积(LPCVD)多晶硅：温度620℃，压力0.2乇，SiH4200sccm，Ar800sccm。
附图说明
图1给出了氮(14N+)注入硅再氧化生成的强化氮化氧化膜氧化速率降低的百分比随氮注入剂量的变化。
图2(a)给出了氮注入硅再氧化法(以下简称为强化氮化法)生成的20强化氮化膜的高分辨率透射电子显微镜照片(HRTEM)。
图2(b)给出了氮注入硅再氧化法(以下简称为强化氮化法)生成的15强化氮化膜的高分辨率透射电子显微镜照片(HRTEM)。
图3为不同类型氮化氧化栅介质抗B穿透能力的比较。
图4为新清洗法与常规清洗法对硅表面粗糙度的影响比较：a) 3#-1#-HF/H2Odip表面微粗糙度(RMS)0.117nm；(b)3#-1#-HF/IPA/H2Odip表面微粗糙度(RMS)0.053nm。
图5为强化氮化法生长的栅介质膜表面及其与Si的界面的原子力显微镜照片：(a)氮化氧化栅表面，表面微粗糙度(RMS)0.052nm；(b)剥去氮化氧化栅，表面粗微糙度(RMS)0.057nm。
图6为沟道长度42nm的CMOS器件的ID-VD输出特性：(a)NMOS；(b)PMOS。
图7为沟道长度42nm的器件的亚阈值特性：(a)NMOS；(b)PMOS。
具体实施方式
实施例
本发明采用的清洗液其配方为：
3#液配方：H2SO4∶H2O2＝5∶1(体积比)
1#液配方：NH4OH∶H2O2∶H2O＝0.8∶1∶5(体积比)
HF/IPA配方：HF∶IPA∶H2O＝0.5％∶0.02％∶1
1.硅片清洗：3#液去胶10分钟，3#液清洗10分，1#液清洗5分钟，H2O/HF(20/1)漂15秒钟。
2.预氧化：厚150，850℃，干O2，170分+N2，退火30分钟。
3.化学汽相沉积(LPCVD)Si3N4：厚1300，780℃。
4.清洗：3#液10分钟，1#液5分，H2O/HF(1/20)，漂15秒钟。
5.Si3N4退火：800℃，N2，退火30分钟。
6.光刻有源区：9912胶，1.2μm。
7.反应离子刻蚀Si3N4：有源区留SiO280，功率150W，压力400mtor，CHF/SF6/He＝7sccm/30sccm/100sccm。
8.去胶清洗：同步骤1硅片清洗。
9.场氧化：1000℃，90分(H2+O2)，4700。
10.湿法腐蚀Si3N4：H3PO4，160℃，1小时。
11.除去预氧化层：H2O∶HF＝10∶1，漂净有源区SiO2。
12.清洗：同步骤4。
13.注前氧化：厚200，900℃，干O2，150分+N2退火30分。
14.注入14N+：能量20Kev，剂量3×1014cm2。
15.漂净注前氧化膜：用H2O/HF＝10∶1溶液按250漂。
16.清洗：3#液清洗10分钟，1#液5分钟，HF/异丙醇(IPA)，室温下浸渍5分钟，去离子水冲15遍，甩干两遍，立即进炉。
17.栅氧化：膜厚15，大流量N2保护下550℃进舟，慢推10分钟，防止自然氧化膜生成；
大流量N2保护下升温50分钟至800℃，N2(5L/分)恒温10分钟，使生长温度稳定，并改善表面状态；
800℃下氧化，N2/O2＝5∶1(N2＝5L/分，O2＝1L/分)，2.5分钟，以减速慢氧化速率，使膜生长更为致密、可控、重复性好；
N2退火，800℃，30分钟，改善界面态和氮的分布；
N2保护下降温50分钟至550℃，以降低应力；
大流量N2保护下出舟，慢拉10分钟，以防止自然氧化膜生成。
18.化学汽相沉积(LPCVD)多晶硅：2000，温度620℃，压力0.2乇，SiH4：200sccm，Ar：800sccm。
由图1可见，氮注入样品明显地降低了氧化速率，且随14N+注入剂量增加，氧化延迟效应越明显。减慢的氧化速率有利于膜的均匀性、致密性和重复性提高。
图2清楚地显示了新方法形成的氮氧化硅/硅界面非常平整、光滑，这对器件电学性能改善是十分有利的。研究表明NMOS电容中20的强化氮化氧化栅介质比21纯氧化栅介质有低的多的隧穿电流，15的强化氧化栅在1.2V和1.5V下的隧穿电流分别为5.65×10-2A/cm2和2.2×10-1A/cm2。同时表明PMOS电容中同样20的强化氮化氧化栅介质的隧穿电流比21的纯氧化硅的要好，特别在低场下。这是由于纯氧化样品的穿透引起了大的低场漏电。在1.2V和1.5V下，15强化氮化氧化栅介质的隧穿漏电流分别为1.67×10-3A/cm2和2.57×10-2A/cm2。
由图3可见，2.0nm氮化氧化栅介质PMOS电容的平带电压(VFB)随快速热退火(RTA)温度变化很缓慢，而同样厚度的纯SiO2栅介质PMOS电容的平带电压(VFB)随快速热退火温度漂移很厉害，且随快速热退火温度的变化很激烈，N2O退火样品次之，15强化氮化氧化样品比21N2O退火样品还要好。这充分表明本项技术有极好的防B穿透能力，这是由于N注入硅再氧化，除膜质好以外，其N浓度峰值离SiO2/Si界面较N2O退火样品要更接近表面，故有更强的对B的势垒阻挡作用。
同时实验表明，氧化前的清洗对改善硅表面的质量至关重要，原子力显微镜(AFM)分析表明，用HF/IPA/H2O漂洗比HF/H2O漂洗有好得多的表面微粗糙度，如图4所示。由图可见，用HF/H2O溶液清洗的硅表面为微粗糙度(RMS)为0.117nm，而用HF/IPA/H2O清洗的硅表面为粗糙度(RMS)为0.053nm，表面质量得到了成倍的改善。
为更进一步弄清楚氮注入硅再氧化方法的优越的原因，除对样品进行高分辨率透射显微镜(HRTEM)和二次离子质谱(SIMS)分析外，本发明对样品表面进行原子力显微镜(AFM)分析，分析其表面的微粗糙度，如图5所示。表明氮化氧化栅介质表面及它与Si之间的界面都有极小的微粗糙度(RMS)，表面及界面极光滑。
本发明制备的氮化氧化膜在纳米器件中应用的结果：
采用20强化氮化氧化栅介质沟道长度为42nm的高性能CMOS器件，在1.5V电源电压下，NMOS和PMOS的驱动电流Ion分别为745μA/μm和-530μA/μm，相应的NMOS和PMOS的关态电流Ioff分别为3.5nA/μm和-15nA/μm。NMOS和PMOS的亚阈值斜率分别为的分别为72mV/Dec和82mV/Dec。如图6和7所示。以上结果表明本方法形成的强化氮化氧化膜具有优良的特性，使器件的关态漏电流很小。
Claims (7)
1、一种氮化氧化膜的制备方法，主要步骤为：
·局部氧化隔离或浅槽隔离；
·清洗；
·注前氧化；
·注入14N+：能量15-30 Kev，剂量(1-5)×1014cm-2；
·漂净注前氧化膜；
·清洗：先用上述各步骤中的传统方法清洗，再用氢氟酯/异丙醇/水＝(0.2-0.7)％/(0.01-0.04)％/1溶液室温下浸泡1-10分钟，去离子水冲洗，甩干立即进炉；
·栅氧化：大流量氮气保护下400-600℃进舟，慢推，大流量氮气保护；
升温至700-900℃，氮气恒温；
同一温度下，氮气/氧气＝3-7∶1气氛氧化，氧化时间1-120分钟；
氮气气氛，700-900℃退火，15-60分钟；
氮气保护下降温至550℃，再在大流量氮气保护下慢拉出舟；
·化学汽相沉积多晶硅：1600-2200，温度620℃，压力0.2乇，SiH4200sccm，Ar800sccm。
2、如权利要求1所述的制备方法，其特征在于，注前氧化膜为200；
3、如权利要求1所述的制备方法，其特征在于，所述注入14N+的能量为20-22Kev，剂量3×1014cm-2。
4、如权利要求1所述的制备方法，其特征在于，所述氢氟酯/异丙醇/水＝0.5％/0.02％/1％。
5、如权利要求1或4所述的制备方法，其特征在于，所述氢氟酯/异丙醇/水溶液室温下浸泡5分钟。
6、如权利要求1所述的制备方法，其特征在于，所述栅氧化步骤为：
大流量氮气保护下550℃推舟10分钟；
氮气保护下升温50分至800-830℃，氮气恒温10分钟；
同一温度下，氮气/氧气＝5∶1气氛氧化，氧化时间2.5-4.5分钟；
氮气气氛，800-830℃退火30分钟；
氮气保护下降温50分钟至550℃，在大流量氮气保护下慢拉10分钟出舟；
氮化氧化膜厚度为14-20。
7、如权利要求1所述的制备方法，其特征在于，所述化学汽相沉积多晶硅为2000。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021472327A CN1178282C (zh) | 2002-10-18 | 2002-10-18 | 一种氮化氧化膜的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021472327A CN1178282C (zh) | 2002-10-18 | 2002-10-18 | 一种氮化氧化膜的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1404113A true CN1404113A (zh) | 2003-03-19 |
| CN1178282C CN1178282C (zh) | 2004-12-01 |
Family
ID=4751189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021472327A Expired - Fee Related CN1178282C (zh) | 2002-10-18 | 2002-10-18 | 一种氮化氧化膜的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1178282C (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7268064B2 (en) | 2004-06-29 | 2007-09-11 | Hynix Semiconductor Inc. | Method of forming polysilicon layer in semiconductor device |
| CN100399523C (zh) * | 2005-09-22 | 2008-07-02 | 中国科学院微电子研究所 | 一种超薄氮化硅/二氧化硅叠层栅介质的制备方法 |
| CN1981368B (zh) * | 2004-07-16 | 2011-08-17 | 国立大学法人东北大学 | 半导体装置的处理液及处理方法 |
| CN102280375A (zh) * | 2010-06-08 | 2011-12-14 | 中国科学院微电子研究所 | 一种先栅工艺中叠层金属栅结构的制备方法 |
| CN102315312A (zh) * | 2010-07-09 | 2012-01-11 | 国立清华大学 | 硅异质接面太阳能电池的制程 |
| CN103320855A (zh) * | 2013-05-27 | 2013-09-25 | 上海宏力半导体制造有限公司 | 多晶硅薄膜层淀积方法 |
| CN105655246A (zh) * | 2016-01-04 | 2016-06-08 | 株洲南车时代电气股份有限公司 | 一种沟槽式igbt栅极的制作方法 |
| CN112201578A (zh) * | 2020-09-21 | 2021-01-08 | 上海华力集成电路制造有限公司 | 一种提升栅氧膜厚均匀性的方法 |
| CN113451115A (zh) * | 2021-06-30 | 2021-09-28 | 安徽华晟新能源科技有限公司 | 一种太阳能电池的清洗方法 |
-
2002
- 2002-10-18 CN CNB021472327A patent/CN1178282C/zh not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100372066C (zh) * | 2004-06-29 | 2008-02-27 | 海力士半导体有限公司 | 在半导体装置中形成多晶硅层的方法 |
| US7268064B2 (en) | 2004-06-29 | 2007-09-11 | Hynix Semiconductor Inc. | Method of forming polysilicon layer in semiconductor device |
| CN1981368B (zh) * | 2004-07-16 | 2011-08-17 | 国立大学法人东北大学 | 半导体装置的处理液及处理方法 |
| CN100399523C (zh) * | 2005-09-22 | 2008-07-02 | 中国科学院微电子研究所 | 一种超薄氮化硅/二氧化硅叠层栅介质的制备方法 |
| CN102280375B (zh) * | 2010-06-08 | 2013-10-16 | 中国科学院微电子研究所 | 一种先栅工艺中叠层金属栅结构的制备方法 |
| CN102280375A (zh) * | 2010-06-08 | 2011-12-14 | 中国科学院微电子研究所 | 一种先栅工艺中叠层金属栅结构的制备方法 |
| WO2011153843A1 (zh) * | 2010-06-08 | 2011-12-15 | 中国科学院微电子研究所 | 一种先栅工艺中叠层金属栅结构的制备方法 |
| US8598002B2 (en) | 2010-06-08 | 2013-12-03 | Institute of Microelectronics, Chinese Academy of Sciences | Method for manufacturing metal gate stack structure in gate-first process |
| CN102315312A (zh) * | 2010-07-09 | 2012-01-11 | 国立清华大学 | 硅异质接面太阳能电池的制程 |
| CN102315312B (zh) * | 2010-07-09 | 2013-11-13 | 国立清华大学 | 硅异质接面太阳能电池的制程 |
| CN103320855A (zh) * | 2013-05-27 | 2013-09-25 | 上海宏力半导体制造有限公司 | 多晶硅薄膜层淀积方法 |
| CN103320855B (zh) * | 2013-05-27 | 2016-08-10 | 上海华虹宏力半导体制造有限公司 | 多晶硅薄膜层淀积方法 |
| CN105655246A (zh) * | 2016-01-04 | 2016-06-08 | 株洲南车时代电气股份有限公司 | 一种沟槽式igbt栅极的制作方法 |
| CN112201578A (zh) * | 2020-09-21 | 2021-01-08 | 上海华力集成电路制造有限公司 | 一种提升栅氧膜厚均匀性的方法 |
| CN113451115A (zh) * | 2021-06-30 | 2021-09-28 | 安徽华晟新能源科技有限公司 | 一种太阳能电池的清洗方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1178282C (zh) | 2004-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9799523B2 (en) | Methods of forming a semiconductor device by thermally treating a cleaned surface of a semiconductor substrate in a non-oxidizing ambient | |
| US5712208A (en) | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants | |
| TWI257670B (en) | Semiconductor device and method for manufacturing the same | |
| CN102227001B (zh) | 一种锗基nmos器件及其制备方法 | |
| Parker et al. | Ultrathin oxide-nitride gate dielectric MOSFET's | |
| CN101924026B (zh) | 降低界面层厚度的方法 | |
| CN1734721A (zh) | 用晶片接合的方法来制造半导体－电介质－半导体器件结构 | |
| CN1841772A (zh) | 半导体器件及其制造方法 | |
| CN1505114A (zh) | 半导体器件的制造方法 | |
| JP2002299612A (ja) | 半導体装置及びその製造方法 | |
| CN103295891B (zh) | 栅介质层的制作方法、晶体管的制作方法 | |
| WO2011153843A1 (zh) | 一种先栅工艺中叠层金属栅结构的制备方法 | |
| CN105244269A (zh) | 一种半导体器件及其制造方法 | |
| CN1178282C (zh) | 一种氮化氧化膜的制备方法 | |
| JP2001332547A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100788361B1 (ko) | 모스펫 소자의 형성 방법 | |
| US10068984B2 (en) | Method of manufacturing high-k dielectric using HfO/Ti/Hfo layers | |
| US20050236675A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN103378003A (zh) | 一种应力记忆技术的cmos器件制作方法 | |
| US20060131670A1 (en) | Semiconductor device and production method therefor | |
| TWI245347B (en) | Method of fabricating a semiconductor structure | |
| JP4261276B2 (ja) | 半導体装置の製造方法 | |
| CN102655112B (zh) | 实现锗基mos器件有源区之间隔离的方法 | |
| JP2004207560A (ja) | 半導体装置およびその製造方法 | |
| JP4868910B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INST OF MICROELECTRONICS, C. A. S Effective date: 20130419 Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S Effective date: 20130419 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee |
Owner name: INST OF MICROELECTRONICS, C. A. S Free format text: FORMER NAME: MICROELECTRONIC CENTER, CHINESE ACADEMY OF SCIENCES |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| CP01 | Change in the name or title of a patent holder |
Address after: 100029 Beijing Deshengmen Qi Jia Huo Zi Patentee after: Institute of Microelectronics, Chinese Academy of Sciences Address before: 100029 Beijing Deshengmen Qi Jia Huo Zi Patentee before: Insitute of microelectronics of the chinese academy of sciences |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130419 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. Patentee after: Institute of Microelectronics, Chinese Academy of Sciences Address before: 100029 Beijing Deshengmen Qi Jia Huo Zi Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041201 Termination date: 20181018 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |