CN106952891A - 一种反熔丝单元结构及其制备方法 - Google Patents

一种反熔丝单元结构及其制备方法 Download PDF

Info

Publication number
CN106952891A
CN106952891A CN201710216348.8A CN201710216348A CN106952891A CN 106952891 A CN106952891 A CN 106952891A CN 201710216348 A CN201710216348 A CN 201710216348A CN 106952891 A CN106952891 A CN 106952891A
Authority
CN
China
Prior art keywords
antifuse
injection
well
sio
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710216348.8A
Other languages
English (en)
Inventor
刘佰清
刘国柱
洪根深
郑若成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201710216348.8A priority Critical patent/CN106952891A/zh
Publication of CN106952891A publication Critical patent/CN106952891A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种反熔丝单元结构及其制备方法，该反熔丝单元结构为N+/SiOxNy/METAL(N+扩散区/SiOxNy/Metal)反熔丝单元结构。按照本发明提供的技术方案，N+/ON/M反熔丝单元结构适用于多种材料片，包括SOI圆片、体硅片及外延片。N+/ON/M反熔丝单元结构工艺流程与CMOS工艺流程完全兼容。反熔丝介质层是SiOxNy材料，反熔丝上极板采用金属材料，并采用TiN材料作为阻挡层，有效降低了反熔丝单元的编程电阻。本发明N+/SiOxNy/METAL反熔丝单元结构工艺流程简单，与CMOS工艺兼容，有效地避免NMOS器件“自掺杂”现象的产生，同时直接采用金属作为反熔丝单元结构的上电极，可以有效地降低反熔丝单元的编程电压及导通电阻。

Description

一种反熔丝单元结构及其制备方法
技术领域
本发明属于微电子集成电路技术领域，涉及一种N+/SiOxNy/METAL反熔丝单元结构及其制备方法，该反熔丝单元结构适用于SOI衬底、体硅片及外延材料片。
背景技术
ONO反熔丝存储单元结构具有非易失性、高可靠性、体积小、速度快、功耗低等优点，并具有良好的抗辐射特性，在未编程时，反熔丝单元呈现高阻状态（高达1010欧姆），在上下电极间加上合适的编程电压后，反熔丝单元表现出良好的欧姆电阻特性。
目前ONO反熔丝工艺集成技术大多采用先进行ONO反熔丝工艺后进行CMOS工艺的工艺集成方案。现有技术中，中国电子科技集团公司第五十八研究所的专利“抗辐射PIP型ONO反熔丝结构及CMOS工艺集成法”（CN201610841682.8）公布了一种抗辐射PIP型ONO反熔丝结构及CMOS工艺集成法，ONO反熔丝结构制作在场区之上；由下至上包括反熔丝下极板、反熔丝孔腐蚀掩蔽层、ONO反熔丝介质层、反熔丝上极板，反熔丝下极板为N型饱和掺杂的非晶硅薄膜，覆盖于场区上，反熔丝下极板的侧壁采用SPACER保护，反熔丝下极板的正上方设置贯通反熔丝孔腐蚀掩蔽层的反熔丝孔，反熔丝孔腐蚀掩蔽层覆盖于有源区、反熔丝下极板上，ONO反熔丝介质层覆盖于反熔丝孔腐蚀掩蔽层上，并填充在反熔丝孔内，反熔丝上极板是N型饱和掺杂的多晶硅薄膜。如图1所示。这种工艺集成方案工艺流程复杂，且容易导致MOS器件“自掺杂”现象。
而采用先进行CMOS工艺再进行ONO反熔丝工艺的工艺集成方案，就可以有效地避免“自掺杂”现象的产生。此外，常规反熔丝工艺多采用多晶作为反熔丝上极板，在外接金属材料，此种反熔丝工艺流程复杂，且反熔丝导通电阻大。为此，本发明设计了一种工艺流程简单的N+/ON/M反熔丝结构组件和工艺集成方法。
发明内容
本发明要解决的技术问题是克服现有的缺陷，综合应用CMOS集成工艺和反熔丝集成工艺，提供了一种N+/SiOxNy/METAL反熔丝单元结构及其工艺集成方法，与CMOS集成工艺兼容，工艺流程简单，集成度高。
为了解决上述技术问题，本发明提供了如下的技术方案：
一种N+/SiOxNy/METAL反熔丝结构，制作在硅衬底(00)上的P阱(11)内，其结构为：
所述的N+/SiOxNy/METAL反熔丝结构包括反熔丝单元结构（100）和CMOS器件单元结构（200）；
所述的反熔丝单元结构（100）包括P阱（00）内N+扩散区（11）；所述N+扩散区内为反熔丝下极板注入区，反熔丝下极板注入区包括NHV注入区域（118）及N+S/D注入区域（117）；所述的反熔丝注入区上方覆盖BPSG介质层（113）；所述BPSG介质层上覆盖反熔丝介质层（114），并填充到反熔丝孔内，反熔丝介质层上覆盖阻挡层（115）；所述的阻挡层（115）上覆盖金属作为反熔丝上电极板（116）。
所述的CMOS器件单元结构（200）包括P阱（21）内NHV注入区域（218），所述的NHV注入区域（218）为N+S/D源、漏注入区域（217）；所述的P阱上方为栅氧化层（220），所述的栅氧化层上方覆盖多晶栅（221），所述的栅氧化层（220）及多晶栅两侧为SPACER侧墙（219）并搭在两侧NHV注入区（218）上方；所述的源、漏注入区域（217）上方覆盖BPSG介质层（213）
其中，所述反熔丝介质层（114）为SiOxNy材料。
其中，所述阻挡层（115）为TiN材料。
其中，所述P阱（11、21）适用于SOI圆片、体硅片及外延片。
N+/SiOxNy/METAL反熔丝结构工艺集成法，先进行CMOS制备工艺再进行反熔丝制备工艺。
N+/SiOxNy/METAL反熔丝结构工艺集成法，反熔丝制备工艺流程中的下极板注入（118、117）工艺与CMOS工艺流程中的 NHV注入工艺（118）、N+S/D源漏注入（117）工艺同步完成。
N+/SiOxNy/METAL反熔丝结构工艺集成法，所述制备方法包括如下步骤：
1、提供衬底材料片，并在材料片上制作P阱（11、21）；
2、在P阱（11、21）内制作有源区，并氧化形成场氧化层（12），以形成CMOS器件单元结构（200）及反熔丝单元结构（100）的有源区；
3、CMOS器件单元结构（200）有源区上方淀积栅氧化层（220），并在栅氧化层上淀积多晶栅（221），并通过栅氧光刻及腐蚀形成CMOS器件单元结构（200）栅极结构；
4、NHV注入（218），在CMOS器件单元结构（200）有源区及反熔丝单元结构（100）有源区内进行NHV光刻，并利用注入掩蔽层注入N型离子，退火、推阱，分别形成CMOS器件单元结构的漂移区（218）及反熔丝下极板的N+扩散区（118）；
5、通过淀积SiO2，并腐蚀形成NMOS器件SPACER侧墙（219）；
6、反熔丝下极板注入及NMOS源、漏注入，反熔丝下极板注入光刻及N+S/D源、漏注入光刻，通过注入掩蔽层注入N型离子形成NMOS器件的源、漏漂移区（217）反熔丝下极板注入区的（117）；
7、PMD淀积，USG淀积2000~5000 Å，BPSG淀积5000~8000 Å；
8、反熔丝孔光刻，在反熔丝有源区内进行反熔丝孔光刻，并通过腐蚀形成反熔丝孔；
9、在上述的表面上淀积反熔丝介质层（114）SiOxNy；
10、在上述反熔丝介质层上淀积一层TiN阻挡层（115）；
11、NMOS器件源、漏接触孔，在NMOS器件有源区上进行源、漏接触孔光刻并腐蚀形成NMOS器件源、漏接触孔；
12、在上述的表面淀积金属，并通过光刻形成反熔丝上极板及NMOS器件源、漏接触；
13、通孔光刻，金属及钝化等。
进一步地， N+/SiOxNy/METAL反熔丝结构的制备方法，在衬底材料片上制作P阱包括如下步骤：
1、在衬底上生长第一二氧化硅层，在生长一层SiN层，作为P阱掩蔽层；
2、P阱光刻，光刻形成P阱区域；
3、P阱注入，通过注入掩蔽层注入N型离子；
4、P阱高温推结，形成P阱区域。
进一步地， N+/SiOxNy/METAL反熔丝结构的制备方法，所述NMOS器件的栅极结构为N型掺杂的多晶硅，其厚度为4500-6000 Å。
进一步地， N+/SiOxNy/METAL反熔丝结构的制备方法，所述N型注入元素为P，其中注入能量为50~80keV，注入剂量为4E12~6E12个/cm2：
进一步地， N+/SiOxNy/METAL反熔丝结构的制备方法，所述N型注入元素为As，其离子的注入能量为70-120kev，注入剂量为1.0E15-3.0E15个/cm2。
进一步地， N+/SiOxNy/METAL反熔丝结构的制备方法，所述反熔丝介质层为SiOxNy层，厚度为90-150Å。
本发明的优点：反熔丝单元结构的制备流程过程中先进行CMOS工艺再进行反熔丝单元工艺，可以有效地避免工艺流程过程中NMOS器件的“自掺杂”现象；同时，反熔丝下极板注入工艺于NMOS器件NHV注入、N+S/D注入工艺同步完成，可以有效地简化工艺流程；采用金属材料作为反熔丝单元结构的上极板材料，并采用TiN材料作为反熔丝介质层与金属之间的阻挡层，可以有效地降低反熔丝单元的击穿电压、减小反熔丝编程后的导通电阻。
本发明采用业界常用的器件制作工艺流程，与CMOS工艺流程兼容，工艺流程简单、可控。与常规的ONO反熔丝单元结构比较，本发明采用的反熔丝介质层结构是氮化硅/氮氧化硅复合层，工艺流程简单；同时，采用金属材料作为反熔丝结构单元的上极板，可以有效降低反熔丝单元的编程电压；此外，此种反熔丝单元还具有编程电压均匀性好、编程时间短和编程后熔丝导通电阻低等优点。本发明的方法不仅适用于SOI衬底的CMOS工艺，而且也同样适用于体硅和外延片衬底工艺。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为现有技术中的示意图
图2-图6为本发明具体实施工艺步骤剖视图，其中
图2为在衬底上制作完成P阱的剖视图；
图3为NMOS器件栅结构形成的结构剖视图；
图4为NHV注入工艺完成后结构剖视图；
图5为N+S/D注入工艺完成后结构剖视图；
图6为反熔丝单元TiN阻挡层淀积完成后结构剖视图；
图7为本发明NMOS器件及反熔丝单元结构剖视图；
附图标记说明：00-衬底材料；11、21-P阱；12-场氧；113、213- BPSG层；114- ON介质层；115- TiN阻挡层；116-金属层TiN阻挡层；117、217- N+S/D注入层； 118、218-NHV注入层；219- SPACER侧墙；120-栅氧化层；221-多晶栅。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
如图1所示：本发明的N+/SiOxNy/METAL反熔丝单元结构是制作在衬底材料片的顶层硅膜00的P阱11、12内， P阱上部设置NHV注入区118、218及N+S/D注入区117、217；N+S/D注入区117、217正上方设置BPSG介质层113、213及反熔丝孔，BPSG介质层113、213覆盖在P阱11、12，NHV注入118、218，N+S/D注入117、217，场氧12及NMOS多晶221；反熔丝介质层114覆盖在BPSG介质层113，并填充在反熔丝孔内，在反熔丝介质层114的上方是TiN阻挡层113；TiN阻挡层113上方覆盖金属材料116作为反熔丝单元的上极板结构。
图2-图6所示：上述结构的反熔丝单元结构，可以通过下述工艺步骤制备得到，制备方法包括如下具体步骤：
a、提供衬底材料片，并在材料片上制作P阱；
b、在P阱内制作有源区，并氧化形成场氧化层，以形成NMOS单元结构及反熔丝单元结构的有源区；
c、在NMOS单元结构有源区上方淀积栅氧化层，并在栅氧化层上淀积多晶栅，并通过栅氧光刻及腐蚀形成NMOS器件栅极结构；
d、NHV注入，在NMOS器件有源区及反熔丝有源区内进行NHV光刻，并利用注入掩蔽层注入N型离子，退火、推阱，分别形成NMOS器件的漂移区及反熔丝下极板的N+扩散区；
e、SPACER侧墙，通过淀积SiO2，并腐蚀形成NMOS器件SPACER侧墙；
f、反熔丝下极板注入及NMOS源、漏注入，反熔丝下极板注入光刻及N+S/D源、漏注入光刻，通过注入掩蔽层注入N型离子形成NMOS器件的源、漏漂移区反熔丝下极板注入区；
g、PMD淀积，USG淀积2000~5000 Å，BPSG淀积5000~8000 Å；
h、反熔丝孔光刻，在反熔丝有源区内进行反熔丝孔光刻，并通过腐蚀形成反熔丝孔；
i、在上述的表面上淀积反熔丝介质层SiOxNy；
j、在上述反熔丝介质层上淀积一层TiN阻挡层；
k、NMOS器件源、漏接触孔，在NMOS器件有源区上进行源、漏接触孔光刻并腐蚀形成NMOS器件源、漏接触孔；
l、在上述的表面淀积金属，并通过光刻形成反熔丝上极板及NMOS器件源、漏接触；m、通孔光刻，金属及钝化等。
同时，本发明的工艺集成方案为先进行CMOS器件工艺后进行反熔丝结构单元工艺，在反熔丝工艺进行之前，CMOS工艺基本完成，可以有效地避免在工艺集成过程中NMOS器件的“自掺杂”现象；此外，反熔丝下极板N+扩散区注入工艺与NMOS器件NHV注入工艺同步完成，下极板注入工艺与N+S/D注入工艺同步完成，可以有效地简化工艺流程。
本发明反熔丝单元结构制作在P阱内部，对衬底材料片要求较低，因此本发明反熔丝单元结构可以适用于SOI圆片、体硅片及外延片等材料片。
本发明采用业界常用的器件制作工艺流程，与CMOS工艺流程兼容，工艺流程简单、可控。与常规的ONO反熔丝单元结构比较，本发明采用的反熔丝介质层结构是氮化硅/氮氧化硅复合层，工艺流程简单；同时，采用金属材料作为反熔丝结构单元的上极板，可以有效降低反熔丝单元的编程电压；此外，此种反熔丝单元还具有编程电压均匀性好、编程时间短和编程后熔丝导通电阻低等优点。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种N+/SiOxNy/METAL反熔丝结构，制作在硅衬底(00)上的P阱(11)内，其特征在于：
所述的N+/SiOxNy/METAL反熔丝结构包括反熔丝单元结构（100）和CMOS器件单元结构（200）；
所述的反熔丝单元结构（100）包括P阱（00）内N+扩散区（11）；所述N+扩散区内为反熔丝下极板注入区，反熔丝下极板注入区包括NHV注入区域（118）及N+S/D注入区域（117）；所述的反熔丝注入区上方覆盖BPSG介质层（113）；所述BPSG介质层上覆盖反熔丝介质层（114），并填充到反熔丝孔内，反熔丝介质层上覆盖阻挡层（115）；所述的阻挡层（115）上覆盖金属作为反熔丝上电极板（116）；
所述的CMOS器件单元结构（200）包括P阱（21）内NHV注入区域（218），所述的NHV注入区域（218）为N+S/D源、漏注入区域（217）；所述的P阱上方为栅氧化层（220），所述的栅氧化层上方覆盖多晶栅（221），所述的栅氧化层（220）及多晶栅两侧为SPACER侧墙（219）并搭在两侧NHV注入区（218）上方；所述的源、漏注入区域（217）上方覆盖BPSG介质层（213）。
2.根据权利要求1所述的N+/SiOxNy/METAL反熔丝结构，其特征在于，所述反熔丝介质层（114）为SiOxNy材料。
3.根据权利要求1所述的N+/SiOxNy/METAL反熔丝结构，其特征在于，所述阻挡层（115）为TiN材料。
4.根据权利要求1所述的N+/SiOxNy/METAL反熔丝结构，其特征在于：所述P阱（11、21）适用于SOI圆片、体硅片及外延片。
5.N+/SiOxNy/METAL反熔丝结构工艺集成法，其特征在于：先进行CMOS制备工艺再进行反熔丝制备工艺。
6.根据权利要求5所述的N+/SiOxNy/METAL反熔丝结构工艺集成法，其特征在于：反熔丝制备工艺流程中的下极板注入（118、117）工艺与CMOS工艺流程中的 NHV注入工艺（218）、N+S/D源漏注入（217）工艺同步完成。
7.根据权利要求5所述的N+/SiOxNy/METAL反熔丝结构工艺集成法，其特征在于，所述制备方法包括如下步骤：
7-1、提供衬底材料片，并在材料片上制作P阱（11、21）；
7-2、在P阱（11、21）内制作有源区，并氧化形成场氧化层（12），以形成 CMOS器件单元结构（200）及反熔丝单元结构（100）的有源区；
7-3、CMOS器件单元结构（200）有源区上方淀积栅氧化层（220），并在栅氧化层上淀积多晶栅（221），并通过栅氧光刻及腐蚀形成CMOS器件单元结构（200）栅极结构；
7-4、NHV注入（218），在CMOS器件单元结构（200）有源区及反熔丝单元结构（100）有源区内进行NHV光刻，并利用注入掩蔽层注入N型离子，退火、推阱，分别形成CMOS器件单元结构的漂移区（218）及反熔丝下极板的N+扩散区（118）；
7-5、通过淀积SiO2，并腐蚀形成NMOS器件SPACER侧墙（219）；
7-6、反熔丝下极板注入及NMOS源、漏注入，反熔丝下极板注入光刻及N+S/D源、漏注入光刻，通过注入掩蔽层注入N型离子形成NMOS器件的源、漏漂移区（217）反熔丝下极板注入区的（117）；
7-7、PMD淀积，USG淀积2000~5000 Å，BPSG淀积5000~8000 Å；
7-8、反熔丝孔光刻，在反熔丝有源区内进行反熔丝孔光刻，并通过腐蚀形成反熔丝孔；
7-9、在上述的表面上淀积反熔丝介质层（114）SiOxNy；
7-10、在上述反熔丝介质层上淀积一层TiN阻挡层（115）；
7-11、NMOS器件源、漏接触孔，在NMOS器件有源区上进行源、漏接触孔光刻并腐蚀形成NMOS器件源、漏接触孔；
7-12、在上述的表面淀积金属，并通过光刻形成反熔丝上极板及NMOS器件源、漏接触；
7-13、通孔光刻，金属及钝化等。
8.根据权利要求5所述的N+/SiOxNy/METAL反熔丝结构的制备方法，其特征在于，所述步骤7-1包括如下步骤：
8-1、在衬底上生长第一二氧化硅层，在生长一层SiN层，作为P阱掩蔽层；
8-2、P阱光刻，光刻形成P阱区域；
8-3、P阱注入，通过注入掩蔽层注入N型离子；
8-4、P阱高温推结，形成P阱区域。
9.根据权利要求5所述的N+/SiOxNy/METAL反熔丝结构的制备方法，其特征在于：所述步骤7-3中，所述NMOS器件的栅极结构为N型掺杂的多晶硅，其厚度为4500-6000 Å；所述步骤7-4中，所述N型注入元素为P，其中注入能量为50~80keV，注入剂量为4E12~6E12个/cm2；所述步骤7-6中，所述N型注入元素为As，其离子的注入能量为70-120kev，注入剂量为1.0E15-3.0E15个/cm2；所述步骤7-9中，所述反熔丝介质层为SiOxNy层，厚度为90-150Å。
CN201710216348.8A 2017-04-05 2017-04-05 一种反熔丝单元结构及其制备方法 Pending CN106952891A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710216348.8A CN106952891A (zh) 2017-04-05 2017-04-05 一种反熔丝单元结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710216348.8A CN106952891A (zh) 2017-04-05 2017-04-05 一种反熔丝单元结构及其制备方法

Publications (1)

Publication Number Publication Date
CN106952891A true CN106952891A (zh) 2017-07-14

Family

ID=59475214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710216348.8A Pending CN106952891A (zh) 2017-04-05 2017-04-05 一种反熔丝单元结构及其制备方法

Country Status (1)

Country Link
CN (1) CN106952891A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075203A (zh) * 2018-08-10 2018-12-21 深圳市为通博科技有限责任公司 场效应器件、反熔丝、随机数生成装置
CN112447733A (zh) * 2019-09-03 2021-03-05 长鑫存储技术有限公司 存储器、反熔丝存储单元及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449947A (en) * 1993-07-07 1995-09-12 Actel Corporation Read-disturb tolerant metal-to-metal antifuse and fabrication method
US5565702A (en) * 1994-08-19 1996-10-15 Kawasaki Steel Corporation Antifuse element, semiconductor device having antifuse elements, and method for manufacturing the same
CN106169461A (zh) * 2016-09-22 2016-11-30 中国电子科技集团公司第五十八研究所 抗辐射pip型ono反熔丝结构及cmos工艺集成法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449947A (en) * 1993-07-07 1995-09-12 Actel Corporation Read-disturb tolerant metal-to-metal antifuse and fabrication method
US5565702A (en) * 1994-08-19 1996-10-15 Kawasaki Steel Corporation Antifuse element, semiconductor device having antifuse elements, and method for manufacturing the same
CN106169461A (zh) * 2016-09-22 2016-11-30 中国电子科技集团公司第五十八研究所 抗辐射pip型ono反熔丝结构及cmos工艺集成法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075203A (zh) * 2018-08-10 2018-12-21 深圳市为通博科技有限责任公司 场效应器件、反熔丝、随机数生成装置
CN112447733A (zh) * 2019-09-03 2021-03-05 长鑫存储技术有限公司 存储器、反熔丝存储单元及其制造方法

Similar Documents

Publication Publication Date Title
TW550786B (en) Source drain implant during ONO formation for improved isolation of SONOS devices
CN101632151A (zh) 可实现三维电荷耦合的高电压半导体功率组件结构
TW200843113A (en) Device structure and manufacturing method using HDP deposited source-body implant block
JPS606111B2 (ja) 不揮発性電界効果半導体メモリ素子の製造方法
CN101834141A (zh) 一种不对称型源漏场效应晶体管的制备方法
CN101005052A (zh) 半导体结构及形成半导体结构的方法
CN100595907C (zh) 电荷保持特性良好的非易失性半导体存储元件及其制造方法
TW200826293A (en) Read-only memory and method for manufacturing the same
CN101740569B (zh) 一种基于soi基底的反熔丝单元结构及制备工艺
CN105047644B (zh) 一种抗辐射ono反熔丝单元结构及其制备方法
CN105140283A (zh) 一种碳化硅MOSFETs功率器件及其制作方法
CN106952891A (zh) 一种反熔丝单元结构及其制备方法
CN106169461B (zh) 抗辐射pip型ono反熔丝结构及cmos工艺集成法
CN103489830B (zh) 一种集成电路的制作方法
CN103178103B (zh) 半导体器件及其制造方法
CN104701360B (zh) 一种绝缘层上高浓度n型掺杂薄锗材料及其制作方法
CN102237396B (zh) 半导体器件及其制造方法
CN101488451B (zh) 在厚膜soi材料中形成图形化半导体埋层的方法
JPS63305546A (ja) 半導体集積回路装置の製造方法
CN105742249B (zh) 改善sonos存储器读取操作能力的方法
CN103489775A (zh) 一种新型场截止型绝缘栅双极型晶体管的制造方法
CN115148583A (zh) 一种新型SiC MOSFET器件栅氧化层的制作方法
CN103489776A (zh) 一种实现场截止型绝缘栅双极型晶体管的工艺方法
CN102299113A (zh) 减小半导体器件热载流子注入损伤的制造方法
JP2003197550A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170714

RJ01 Rejection of invention patent application after publication