CN109075203A - 场效应器件、反熔丝、随机数生成装置 - Google Patents
场效应器件、反熔丝、随机数生成装置 Download PDFInfo
- Publication number
- CN109075203A CN109075203A CN201880001135.6A CN201880001135A CN109075203A CN 109075203 A CN109075203 A CN 109075203A CN 201880001135 A CN201880001135 A CN 201880001135A CN 109075203 A CN109075203 A CN 109075203A
- Authority
- CN
- China
- Prior art keywords
- doped region
- fieldtron
- region
- dielectric layer
- drain terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 230000005684 electric field Effects 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 2
- 230000000007 visual effect Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- 238000005286 illumination Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Abstract
本申请实施例提供了一种场效应器件、反熔丝、随机数生成装置，场效应器件包括介质层、源端掺杂区、漏端掺杂区、栅端掺杂区以及衬底，其中，所述介质层设置在所述衬底与所述栅端掺杂区之间；所述源端掺杂区及所述漏端掺杂区设置在所述衬底上，且所述栅端掺杂区分别与所述源端掺杂区和所述漏端掺杂区形成一交叠区，所述交叠区对应有所述介质层，所述交叠区在其对应的所述介质层被击穿后呈现低阻态，从而使得可通过一个场效应器件实现基于一位随机数的反熔丝，进一步实现物理不可克隆技术，从而简化了实现结构，以及进一步缩减了晶圆面积。
Description
技术领域
本申请实施例涉及半导体技术领域，尤其涉及一种场效应器件、反熔丝、随机数生成装置。
背景技术
在半导体制造过程中，利用器件在微观尺度上物理参数的随机性或制造工艺的波动来产生具有特征唯一性的产品，但是，由于这些随机特征的产生是不能被完全控制的，即使是原始的制造商也不能制造出具有同样特征的两个产品，简单描述为不可能被复制，或者物理不可克隆技术(Physical Unclonable Function，简称PUF)。虽然这种不可复制或者不可克隆现象在半导体制造中会被认为是一个缺陷，但是却可以作为一个优势应用于器件唯一性的身份识别信息。
随着物联网(Internet of Things，简称IoT)的快速发展，每天都有大量的不同类型的电子设备接入网络，而为每个设备提供一个唯一的、不可被复制的、不可预测的身份信息(ID)变得尤为重要，因此，信息安全成为亟待解决的技术问题。但是，对于解决信息安全的问题来说，上述物理不可克隆技术刚好可以产生具有特征唯一性的产品，使得产品具有“指纹”。
根据物理不可克隆技术的类型，一般会有一种或多种激励(challenges)方法来产生响应特征(responses)，对于同类型的产品，同样的物理不可克隆技术，同样的激励(challenge)，不同的产品，因为制造它们的工艺波动是不一样的，导致这些产品的响应特征(response)也是不一样的。在信号处理方面，这些响应特征是需要被转换成电路可识别的电信号，才能被进一步应用。但是，由于响应特征是基于微小的物理随机产生的，造成响应特征之间的差别也是微小的，由此造成信号转换存在一定的困难。例如早期的基于光学系统或静态存储(Static RAM，简称SRAM)结构的物理不可克隆技术，信号转换难度大，进一步导致实现成本较高，以及增加后处理的复杂度等问题，比如典型的需要灵敏度高的放大电路来进行数字化和额外的纠错补偿电路，而这些电路本身又是敏感于环境参数的，例如温度，电压噪声，电磁干扰，因此很大可能降低了输出结果的可靠性。
为此，业界提出了基于反熔丝(anti-fuse)的物理不可克隆技术方案，但是由于一般的物理不可克隆技术至少需要三个MOSFET或是三个以上的MOSFET才能实现，由此导致物理不可克隆技术的实现结构较为复杂，进一步导致晶圆面积占用较大。
发明内容
有鉴于此，本发明实施例所解决的技术问题之一在于提供一种场效应器件、反熔丝、随机数生成装置，用以克服或者缓解现有技术中技术缺陷。
本申请实施例提供了一种场效应器件，其包括介质层、源端掺杂区、漏端掺杂区、栅端掺杂区以及衬底，其中，所述介质层设置在所述衬底与所述栅端掺杂区之间；所述源端掺杂区及所述漏端掺杂区设置在所述衬底上，且所述栅端掺杂区分别与所述源端掺杂区和所述漏端掺杂区形成一交叠区，所述交叠区对应有所述介质层，所述交叠区在其对应的所述介质层被击穿后呈现低阻态。
本申请实施例提供了一种反熔丝，其包括一个场效应器件，场效应器件的交叠区等效形成反熔丝电容，所述每一交叠区等效形成一反熔丝电容，所述反熔丝电容在其对应的介质层被击穿后呈现低阻态以根据所述低阻态向所述场效应器件写入一位随机数。
本申请实施例提供了一种随机数生成装置，其包括一个或多个场效应器件，以生成一位或者多位随机数。
本申请实施例提供的技术方案中，由于所述介质层设置在所述衬底与所述栅端掺杂区之间；所述源端掺杂区及所述漏端掺杂区设置在所述衬底上，且所述栅端掺杂区分别与所述源端掺杂区和所述漏端掺杂区形成一交叠区，所述交叠区对应有所述介质层，所述交叠区在其对应的所述介质层被击穿后呈现低阻态，从而使得可通过一个场效应器件实现反熔丝，进一步实现基于一位随机数的物理不可克隆技术，从而简化了实现结构，以及进一步缩减了晶圆面积。
附图说明
后文将参照附图以示例性而非限制性的方式详细描述本申请实施例的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比例绘制的。附图中：
图1为本申请实施例一场效应器件的结构示意图；
图2为本申请实施例二场效应器件在使用时的电气连接示意图；
图3为图2的等效电路模型示意图；
图4为第一交叠区的介质层被击穿时图3的等效电路模型示意图；
图5为第二交叠区的介质层被击穿时图3的等效电路模型示意图；
图6为本申请实施例三随机数生成装置的结构示意图；
图7为图6所示随机数生成装置在读取状态时的等效电路示意图；
图8为本申请实施例四随机数生成装置的结构示意图；
图9为本申请实施例五随机数生成装置的结构示意图。
具体实施方式
实施本发明实施例的任一技术方案必不一定需要同时达到以上的所有优点。
为了使本领域的人员更好地理解本发明实施例中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明实施例一部分实施例，而不是全部的实施例。基于本发明实施例中的实施例，本领域普通技术人员所获得的所有其他实施例，都应当属于本发明实施例保护的范围。
下面结合本发明实施例附图进一步说明本发明实施例具体实现。
图1为本申请实施例一场效应器件的结构示意图。如图1所示，本实施例中，以形成两个交叠区(下述第一交叠区、第二交叠区)为例，该场效应器件包括栅端掺杂区101、介质层102、源端掺杂区103、漏端掺杂区104以及衬底105，所述介质层102可以是栅氧化层，比如SiO2。其中，所述介质层102设置在所述衬底105与所述栅端掺杂区101之间；所述源端掺杂区103及所述漏端掺杂区104设置在所述衬底105上，且所述栅端掺杂区101与所述源端掺杂区103形成第一交叠区A1，所述栅端掺杂区101与所述漏端掺杂区104形成第二交叠区A2，所述第一交叠区A1和第二交叠区A2各自对应有部分所述介质层102。所述第一交叠区A1和第二交叠区A2在其对应的所述介质层102被击穿后呈现低阻态，而在所述第一交叠区A1和第二交叠区A2在其对应的所述介质层102被击穿前呈现高阻态。
需要说明的是，本实施例中，高阻态、低阻态是第一交叠区、第二交叠区在被击穿前后表现出的相对状态，并非绝对限定。
本实施例中，所述源端掺杂区103与所述漏端掺杂区104以所述衬底105在竖直方向上的中心线为参考呈对称关系。具体地，所述源端掺杂区103与所述漏端掺杂区104之间的对称关系包括下述中的至少一种：尺寸对称、掺杂浓度、与外部电路形成连接关系的对称。
进一步地，本实施例中，理论上所述第一交叠区A1与所述第二交叠区A2呈对称关系，但是，由于制造过程中的随机性使得所述第一交叠区和第二交叠区各自对应的所述介质层102具有不同的特征参数，该特征参数又关联于形成工艺的随机性，从而使得两个交叠区中只有一个可被击穿。具体地，所述特征参数包括所述介质层102的厚度特征、致密特征、瑕疵特征中的至少一个。本实施例中，致密特征用于描述介质层102的密度大小，所述瑕疵特征用于描述介质层102的瑕疵，比如杂质，均匀性等。
本实施例中，所述源端掺杂区103与所述漏端掺杂区104之间具有设定的沟道宽度。具体地，在所述场效应器件处于编程模式时，所述沟道宽度用于避免或防止所述源端掺杂区103和所述漏端掺杂区104之间形成导电沟道，或只形成较弱的导电沟道，即比如以场效应器件为NMOS为例，若在栅端掺杂区加载正电压，避免源端和漏端掺杂区之间直接形成电子积累区或者形成较少的电子积累区，该电子积累区即称为导电沟通。在具体应用场景中，可以通过在制造过程中控制所述栅端掺杂区101的宽度，从而使得所述源端掺杂区103与所述漏端掺杂区104之间具有设定的沟道宽度，进一步防止在所述场效应器件处于编程模式时所述源端掺杂区103和所述漏端掺杂区104之间形成导电沟道，从而避免导电沟道与所述栅极101之间形成较强的电场分布。
本实施例中，当场效应器件要处于编程模式时，所述第一交叠区A1处和第二交叠区A2处的电场强度大于所述导电沟道处的电场强度，从而可以使得所述第一交叠区处A1或者第二交叠区处A2的介质层102先于导电沟道处的介质层102被击穿。
本实施例中，当场效应器件要处于编程模式时，所述第一交叠区A1在其对应的所述介质层102被击穿后呈现低阻态，所述第二交叠区A2在其对应的所述介质层102未被击穿。或者，所述第二交叠区A2在其对应的所述介质层102被击穿后呈现低阻态，所述第一交叠区在其对应的所述介质层102未被击穿。
具体地，在一应用场景中，当场效应器件要处于编程模式时，所述第一交叠区A1在其对应的所述介质层102被击穿后，使得所述第二交叠区A2的电场强度降低，进而使所述第二交叠区A2对应的所述介质层102未被击穿；或者，所述第二交叠区A2在其对应的所述介质层102被击穿后，降低所述第一交叠区A1的电场强度使其对应的所述介质层102未被击穿。
上述图1中，栅端掺杂区101两侧的三角形结构为用于进行侧壁保护SiO2。
图2为本申请实施例中场效应器件在使用时的电气连接示意图；如图2所示，对于场效应器件中的栅端掺杂区101、源端掺杂区103、漏端掺杂区104、衬底105来说，所述栅端掺杂区101电连接第一电压，所述源端掺杂区103连接至第二电压，所述漏端掺杂区104电连接第三电压GND，所述衬底105电连接第四电压。具体地，为实现本发明的PUF功能，如图2中所示，第一电压由电压源V1提供，第二电压和第三电压为复用连接到同一电平，此处为共享GND，第四电压由电压源V2提供。另外，为实现对栅端掺杂区101和衬底105的单独控制，所述电压源V1与电压源V2的电压值根据实际需求分别可调，以控制所述第一交叠区A1对应的所述介质层102被击穿，或者，控制所述第二交叠区A2对应的所述介质层102被击穿。
进一步地，为了实现第一交叠区A1对应的介质层102或者第二交叠区A2对应的介质层102被击穿，栅端掺杂区101通过限流电阻Rs或其他限流器件与第一电压连接，当第一交叠区和第二交叠区其中之一对应的介质层102被击穿时，使得另一交叠区对应的电场强度较快降低，从而防止该另一交叠区对应的介质层102被击穿，从而较好的保证了所述第一交叠区和第二交叠区中只有一个交叠区对应的介质层102被击穿。
图3为图2的等效电路模型示意图。本实施例中，以将第一交叠区和第二交叠区等效为电容为例进行说明，该等效电路模型整体上为电容电阻网络。
参见图3所示，对于所述第一交叠区的所述栅端掺杂区和所述源端掺杂区来说，其可以分别相当于两个极板，而由于在所述源端掺杂区和所述漏端掺杂区之间设置有介质层如栅氧化层。因此，第一交叠区实际上可以等效为第一电容Cgs；同样地，第二交叠区等效为第二电容Cgd，所述源端掺杂区103和所述漏端掺杂区104之间的导电沟道等效为电阻Rc。
本实施例中，第一电容Cgs和第二电容Cgd为平行板电容。
以下参考图4到图5对第一交叠区或者第二交叠区被击穿的情形分别进行说明。图4和图5中以制造工艺的随机性造成第一交叠区和第二交叠区在特征参数上存在随机差异，导致在各自对应的介质层被击穿时也同样存在随机性。
图4为第一交叠区的介质层被击穿时图3的等效电路模型示意图。再结合上述图2所示，当栅端掺杂区101、源端掺杂区103、漏端掺杂区104加载上对应电压时，相对于源端掺杂区103和漏端掺杂区104之间的导电沟道来说，所述第一交叠区和第二交叠区的电场强度相对较强，相对来说，容易或者可被优先击穿。而由于制造工艺上的随机性，使得第一交叠区A1和第二交叠区A2在特征参数上存在差别，从而如图4所示，在一种随机情形下，第一交叠区A1的介质层102被击穿，而第二交叠区A2的介质层102未被击穿，即第一电容Cgs被击穿，使得第一电容Cgs相当于短路。此时，第一交叠区A1处于低阻状态，而第二交叠区A2处于高阻状态。
当第一交叠区对应的介质层102被击穿时，由于所述源端掺杂区103接地，从而使得栅端掺杂区101的电压被拉低，进一步衰减了第二交叠区A2的电场强度，最终使得所述第二交叠区的介质层102未被击穿，即第二电容Cgd相当于断路，继续处于高阻状态，从而完成单个场效应器件的编程操作。
图5为第二交叠区的介质层被击穿时图3的等效电路模型示意图。结合上述图2以及图5所示，在另外一种情形下，第一交叠区A1的介质层未被击穿，而第二交叠区A2的介质层被击穿。此时，第一交叠区A1为高阻状态，而第二交叠区A2为低阻状态。
当第二交叠区A2对应的介质层被击穿时，使得第二电容Cgd相当于短路，此时，第二交叠区A2处于低阻状态。由于所述漏端掺杂区104接地，从而使得栅端掺杂区101的电压被拉低，进一步衰减了第一交叠区A1的电场强度，最终使得所述第一交叠区A1的介质层未被击穿，即第一电容Cgs相当于断路，处于高阻状态，从而完成单个场效应器件的编程操作。
图6为本申请实施例三随机数生成装置的结构示意图；如图6所示，本实施例中，以随机数生成装置包括一个上述图1所示的场效应器件为例，对应的可以生成一位随机数。
本实施例中，所述场效应器件M1的源端通过第一开关单元S1电连接第二电压GND，所述场效应器件M1的漏端通过第二开关单元S2电连接第三电压GND，所述场效应器件M1的栅端通过第三开关单元S3电连接第一电压Vapply(相当于上述V1)，以在控制所述第一交叠区或者第二交叠区对应的所述介质层被击穿时，使得所述第一开关单元S1以及第二开关单元S2呈现低阻态，并对应地使得所述第三开关单元S3呈现高阻态，以作限流作用。
具体地，本实施例中，第二电压和第三电压为地GND，第一电压为电压Vapply，第四电压由电压源V2提供。
本实施例中，所述第一开关单元S1为第一三极管，第二开关单元S2为第二三极管，所述第一三极管与所述第二三极管的栅端互连且第一三极管的源端和第二三极管的源端分别连接所述第二电压GND和第三电压GND，所述第一三极管和第二三极管的漏端分别连接到所述场效应器件M1的源端和漏端。
本实施例中，所述第一三极管的漏端还连接有第一输出单元，所述第一输出单元用于输出所述第一三极管的漏端的电压，所述第二三极管的漏端还连接有第二输出单元，所述第二输出单元用于输出所述第二三极管的漏端的电压。
本实施例中，所述第一输出单元为第一反相器INV1，所述第二输出单元为第二反相器INV2，以输出增强处理后的电压。但是，需要说明的是，第一输出单元、第二输出单元并不限定为通过反相器来实现。
本实施例中，第三开关单元S3为第三三极管，所述第三三极管与所述场效应器件M1的所述栅端连接。
本实施例中，所述第三三极管的漏端与所述场效应器件M1的所述栅端连接，所述第三三极管的源端连接所述第一电压。
为实现上述第一三极管、第二三极管、第三三极管的通断控制，分别在第一三极管、第二三极管的栅端连接有第二控制信号VSW2，第三三极管的栅端连接有第一控制信号VSW1。
在本实施例的上述电路基础上，对图1的随机数生成过程说明如下：
通过第一控制信号VSW1为高电平，使得第一三极管、第二三极管工作在低阻状态，表现为开关，即通过控制第一控制信号VSW1可使得第一三极管、第二三极管导通；
与此同时，通过第二控制信号VSW2为低电平，使得第三三极管处于亚阈值状态，表现为电阻，从而在功能上等效于上述限流电阻RS。
当上述图1所示的第一交叠区或者第二交叠区对应的介质层被击穿后，而另外一个交叠区对应的介质层未被击穿，对应的，第一交叠区和第二交叠区的两种不同的状态组合可分别对应代表1或者0，即完成一位随机数的生成，该一位随机数可根据后面使用的需要定义为1或是0。
当要从该随机数生成装置中读取数据时，与上述编程过程的控制相反：
通过加载对应的第一控制信号VSW1为低电平，使得第一三极管、第二三极管工作在亚阈值状态，表现为高阻值电阻；
与此同时，通过控制第二控制信号VSW2为高电平，使得第三三极管处于导通状态，表现为开关，第三三极管导通。
下面再结合图7对上述读取数据的原理进行说明。图7为图6所示随机数生成装置在读取状态时的等效电路示意图；如图7所示，被击穿介质层对应的第一交叠区等效为电阻Rb，未被击穿介质层对应的第二交叠区等效为电阻Ro，Rg为处于亚阈值状态的第一三极管和第二三极管的等效电阻，Rs为第三三极管的导通电阻，阻值足够小，不计入考虑。由于电阻Ro接近于无穷大，近似于断路，而电阻Rb的值很小，因此在此等效电路中存在：Rb<<Rg<<Ro。
因此，当读取电压基于以上假设，在读取电压Vread为Vdd时，由于电阻Rb远小于Rg，所以第一反相器INV1的输入接近于电压Vdd，其第一输出OUT1则为0V；而由于电阻Ro远大于Rg，第二反相器INV2的输入电压接近于0V，则第二输出OUT2为Vdd。如果Rb和Ro的位置交换，则第一输出OUT1为高电平，第二输出OUT2为低电平。OUT1和OUT2的组合可根据需求定义为随机数1或者0。例如，OUT1＝1，OUT2＝0组合定义为1；OUT1＝0，OUT2＝1组合为0，即根据第一交叠区和第二交叠区的击穿状态的随机组合情况，可对应随机的输出一位数据1或者0。当系统采用更多的场效应器件和对应的电路时，可生成更多位的随机数。
图8为本申请实施例随机数生成装置的一种阵列形式示意图；如图8所示，本实施例中，随机数生成装置包括6个图1所示的场效应器件(M11、M12、M21、M22、M32、M42、M52、M62)，这6个场效应器件以2列3行的阵列形式布置，以生成六位随机数。本实施例中的阵列大小只作为展示作用，实际阵列大小可以根据需求定制。
如图8所示，每列的场效应器件共享一组反相器即第一输出单元以及第二输出单元，且共享一组三极管即第一三极管和第二三极管。
具体地，第一列的场效应器件M11、M21、M31中每个场效应器件的的源端均与源端开关单元S11(相当于上述第一开关单元)连接，第一列的场效应器件M11、M21、M31中每个场效应器件的漏端均与漏端开关单元S12(相当于上述第二开关单元)连接；第一列的场效应器件M11、M21、M31中每个场效应器件的栅端连接有一个栅端开关单元(相当于上述第三开关单元)，即场效应器件M11的栅端连接有栅端开关单元S113，场效应器件M21的栅端连接有栅端开关单元S213，场效应器件M31的栅端连接有栅端开关单元S313。
类似地，第二列的场效应器件M12、M22、M32的源端均与源端开关单元Mb3(相当于上述第一开关单元)连接，第二列的场效应器件M12、M22、M32中每个场效应器件的漏端均与漏端开关单元Mb4(相当于上述第二开关单元)连接；第二列的场效应器件M12、M22、M32中每个场效应器件的栅端连接有一个栅端开关单元(相当于上述第三开关单元)，即场效应器件M12的栅端连接有栅端开关单元S123，场效应器件M23的栅端连接有栅端开关单元S223，场效应器件M32的栅端连接有栅端开关单元S323。
图8中，同一列的栅端开关单元(S113/S213/S313或者S123/S223/S323)为三极管时，同一列的这些三极管的栅端电连接有相同的栅端控制信号(相当于上述第一控制信号)控制，即栅端开关单元S113/S213/S313的栅端被同一栅端控制信号Vgsw1控制，栅端开关单元S123/S223/S323的栅端被同一栅端控制信号Vgsw2控制。
从行的方向来说，同一行的所有场效应器件的衬底电连接有相同的第四电压，如图8所示，同一行的场效应管M11、M12的衬底均连接到第四电压Vb1，同一行的场效应管M21、M22的衬底均连接到第四电压Vb2，同一行的场效应管M31、M32的衬底均连接到第四电压Vb3，。
对于同一行的栅端开关单元来说，该同一行中的栅端开关单元的源端电连接有相同的第一电压，如图8所示，同一行的栅端开关单元S113、S123的源端均与第一电压Vg1电连接，同一行的栅端开关单元S213、S223的源端均与第一电压Vg2电连接，同一行的栅端开关单元S313、S323的源端均与第一电压Vg3电连接。
图9为本申请实施例随机数生成装置的另一种阵列结构示意图；如图9所示，本实施例中，随机数生成装置同样以2列3行的阵列形式布置。与上述图8不同的是，上述实施例中，同一列的栅端开关单元共同连接到同一栅端控制信号；而在本实施例中而是同一行的栅端开关单元共同连接到同一控制信号；具体地，即第一行的栅端开关单元S113、S123连接到同一栅端控制信号Vgsw1，第二行的栅端开关单元S213、S223连接到同一栅端控制信号Vgsw2，第三行的栅端开关单元S213、S223连接到同一栅端控制信号Vgsw3控制信号。
本申请实施例还提供一种场效应器件的制造方法；其包括如下步骤：
S601、形成有源区；
具体地，本实施例中，通过光照，刻蚀，离子注入等工艺形成有源区，所述有源区在后续的工艺中需要被引出作为衬底电极，以连接第四电压。所述有源区可如图1中标号105所示。
S602、形成栅电极；
具体地，本实施例中，通过沉淀多晶硅，掺杂，光照和刻蚀等工艺形成。需要说明的是，在形成栅电极的时候，考虑到为了避免使得源端和漏端在场效应器件处于编程模式时形成导电通道，优选使得栅电极的宽度满足此要求。
本实施例中，栅电极即在栅端掺杂区101上形成的一导电电极。
S603、形成延伸区；
具体地，本实施例中，通过光照，离子注入技术，在源端和漏端所在的区域形成延伸区。
本实施例中，所述延伸区即图1中标号103/104所在的区域。
S604、参照该延伸区形成源端和漏端，且使得所述栅端掺杂区分别与所述源端掺杂区和所述漏端掺杂区分别形成一交叠区。
具体地，本实施例中，通过大剂量的离子注入形成源端和漏端。
源端(又称为S)至少包括源电极、源端掺杂区等，漏端(又称为D)包括至少漏电极、漏端掺杂区，栅端(又称G)至少包括栅电极、栅端掺杂区。
另外，上述实施例中，第一交叠区可以理解为源端掺杂区与栅端掺杂区之间重合的区域以及该区域的介质层形成的结构，同样地，第二交叠区可以理解为漏端掺杂区与栅端掺杂区之间重合的区域以及该区域的介质层形成的结构。
本申请实施例还提供一种反熔丝，其包括上述任一实施例中所述的一个场效应器件，所述每一交叠区等效形成一反熔丝电容，所述反熔丝电容在其对应的所述介质层被击穿后呈现低阻态以根据所述低阻态向所述反熔丝写入一位随机数。
本申请的上述实施例中，以同时形成第一交叠区和第二交叠区为例进行说明。但是，对于本领域普通技术人员来说，也可以有选择只形成第一交叠区或者第二交叠区。交叠区的具体形态可以根据需要进行灵活设置。
本申请实施例提供的技术方案中，由于场效应器件的介质层设置在所述衬底与所述栅端掺杂区之间；所述源端掺杂区及所述漏端掺杂区设置在所述衬底上，且所述栅端掺杂区分别与所述源端掺杂区和所述漏端掺杂区形成一交叠区，所述交叠区对应有所述介质层，所述交叠区在其对应的所述介质层被击穿后呈现低阻态，从而使得可通过一个MOSFET实现反熔丝，进一步物理不可克隆技术，从而简化了实现结构，以及进一步缩减了晶圆面积。
本申请上述实施例的方案可以被广泛应用于各种需要生成具有唯一性和不可复制性的ID情景，例如RFID，物联网设备的身份授权和电子钥匙生成。
本申请实施例提供的技术方案中，所用到的场效应器件并不局限于特定类型的MOSFET器件，即NMOS和PMOS皆可。
以上所描述的装置实施例仅是示意性的，其中所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，所述计算机可读记录介质包括用于以计算机(例如计算机)可读的形式存储或传送信息的任何机制。例如，机器可读介质包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光存储介质、闪速存储介质、电、光、声或其他形式的传播信号(例如，载波、红外信号、数字信号等)等，该计算机软件产品包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
本领域的技术人员应明白，本发明实施例的实施例可提供为方法、装置(设备)、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
最后应说明的是：以上实施例仅用以说明本申请实施例的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (22)
1.一种场效应器件，其特征在于，包括介质层、源端掺杂区、漏端掺杂区、栅端掺杂区以及衬底，其中，所述介质层设置在所述衬底与所述栅端掺杂区之间；所述源端掺杂区及所述漏端掺杂区设置在所述衬底上，且所述栅端掺杂区分别与所述源端掺杂区和所述漏端掺杂区形成一交叠区，所述交叠区对应有所述介质层，所述交叠区在其对应的所述介质层被击穿后呈现低阻态。
2.根据权利要求1所述的场效应器件，其特征在于，所述栅端掺杂区与所述源端掺杂区形成第一交叠区，所述栅端掺杂区与所述漏端掺杂区形成第二交叠区。
3.根据权利要求2所述的场效应器件，其特征在于，所述第一交叠区在其对应的所述介质层被击穿后呈现低阻态，所述第二交叠区在其对应的所述介质层未被击穿；或者，所述第二交叠区在其对应的所述介质层被击穿后呈现低阻态，所述第一交叠区在其对应的所述介质层未被击穿。
4.根据权利要求3所述的场效应器件，其特征在于，所述第一交叠区在其对应的所述介质层被击穿后，降低所述第二交叠区的电场强度使其对应的所述介质层未被击穿；或者，所述第二交叠区在其对应的所述介质层被击穿后，降低所述第一交叠区的电场强度使其对应的所述介质层未被击穿。
5.根据权利要求3所述的场效应器件，其特征在于，所述栅端掺杂区电连接第一电压，所述源端掺杂区电连接第二电压，所述漏端掺杂区电连接第三电压，所述衬底电连接第四电压，以控制所述第一交叠区或者第二交叠区对应的所述介质层被击穿。
6.根据权利要求5所述的场效应器件，其特征在于，所述源端掺杂区通过第一开关单元电连接所述第二电压，所述漏端掺杂区通过第二开关单元电连接所述第三电压，所述栅端掺杂区通过第三开关单元电连接所述第一电压，以在控制所述第一交叠区或者第二交叠区对应的所述介质层被击穿时，使得所述第一开关单元以及第二开关单元呈现高阻态，并对应地使得所述第三开关单元呈现低阻态。
7.根据权利要求6所述的场效应器件，其特征在于，所述第一开关单元为第一三极管，所述第二开关单元为第二三极管，所述第一三极管与所述第二三极管的栅端互连并第一三极管的源端和第二三极管的源端分别连接所述第二电压和第三电压，所述第一三极管和第二三极管的漏端分别连接到所述场效应器件的源端和漏端掺杂区，所述第一三极管和第二三极管的源端分别连接到地或设定的电位。
8.根据权利要求7所述的场效应器件，其特征在于，所述第一三极管的漏端还连接有第一输出单元，所述第一输出单元用于输出所述第一三极管的漏端的电压，所述第二三极管的漏端还连接有第二输出单元，所述第二输出单元用于输出所述第二三极管的漏端的电压。
9.根据权利要求8所述的场效应器件，其特征在于，所述第一输出单元为第一反相器，所述第二输出单元为第二反相器。
10.根据权利要求6所述的场效应器件，其特征在于，所述第三开关单元为第三三极管，所述第三三极管与所述场效应器件的栅端连接。
11.根据权利要求10所述的场效应器件，其特征在于，所述第三三极管的漏端与所述场效应器件的栅端连接，所述第三三极管的源端连接所述第一电压。
12.根据权利要求1所述的场效应器件，其特征在于，所述源端掺杂区与所述漏端掺杂区以所述衬底在竖直方向上的中心线为参考呈对称关系。
13.根据权利要求12所述的场效应器件，其特征在于，所述对称关系包括下述中的至少一种：尺寸对称、掺杂浓度、与外部电路形成连接关系的对称。
14.根据权利要求1所述的场效应器件，其特征在于，所述源端掺杂区与所述漏端掺杂区之间形成沟道，所述交叠区处的电场强度大于所述沟道处的电场强度。
15.根据权利要求1所述的场效应器件，其特征在于，所述交叠区对应的所述介质层具有关联于形成工艺随机性的特征参数。
16.根据权利要求15所述的场效应器件，其特征在于，所述特征参数包括所述介质层的厚度特征、致密特征、瑕疵特征中的至少一个。
17.根据权利要求1-16任一项所述的场效应器件，其特征在于，所述栅端掺杂区分别与所述源端掺杂区和所述漏端掺杂区形成的交叠区等效为两个容抗元件。
18.根据权利要求17所述的场效应器件，其特征在于，所述交叠区在其对应的所述介质层被击穿前呈现高阻态。
19.一种反熔丝，其特征在于，包括权利要求1-18任一项所述的一个场效应器件，所述每一交叠区等效形成一反熔丝电容，所述反熔丝电容在其对应的所述介质层被击穿后呈现低阻态以根据所述低阻态向所述反熔丝写入一位随机数。
20.一种随机数生成装置，其特征在于，包括一个或多个权利要求1-18任一项所述的场效应器件，以生成一位或者多位随机数。
21.根据权利要求20所述的装置，其特征在于，若包括多个所述场效应器件，则多个场效应器件以阵列形式排布。
22.根据权利要求21所述的装置，其特征在于，所述场效应器件为NMOS或PMOS管。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2018/099859 WO2020029226A1 (zh) | 2018-08-10 | 2018-08-10 | 场效应器件、反熔丝、随机数生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109075203A true CN109075203A (zh) | 2018-12-21 |
Family
ID=64789282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880001135.6A Pending CN109075203A (zh) | 2018-08-10 | 2018-08-10 | 场效应器件、反熔丝、随机数生成装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109075203A (zh) |
| WO (1) | WO2020029226A1 (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104969299A (zh) * | 2013-02-05 | 2015-10-07 | 高通股份有限公司 | 用于对存储器单元进行编程的系统和方法 |
| CN106469565A (zh) * | 2015-08-18 | 2017-03-01 | 力旺电子股份有限公司 | 数码产生装置、一次性可编程存储器区块与数码产生方法 |
| CN106952891A (zh) * | 2017-04-05 | 2017-07-14 | 中国电子科技集团公司第五十八研究所 | 一种反熔丝单元结构及其制备方法 |
| US20180013431A1 (en) * | 2016-07-10 | 2018-01-11 | Imec Vzw | Breakdown-based physical unclonable function |
| US10032521B2 (en) * | 2016-01-08 | 2018-07-24 | Synopsys, Inc. | PUF value generation using an anti-fuse memory array |
| CN208722889U (zh) * | 2018-08-10 | 2019-04-09 | 深圳市为通博科技有限责任公司 | 场效应器件、反熔丝、随机数生成装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455363B1 (en) * | 2000-07-03 | 2002-09-24 | Lsi Logic Corporation | System to improve ser immunity and punchthrough |
| KR101966278B1 (ko) * | 2012-12-28 | 2019-04-08 | 에스케이하이닉스 주식회사 | 반도체 소자의 안티 퓨즈 어레이 및 그 제조 방법 |
-
2018
- 2018-08-10 CN CN201880001135.6A patent/CN109075203A/zh active Pending
- 2018-08-10 WO PCT/CN2018/099859 patent/WO2020029226A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104969299A (zh) * | 2013-02-05 | 2015-10-07 | 高通股份有限公司 | 用于对存储器单元进行编程的系统和方法 |
| CN106469565A (zh) * | 2015-08-18 | 2017-03-01 | 力旺电子股份有限公司 | 数码产生装置、一次性可编程存储器区块与数码产生方法 |
| US10032521B2 (en) * | 2016-01-08 | 2018-07-24 | Synopsys, Inc. | PUF value generation using an anti-fuse memory array |
| US20180013431A1 (en) * | 2016-07-10 | 2018-01-11 | Imec Vzw | Breakdown-based physical unclonable function |
| CN106952891A (zh) * | 2017-04-05 | 2017-07-14 | 中国电子科技集团公司第五十八研究所 | 一种反熔丝单元结构及其制备方法 |
| CN208722889U (zh) * | 2018-08-10 | 2019-04-09 | 深圳市为通博科技有限责任公司 | 场效应器件、反熔丝、随机数生成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020029226A1 (zh) | 2020-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110147564A (zh) | 集成电路布局、器件、系统和其生成方法 | |
| Mehta et al. | Improvement of TCAD augmented machine learning using autoencoder for semiconductor variation identification and inverse design | |
| Choi et al. | 3-D floating-gate synapse array with spike-time-dependent plasticity | |
| US20170077046A1 (en) | Physical unclonable functions through locally enhanced defectivity | |
| Ascoli et al. | Robust simulation of a TaO memristor model | |
| CN208722889U (zh) | 场效应器件、反熔丝、随机数生成装置 | |
| WO2020212689A1 (en) | Device identification with quantum tunnelling currents | |
| CN109326597A (zh) | 使用栅极绝缘破裂的一次性可编程存储器 | |
| Zhu et al. | Memristors with Initial Low‐Resistive State for Efficient Neuromorphic Systems | |
| Park et al. | Intrinsic variation effect in memristive neural network with weight quantization | |
| CN111652376A (zh) | 一种量子比特信号的读取方法及装置 | |
| CN109075203A (zh) | 场效应器件、反熔丝、随机数生成装置 | |
| Li et al. | Dynamic characteristic optimization of 14 a-Si: H TFTs gate driver circuit using evolutionary methodology for display panel manufacturing | |
| Mozaffari et al. | An aging resilient neural network architecture | |
| WO2019211614A1 (en) | Near-zero leakage switching circuit | |
| CN109314084A (zh) | 受保护的芯片 | |
| US20180261262A1 (en) | Device and method for generating inherent information of integrated circuits for authentication purpose | |
| Zhao et al. | Purely electrical controllable spin–orbit torque‐based reconfigurable physically unclonable functions | |
| CN111201533B (zh) | 物理不可克隆函数puf装置 | |
| Gelinck et al. | Large scale integration of flexible non-volatile, re-addressable memories using P (VDF-TrFE) and amorphous oxide transistors | |
| CN106528909A (zh) | 使用soi技术的混合丛库追迹设计的方法、设备及系统 | |
| KR20210151665A (ko) | 메모리 디바이스, 집적 회로 디바이스 및 방법 | |
| CN115606149A (zh) | 一次性可编程反熔丝物理不可克隆功能 | |
| US8065634B1 (en) | System and method for analyzing a nanotube logic circuit | |
| Tsiolakis et al. | A complementary single-electron 4-bit multiplexer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181221 |
|
| RJ01 | Rejection of invention patent application after publication |