CN111201533B - 物理不可克隆函数puf装置 - Google Patents

物理不可克隆函数puf装置 Download PDF

Info

Publication number
CN111201533B
CN111201533B CN201880001101.7A CN201880001101A CN111201533B CN 111201533 B CN111201533 B CN 111201533B CN 201880001101 A CN201880001101 A CN 201880001101A CN 111201533 B CN111201533 B CN 111201533B
Authority
CN
China
Prior art keywords
puf
result
mos
cell
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880001101.7A
Other languages
English (en)
Other versions
CN111201533A (zh
Inventor
王文轩
沈健
李运宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Weitongbo Technology Co Ltd
Original Assignee
Shenzhen Weitongbo Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Weitongbo Technology Co Ltd filed Critical Shenzhen Weitongbo Technology Co Ltd
Publication of CN111201533A publication Critical patent/CN111201533A/zh
Application granted granted Critical
Publication of CN111201533B publication Critical patent/CN111201533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
    • H04L9/0822—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) using key encryption key
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例涉及PUF装置和输出随机序列的方法，该PUF装置包括：至少一个PUF单元和至少一个处理单元，该至少一个PUF单元中第一PUF单元包括两个MOS管，该两个MOS管的两个源极连接相同的输入电压；该两个MOS管的两个栅极浮空；该两个MOS管的两个漏极分别与该至少一个处理单元中的第一处理单元连接，该第一处理单元用于：在该输入电压大于或者等于预设电压时，根据该两个MOS管的两个漏极输出的两个结果之间的差异，输出与该第一PUF单元对应的第一随机值。本申请实施例的该PUF装置结构简单，实现功能过程中无物理破坏，不易从装置端被破解。

Description

物理不可克隆函数PUF装置
技术领域
本申请涉及信息安全领域，尤其涉及物理不可克隆函数PUF装置。
背景技术
物理不可克隆函数(Physical Unclonable Functions，PUF)技术是利用半导体芯片的制造过程中不可控随机变异来获得独特的随机码的技术。此制造变异包括半导体的工艺变异。就算有精确的工艺步骤可以制造出半导体芯片，但是其中的工艺变异如薄膜厚度分布，微观缺陷分布，离子注入分布等随机因素几乎不可能被复制。因此，具有PUF技术的半导体芯片通常被运用于高安全防护的应用。
目前的PUF实现方式主要包括：非电子PUF，如光学PUF；模拟电路PUF，如涂层电容PUF；数字电路PUF，如基于静态随机存取存储器(Static Random-Access Memory，SRAM)的PUF等。其中非电子PUF与模拟电路PUF的实现方式较为复杂，与大规模数字电路集成较为不便，因此数字电路PUF的结构是目前集成电路领域较为热门的安全应用研究方向。
目前的基于数字电路的PUF实现方式主要集中在基于SRAM的PUF实现，以及基于传播延迟和基于一次可编程存储器(One Time Programmable，OTP)结构的PUF实现等，其中基于SRAM的PUF实现在应用过程中会产生一定的比特错误率，同时每一个SRAM单元电路较为复杂，无法做到很大容量，而基于OTP结构的PUF由于OTP本身的局限，容易从OTP的熔断状态中读取得到PUF的激励响应对(Challenge/Response Pairs，CRPs)，从而从器件本身破译PUF产生的安全密钥。
发明内容
本申请提供了一种PUF装置和输出随机序列的方法，该PUF装置结构简单，实现功能过程中无物理破坏，不易从该装置端被破解。
第一方面，提供了一种PUF装置，该PUF装置包括：至少一个PUF单元和至少一个处理单元，所述至少一个PUF单元中第一PUF单元包括两个金属氧化物半导体(metal oxidesemiconductor，MOS)管，所述两个MOS管包括第一MOS管和第二MOS管，所述第一PUF单元为所述至少一个PUF单元中的任意一个，所述第一MOS管的第一源极与所述第二MOS管的第二源极连接相同的输入电压；所述第一MOS管的第一栅极与所述第二MOS管的第二栅极浮空；所述第一MOS管的第一漏极以及所述第二MOS管的第二漏极与所述至少一个处理单元中的第一处理单元连接，所述第一处理单元用于：在所述输入电压的绝对值大于或者等于预设电压时，根据所述第一漏极输出的第一结果与所述第二漏极输出的第二结果之间的差异，输出与所述第一PUF单元对应的第一随机值。
因此，本申请实施例的PUF装置，包括至少一个PUF单元，每个PUF单元只需要两个MOS管，因此装置结构简洁，实现方式较为简单，为大容量PUF的实现提供可能，并且在制造过程中，可基于标准MOS工艺制造，无需新增额外制造工艺；在使用时，将该两个MOS管的栅极浮空，并将两个MOS管的源极连接相同的输入电压，剩余两个漏极加相同低电位，依靠电容耦合效应使得两个MOS管呈现不同的开启特性，从而实现PUF的功能，上述过程中，由于激励响应对产生过程中不会对装置产生物理性破坏，因此较难从装置本身读取激励响应对(CRPs)从而破译其产生的密钥。
结合第一方面，在第一方面的一种实现方式中，所述两个MOS管为仅存在加工差异的结构相同的MOS管。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述两个MOS管共用同一个源极。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述至少一个处理单元用于：输出与所述至少一个PUF单元对应的随机序列，所述随机序列包括与所述至少一个PUF单元一一对应的至少一个随机值。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述PUF装置还包括至少一个选通单元，所述至少一个选通单元中与所述第一PUF单元对应的第一选通单元用于控制所述第一PUF单元的状态。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述PUF装置还包括：至少一个控制单元，所述至少一个控制单元中的第一控制单元用于控制对应的所述第一选通单元的连通与断开，其中，所述第一选通单元连通时，所述第一PUF单元处于选通状态，所述第一选通单元断开时，所述第一PUF单元处于断开状态。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述第一选通单元为第三MOS管。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述至少一个PUF单元为n*m的PUF单元阵列，所述至少一个选通单元为n*m的第三MOS管阵列，每个第三MOS管的第三端与对应的PUF单元包括的两个MOS管的两个源极电连接，每列的n个第三MOS管的第一端电连接，每行的m个第三MOS管的第二端电连接，其中，第j列的第一端输入第一电压且第i行的第二端输入第二电压时，第i行第j列的第三MOS管连通，n和m为正整数，i＝1,2,……,n，j＝1,2,……,m。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述至少一个处理单元用于：控制所述n*m的第三MOS管阵列中的第三MOS管按照预设顺序依次连通，并输出所述随机序列，所述随机序列包括按照所述预设顺序排列的与n*m个PUF单元一一对应的n*m个随机值。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述第一端为所述第三MOS管的栅极，所述第二端为所述第三MOS管的源极或漏极；或，所述第一端为所述第三MOS管的源极或漏极，所述第二端为所述第三MOS管的栅极。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述第一处理单元包括比较器，所述比较器用于：比较所述第一结果和所述第二结果之间的差异，并输出所述第一随机值。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述至少一个PUF单元为n*m的PUF单元阵列，n和m为正整数，同一行或同一列的PUF单元连接同一比较器。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述比较器用于：若所述第一结果大于所述第二结果，输出所述第一随机值为第一数值；若所述第一结果小于所述第二结果，出书所述第一随机值为第二数值。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述处理单元还包括积分器，所述积分器用于：对所述第一结果和所述第二结果进行积分放大处理；所述比较器用于：比较积分放大处理后的第一结果和第二结果之间的差异，并输出所述第一随机值。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述至少一个PUF单元为n*m的PUF单元阵列，n和m为正整数，所述PUF单元阵列中每个PUF单元包括所述第一MOS管和所述第二MOS；同一列PUF单元中的n个第一MOS管的漏极连接第一积分器，同一列PUF单元中的n个第二MOS管的漏极连接第二积分器，所述第一积分器与所述第二积分器连接同一比较器；或，同一行PUF单元中的m个第一MOS管的漏极连接第一积分器，同一行PUF单元中的m个第二MOS管的漏极连接第二积分器，所述第一积分器与所述第二积分器连接同一比较器。
第二方面，提供了一种输出随机序列的方法，所述方法应用于物理不可克隆函数PUF装置中，所述PUF装置包括至少一个PUF单元，所述至少一个PUF单元中第一PUF单元包括两个MOS管，所述两个MOS管包括第一MOS管和第二MOS管，所述第一PUF单元为所述至少一个PUF单元中的任意一个，所述方法包括：向所述第一MOS管的第一源极与所述第二MOS管的第二源极同时输入相同的输入电压，所述第一MOS管的第一栅极与所述第二MOS管的第二栅极浮空；在所述输入电压的绝对值大于或者等于预设电压时，获取所述第一MOS管的第一漏极输出的第一结果以及所述第二MOS管的第二漏极输出的第二结果；根据所述第一结果与所述第二结果之间的差异，输出与所述第一PUF单元对应的第一随机值。
因此，本申请实施例的通过PUF装置输出随机序列的方法，应用于包括至少一个PUF单元的该PUF装置，每个PUF单元只需要两个MOS管，因此装置结构简洁，实现方式较为简单，为大容量PUF的实现提供可能，并且在制造过程中，可基于标准MOS工艺制造，无需新增额外制造工艺；在使用时，将该两个MOS管的栅极浮空，并将两个MOS管的源极连接相同的输入电压，剩余两个漏极加相同低电位，依靠电容耦合效应使得两个MOS管呈现不同的开启特性，从而实现PUF的功能，上述过程中，由于激励响应对产生过程中不会对装置产生物理性破坏，因此较难从装置本身读取激励响应对(CRPs)从而破译其产生的密钥。
结合第二方面，在第二方面的一种实现方式中，所述两个MOS管为仅存在加工差异的结构相同的MOS管。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述两个MOS管共用同一个源极。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述方法还包括：输出与所述至少一个PUF单元对应的随机序列，所述随机序列包括与所述至少一个PUF单元一一对应的至少一个随机值。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述PUF装置还包括至少一个选通单元，所述方法还包括：通过所述至少一个选通单元中与所述第一PUF单元对应的第一选通单元，控制所述第一PUF单元的状态。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述方法还包括：控制所述第一选通单元的连通与断开，其中，所述第一选通单元连通时，所述第一PUF单元处于选通状态，所述第一选通单元断开时，所述第一PUF单元处于断开状态。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述第一选通单元为第三MOS管。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述至少一个PUF单元为n*m的PUF单元阵列，所述至少一个选通单元为n*m的第三MOS管阵列，每个第三MOS管的第三端与对应的PUF单元包括的两个MOS管的两个源极电连接，每列的n个第三MOS管的第一端电连接，每行的m个第三MOS管的第二端电连接，其中，第j列的第一端输入第一电压且第i行的第二端输入第二电压时，第i行第j列的第三MOS管连通，n和m为正整数，i＝1,2,……,n，j＝1,2,……,m。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述第一端为所述第三MOS管的栅极，所述第二端为所述第三MOS管的源极或漏极；或，所述第一端为所述第三MOS管的源极或漏极，所述第二端为所述第三MOS管的栅极。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述PUF装置包括比较器，所述根据所述第一结果与所述第二结果之间的差异，输出与所述第一PUF单元对应的第一随机值，包括：通过所述比较器比较所述第一结果和所述第二结果之间的差异，并输出所述第一随机值。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述至少一个PUF单元为n*m的PUF单元阵列，n和m为正整数，同一行或同一列的PUF单元连接同一比较器。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述通过所述比较器比较所述第一结果和所述第二结果之间的差异，并输出所述第一随机值，包括：若所述第一结果大于所述第二结果，通过所述比较器输出所述第一随机值为第一数值；若所述第一结果小于所述第二结果，通过所述比较器输出所述第一随机值为第二数值。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述PUF装置还包括积分器，所述方法还包括：通过所述积分器对所述第一结果和所述第二结果进行积分放大处理；所述通过所述比较器比较所述第一结果和所述第二结果之间的差异，并输出所述第一随机值，包括：通过所述比较器比较积分放大后的第一结果和第二结果之间的差异，并输出所述第一随机值。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述至少一个PUF单元为n*m的PUF单元阵列，n和m为正整数，所述PUF单元阵列中每个PUF单元包括所述第一MOS管和所述第二MOS；同一列PUF单元中的n个第一MOS管的漏极连接第一积分器，同一列PUF单元中的n个第二MOS管的漏极连接第二积分器，所述第一积分器与所述第二积分器连接同一比较器；或，同一行PUF单元中的m个第一MOS管的漏极连接第一积分器，同一行PUF单元中的m个第二MOS管的漏极连接第二积分器，所述第一积分器与所述第二积分器连接同一比较器。
第三方面，提供了一种PUF结构，包括：两个MOS管，所述两个MOS管包括第一MOS管和第二MOS管，所述第一MOS管的第一源极与所述第二MOS管的第二源极连接相同的输入电压；所述第一MOS管的第一栅极与所述第二MOS管的第二栅极浮空；在所述输入电压的绝对值大于或者等于预设电压时，所述第一MOS管的第一漏极输出第一结果，所述第二MOS管的第二漏极输出第二结果，所述第一结果和所述第二结果用于确定所述PUF结构的随机值。
附图说明
图1是根据本申请实施例的PUF装置中的第一PUF单元和第一处理单元的示意图。
图2是根据本申请实施例的两个MOS管的剖视图。
图3是图2所示两个MOS管的俯视图。
图4是根据本申请实施例的PUF装置中第一PUF单元工作的示意图。
图5是由本申请实施例的PUF单元形成的阵列的示意图。
图6是根据本申请实施例的输出随机序列的方法的示意性流程图。
具体实施方式
下面将结合附图，对本申请实施例中的技术方案进行描述。
本申请实施例提出了一种PUF装置，该PUF装置可以包括至少一个PUF单元和至少一个处理单元，为了便于说明，这里以至少一个PUF单元中的第一PUF单元为例进行说明，该第一PUF单元为该至少一个PUF单元中任意一个PUF单元，对应的，以至少一个处理单元中与第一PUF单元对应的第一处理单元为例进行说明，其中，至少一个处理单元中的一个处理单元可以对应一个或多个PUF单元，本申请实施例并不限于此。
图1示出了根据本申请实施例的PUF装置中的第一PUF单元100和第一处理单元200的示意图。如图1所示，该第一PUF单元100包括两个MOS管，分别为第一MOS管110和第二MOS管120。具体地，第一MOS管110的第一栅极G1和第二MOS管120的第二栅极G2浮空；第一MOS管110的第一源极S1和第二MOS管120的第二源极S2连接相同的输入电压；第一MOS管110的第一漏极D1和第二MOS管120的第二漏极D2分别连接第一处理单元200。
其中，同时向第一MOS管110的第一源极S1和第二MOS管120的第二源极S2输入相同的输入电压，当该输入电压的绝对值大于或者等于预设电压时，第一MOS管110的第一漏极D1输出第一结果，第二MOS管120的第二漏极D2输出第二结果，该第一处理单元200对比第一结果和第二结果的差异，输出该第一PUF单元100对应的第一随机值。
应理解，该PUF装置包括的至少一个PUF单元中每个PUF单元都可以输出一个随机值，则通过该至少一个处理单元可以输出该PUF装置对应的随机序列，该随机序列包括与至少一个PUF单元一一对应的至少一个随机值。
在本申请实施例中，该第一PUF单元中的两个MOS管为结构完全相同的MOS管，该两个MOS管仅存在加工工艺上的差别。具体地，在该PUF装置中的第一PUF单元中，该两个MOS管的源极输入相同的输入电压，例如，对于两个N型MOS管，可以向其源极输入相同的正电压；再例如，对于两个P型MOS管，可以向其源极输入相同的负电压。另外，两个MOS管的栅极浮空，同时两个MOS管各自的漏极均接低电位或均接零电位，两个MOS管的衬底接地(零电位)。由于两个MOS管的栅极浮空，源极输入的相同的输入电压的绝对值大于或者等于预设电压值时，由于电容耦合作用，第一MOS管110和第二MOS管120会随机优先达到阈值电压而开启，也就是在两个MOS管各自的漏极可获得不同的输出结果。
利用两个MOS管在工艺上的不可控随机变异，如两个MOS管的栅极氧化层厚度均匀性或其它缺陷，或者多晶硅栅极晶界和掺杂等因素导致的功函数的不同，以及两个MOS管沟道掺杂分布的差异性等因素使得两个MOS管的开启特性具有不可预测的差异。由于这种差异，当两个MOS管的源极同时输入相同的能量时，例如同时输入的输入电压绝对值大于或者等于预设电压时，两个MOS管的输出的能量具有明显差异，同时此差异在集成电路制造完成后便确定且稳定存在，同时无法预先预测，即使利用相同工艺生产的产品，每次的产品的差异也不同且不可预测，因此包括该两个MOS管的PUF单元具有明显的PUF的特点，即具有至少一个PUF单元的PUF装置也具有明显的PUF的特点。同时该PUF装置结构简单，每个PUF单元的功能实现结构只包括两个MOS；且在工作过程中不存在对该装置在物理上的破坏，很难从装置端破译，安全性较高。因此，本申请的实施例可以被广泛应用于各种需要生成具有唯一性和不可复制性的ID情景以及高安全防护的领域，例如：射频识别(radio frequencyidentification，RFID)，物联网设备的身份授权和电子钥匙的生成等。
应理解，将第一MOS管110的第一源极S1和第二MOS管120的第二源极S2连接相同的输入电压，可以包括：使第一MOS管110的第一源极S1和第二MOS管120的第二源极S2共用同一个源极S，向该共用的源极S输入该输入电压。具体地，该第一PUF单元中的两个MOS管共用源极，在此共用源极下方有同时延伸到两个MOS栅极下方的与此共用极具有相同掺杂类型的掺杂区域。
下面仍然以至少一个PUF单元中的第一PUF单元为例，并以第一PUF单元中的第一MOS管110和第二MOS管120共用同一个源极为例进行说明。具体地，图2示出了根据本申请实施例的两个MOS管的剖视图，图3示出了图2所示的两个MOS管的俯视图，其中，该两个MOS管为相同的类型的MOS管，即不限定其为N型或P型MOS管，只要两个MOS管为同类型MOS管即可，这里以两个MOS管同为N型MOS管为例进行说明。
具体地，如图2和图3所示，可以通过标准IC工艺产生如图2和图3所示结构。其中，101为P型衬底，由于这里选用N型MOS管，则其衬底为P型衬底，该101衬底接地。103为两个MOS管的栅极氧化层。104为多晶硅栅极，该两个MOS管在工作时，栅极浮空。另外，对于图2和图3，存在位于图中每个栅极氧化层103和多晶硅栅极104两侧的三角形结构，例如，左侧的栅极氧化层103和多晶硅栅极104两侧各有一个该三角形结构，该三角形结构为该MOS管的侧墙结构(spacer)，可以用于防止热载流子效应等，本申请实施例并不限于此。
105为N型掺杂区，掺杂磷等N型掺杂元素，分别作为源极和漏极掺杂用，图2和图3中所示的左右两个部分的掺杂区105分别为第一MOS管和第二MOS关的两个漏极。图2和图3中的中间的掺杂区105以及102为两个MOS管的共用源极，其中102为共用源极下方延伸到两栅极下方的掺杂区域，与105采用相同掺杂类型，即在本实施例中选用N型掺杂，掺杂浓度低于105的掺杂浓度。其中102区域的掺杂分布情况可以通过对离子掺杂浓度，掺杂能量以及掺杂角度等参数的控制进行控制，其特征是掺杂区域分别延伸至两个MOS管栅极下方，从而保证电容耦合效应的实现。
应理解，本申请实施例中对102区域的分布范围不做硬性规定，只要延伸至MOS管栅极下方区域既可，例如对于102延伸至两个MOS管栅极下方区域的面积大小不作限定。由于工艺的特点，这样的两个MOS管结构无需额外精确控制各层对准工艺就可以保证该PUF单元的高度对称性。
本申请实施例中这种两个MOS管构成的PUF单元的制造方法可基于标准的集成电路工艺，其中除上述必要工艺外，其他具体工艺均可以基于现有的标准工艺，在此不再赘述。
应理解，在如图2和图3所示的第一PUF单元工作时，在共有源极端S处加一正电压，在两个MOS管的漏端D1与D2各自分别加相同的低电平(可同时加0电平)，由于电容耦合效应，左边的第一MOS管110与右边的第二MOS管120的栅极分别感应出高电平。而由于制造工艺的差别和波动，虽然两个MOS管由相同得工艺制造，具有相同的结构尺寸，相同的阈值电压设计，但是感应到的电平存在一定差异，让第一MOS管110和第二MOS管120开启状态存在一定差异，从而导致流过两个管子的电流或电荷总量存在差异。而这个差异是无法提前预测的，因此这个结构具有PUF的特征。
应理解，本申请实施例中的第一处理单元200还可以包括比较器，该比较器可以用于比较第一MOS管110的第一漏极D1输出的第一结果与第二MOS管120的第二漏极D2输出的第二结果之间的差异，从而输出该第一PUF单元对应的第一随机值。
可选地，本申请实施例中的第一处理单元200还可以包括积分器，该积分器可以用于对第一MOS管110的第一漏极D1输出的第一结果与第二MOS管120的第二漏极D2输出的第二结果进行积分放大处理，该第一处理单元200中的比较器比较放大处理之后的第一结果与第二结果之间的差异，输出该第一随机值。
本申请实施例中，第一结果和第二结果具有相同的参数，例如该第一结果和第二结果均可以包括以下参数中的至少一个：电压、电流和电荷量，但本申请实施例并不限于此。
具体地，图4示出了根据本申请实施例的PUF装置工作的示意图。如图4所示，这里以如图2和图3所示的第一PUF单元为例，对应的第一处理单元200包括比较器和积分器。具体地，在两个MOS管的共用源极S处加一脉冲电压或电流信号，第一漏极D1和第二漏极D2分别连接到具有相同结构的积分器1和积分器2。在一定的电压或电流周期内，例如该电压大于或者等于预设电压，或者电压大于或者等于预设电流，两个积分器对通过第一MOS管110和第二MOS管120的不同电荷量进行积分放大，使得积分器1与2的输出电压具有较大累计差异。之后再将两积分器的输出端连接到同一个比较器I1并对两输出电压进行比较，也就是向比较器输入第一MOS管110的第一漏极D1输出的第一结果以及第二MOS管120的第一漏极D2输出的第二结果，第一结果和第二结果为电压值，然后根据比较结果输出该第一PUF单元的第一随机值，由此便完成了一个PUF单元随机产生一位数据的过程。
其中，该第一随机值可以为0或1，例如，第一MOS管110输出的第一结果的电压值大于第二MOS管120的第二结果时，输出1；第一MOS管110输出的第一结果的电压值小于第二MOS管120的第二结果时，输出0。
上文中以PUF装置中的任意一个PUF单元为例进行说明，该PUF装置可以包括至少一个如上述所示的PUF单元，该PUF装置还可以包括至少一个处理单元，每个PUF单元通过对应的处理单元输出随机值。可选地，该PUF装置还可以包括至少一个选通单元，该至少一个选通单元可以与至少一个PUF单元一一对应，每个选通单元用于控制对应的PUF单元的状态。
具体地，以与第一PUF单元对应的第一选通单元为例，该第一选通单元用于控制第一PUF的状态，该第一选通单元连通时，该第一PUF单元处于选通状态，则该第一PUF单元输出对应的第一随机值；该第一选通单元断开时，该第一PUF单元处于断开状态，不输出对应的第一随机值。
因此，该PUF装置通过该至少一个选通单元控制该至少一个PUF单元按照预设顺序依次处于选通状态，例如，该PUF装置中还可以包括至少一个控制单元，通过该至少一个控制单元控制至少一个选通单元按照该预设顺序依次连通，即对应的PUF单元依次处于选通状态，则对应输出该PUF装置的随机序列，该随机序列中的随机值按照该预设顺序排列，与PUF单元一一对应。
应理解，该PUF装置包括的选通单元可以通过各种形式实现，例如该选通单元可以为开关，或者也可以为MOS管，例如与第一PUF单元对应的第一选通单元可以为第三MOS管，但本申请实施例并不限于此。
下面将结合图5，以该PUF装置包括多个PUF单元以及对应的多个选通单元为例进行说明。具体地，图5示出了根据本申请实施例的PUF装置的示意图，如图5所示，假设该PUF装置包括n*m的PUF单元阵列，以及对应的n*m的选通单元阵列，其中，每个选通单元为第三MOS管，n和m为正整数，且n和m不同时为1，例如如图5所示的n＝2和m＝3。另外，该PUF装置还包括至少一个控制单元，该至少一个控制单元可以用于控制每个选通单元的连通和断开，例如，图5以该PUF装置包括一个控制单元为例进行说明，该控制单元通过输出不同信号来控制每个选通单元的连通和断开；该PUF装置还包括至少一个处理单元，例如，该至少一个处理单元还可以包括积分器，例如图5中积分器1-6，该至少一个处理单元还可以包括比较器，例如图5中的3个比较器。
如图5所示，以左上角的一个单元结构M1为例，该M1包括第一PUF单元以及对应的第一选通单元，其中第一PUF单元为两个MOS管，即M1中左右两个MOS管，分别为第一MOS管110和第二MOS管120，该第一PUF单元可采用前述的第一PUF单元100；第一选通单元即M1中间的MOS管，即第三MOS管130。图5所示的n*m的PUF单元阵列中每个单元阵列的结构均与M1相同，在此不再赘述。
如图5所示，对于m列中的每一列包括的n个第三MOS管130，将该n个第三MOS管的第一端相互电连接，其中，该第一端可以为第三MOS管130的栅极、源极或漏极，例如，图5中的第一端为MOS管的栅极，即将每一列的n个第三MOS管130的栅极连接在一起，形成Dj端，j＝1,2,……,m，即图5中第一列的栅极连为D1端，第二列的栅极连为D2端，依次类推。
同样的，对于n行中的每一行中包括的m个第三MOS管130，将该m个第三MOS管130的第二端电连接，其中，第一端与第二端为不同端，若第一端为第三MOS管130的栅极，则该第二端为源极或漏极；若第一端为第三MOS管130的源极或漏极，则该第二端为栅极。例如，图5中的第二端为MOS管的漏极，即将每一行的m个第三MOS管130的漏极连接在一起，形成Vi端，i＝1,2,……,n，即图5中第一行的漏极连为V1端，第二行的漏极连为V2端，依次类推。
另外，对于每个第三MOS管130中除了第一端和第二端以外剩余的一端，例如可以称为第三端，这里以第一单元M1包括的第三MOS管的第三端为例进行说明，该第三端分别连接第一单元M1中包括第一MOS管110和第二MOS管120。具体地，该第三MOS管130的第三端分别连接所在的第一单元M1内第一MOS管110的第一源极和第二MOS管120的第二源极，以便于向该第一源极和第二源极输入相同的输入电压。
如图5所示的PUF装置工作时，可以通过包括的n*m个选通单元控制对应的PUF单元输出随机值。具体地，当该PUF装置需要输出第i行第j列的PUF单元对应的随机值时，通过控制单元140向Dj和Vi端施加脉冲电压或电流信号，例如通过PUF装置包括的控制单元140控制选通单元，控制单元140向Dj端输入第一电压并向Vi端输入第二电压，则第i行第j列的第三MOS管130连通，对应的第i行第j列的PUF单元选通，则可以输出其对应的随机值，例如，第i行第j列的PUF单元选通，与该PUF单元相连的两个积分器分别对该PUF单元的两个MOS的输出结果进行积分放大处理，例如两个积分器放大输出电压得到不同的电压值，再经过同一个比较器进行比较，进而输出一位数据，即该PUF单元对应的随机值。因此，通过选择不同行或不同列的不同PUF单元对应的选通单元，即可输出多个随机值，进而获得该PUF装置的随机序列。
可选地，PUF装置中每个PUF单元相连两个积分器，分别用于对该单元内的两个MOS管的输出结果进行积分放大处理，如图5所示，可以将同一列的PUF单元中每个PUF单元内的第一MOS管连接一个积分放大器，例如图5中的第一列的PUF单元中的第一MOS管均连接积分器J1；对应的，该同一列内每个PUF单元的第二MOS管连接另一个积分放大器，例如图5中的第一列的PUF单元中的第二MOS管均连接积分器J2；即每一列共用两个积分放大器，并且该两个积分放大器连接相同的比较器，例如图5中的第一列的PUF单元连接的积分器J1和积分器J2共同连接比较器C1，以便于该比较器对应输出比较结果，即输出对应数据。
可选地，还可以将每一行的PUF单元中的第一MOS管连接到一个相同的积分器，再将该行的PUF单元中的第二MOS管连接到另一个积分器，即每一行共用两个积分放大器，并且该两个积分放大器连接相同的比较器，则该比较器同样可以对应输出比较结果，即输出对应数据。
例如，如图5所示，以该PUF装置需要输出第1行第2列的PUF单元对应的随机值为例，即取i＝1，j＝2，则通过控制单元向D2端输入第一电压并向V1端输入第二电压，则第1行第2列的第三MOS管130连通，对应的第1行第2列的PUF单元选通，对应的积分器3和4可以将第1行第2列的PUF单元包括的左右两个MOS管的输出结果进行积分放大处理，例如对输出的电压进行积分方法处理后输入至中间的比较器，该比较器通过比较输出结果，从输出端C2输出该第1行第2列的PUF单元对应的随机值，例如可以输出随机值1或0。
因此，本申请实施例的PUF装置，包括至少一个PUF单元，每个PUF单元只需要两个MOS管，因此装置结构简洁，实现方式较为简单，为大容量PUF的实现提供可能，并且在制造过程中，可基于标准MOS工艺制造，无需新增额外制造工艺；在使用时，将该两个MOS管的栅极浮空，并将两个MOS管的源极连接相同的输入电压，剩余两个漏极加相同低电位，依靠电容耦合效应使得两个MOS管呈现不同的开启特性，从而实现PUF的功能，上述过程中，由于激励响应对产生过程中不会对装置产生物理性破坏，因此较难从装置本身读取激励响应对(CRPs)从而破译其产生的密钥。
图6示出了根据本申请实施例的输出随机序列的方法500的示意性流程图，该方法500可以由如图1至5所示的PUF装置执行，具体地，如图6所示，该方法500应用于PUF装置中，该PUF装置包括至少一个PUF单元，该至少一个PUF单元中第一PUF单元包括两个MOS管，该两个MOS管包括第一MOS管和第二MOS管，该第一PUF单元为该至少一个PUF单元中的任意一个。
该方法500包括：S510，向PUF装置的其中一个PUF单元的第一MOS管的第一源极与第二MOS管的第二源极同时输入相同的输入电压，该第一MOS管的第一栅极与该第二MOS管的第二栅极浮空；S520，在该输入电压的绝对值大于或者等于预设电压时，获取该第一MOS管的第一漏极输出的第一结果以及该第二MOS管的第二漏极输出的第二结果；S530，根据该第一结果与该第二结果之间的差异，输出与该第一PUF单元对应的第一随机值。
可选地，该两个MOS管为仅存在加工差异的结构相同的MOS管。
可选地，该两个MOS管共用同一个源极。
可选地，该方法还包括：输出与该至少一个PUF单元对应的随机序列，该随机序列包括与该至少一个PUF单元一一对应的至少一个随机值。
可选地，该PUF装置还包括至少一个选通单元，该方法还包括：通过该至少一个选通单元中与该第一PUF单元对应的第一选通单元，控制该第一PUF单元的状态。
可选地，该方法还包括：控制该第一选通单元的连通与断开，其中，该第一选通单元连通时，该第一PUF单元处于选通状态，该第一选通单元断开时，该第一PUF单元处于断开状态。
可选地，该第一选通单元为第三MOS管。
可选地，该至少一个PUF单元为n*m的PUF单元阵列，该至少一个选通单元为n*m的第三MOS管阵列，每个第三MOS管的第三端与对应的PUF单元包括的两个MOS管的两个源极电连接，每列的n个第三MOS管的第一端电连接，每行的m个第三MOS管的第二端电连接，其中，第j列的第一端输入第一电压且第i行的第二端输入第二电压时，第i行第j列的第三MOS管连通，n和m为正整数，i＝1,2,……,n，j＝1,2,……,m。
可选地，该第一端为该第三MOS管的栅极，该第二端为该第三MOS管的源极或漏极；或，该第一端为该第三MOS管的源极或漏极，该第二端为该第三MOS管的栅极。
可选地，该PUF装置包括比较器，该根据该第一结果与该第二结果之间的差异，输出与该第一PUF单元对应的第一随机值，包括：通过该比较器比较该第一结果和该第二结果之间的差异，并输出该第一随机值。
可选地，该至少一个PUF单元为n*m的PUF单元阵列，n和m为正整数，同一行或同一列的PUF单元连接同一比较器。
可选地，该至少一个PUF单元为n*m的PUF单元阵列，n和m为正整数，该PUF单元阵列中每个PUF单元包括该第一MOS管和该第二MOS；同一列PUF单元中的n个第一MOS管的漏极连接第一积分器，同一列PUF单元中的n个第二MOS管的漏极连接第二积分器，该第一积分器与该第二积分器连接同一比较器；或，同一行PUF单元中的m个第一MOS管的漏极连接第一积分器，同一行PUF单元中的m个第二MOS管的漏极连接第二积分器，该第一积分器与该第二积分器连接同一比较器。
可选地，该通过该比较器比较该第一结果和该第二结果之间的差异，并输出该第一随机值，包括：若该第一结果大于该第二结果，通过该比较器输出该第一随机值为第一数值；若该第一结果小于该第二结果，通过该比较器输出该第一随机值为第二数值。
可选地，该PUF装置还包括积分器，该方法还包括：通过该积分器对该第一结果和该第二结果进行积分放大处理；该通过该比较器比较该第一结果和该第二结果之间的差异，并输出该第一随机值，包括：通过该比较器比较积分放大后的第一结果和第二结果之间的差异，并输出该第一随机值。
因此，本申请实施例的通过PUF装置输出随机序列的方法，应用于包括至少一个PUF单元的该PUF装置，每个PUF单元只需要两个MOS管，因此装置结构简洁，实现方式较为简单，为大容量PUF的实现提供可能，并且在制造过程中，可基于标准MOS工艺制造，无需新增额外制造工艺；在使用时，将该两个MOS管的栅极浮空，并将两个MOS管的源极连接相同的输入电压，剩余两个漏极加相同低电位，依靠电容耦合效应使得两个MOS管呈现不同的开启特性，从而实现PUF的功能，上述过程中，由于激励响应对产生过程中不会对装置产生物理性破坏，因此较难从装置本身读取激励响应对(CRPs)从而破译其产生的密钥。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (29)

1.一种物理不可克隆函数PUF装置，其特征在于，包括：
至少一个处理单元；和
至少一个PUF单元，所述至少一个PUF单元中的第一PUF单元包括：
第一MOS管，包括第一源极、第一栅极和第一漏极；和
第二MOS管，包括第二源极、第二栅极和第二漏极，
所述第一源极与所述第二源极连接相同的输入电压，
所述第一栅极与所述第二栅极浮空，
所述第一漏极以及所述第二漏极与所述至少一个处理单元中的第一处理单元连接，其中，所述第一处理单元用于：
在所述输入电压的绝对值大于或者等于预设电压时，根据所述第一漏极输出的第一结果与所述第二漏极输出的第二结果之间的差异，输出与所述第一PUF单元对应的第一随机值。
2.根据权利要求1所述的PUF装置，其特征在于，所述第一MOS管和第二MOS管为仅存在加工差异的结构相同的MOS管。
3.根据权利要求1或2所述的PUF装置，其特征在于，所述第一MOS管和第二MOS管共用同一个源极。
4.根据权利要求1所述的PUF装置，其特征在于，所述至少一个处理单元用于：
输出与所述至少一个PUF单元对应的随机序列，所述随机序列包括与所述至少一个PUF单元一一对应的至少一个随机值。
5.根据权利要求1所述的PUF装置，其特征在于，所述PUF装置还包括至少一个选通单元，
所述至少一个选通单元中与所述第一PUF单元对应的第一选通单元用于控制所述第一PUF单元的状态。
6.根据权利要求5所述的PUF装置，其特征在于，所述PUF装置还包括：至少一个控制单元，
所述至少一个控制单元中的第一控制单元用于控制对应的所述第一选通单元的连通与断开，其中，所述第一选通单元连通时，所述第一PUF单元处于选通状态，所述第一选通单元断开时，所述第一PUF单元处于断开状态。
7.根据权利要求5或6所述的PUF装置，其特征在于，所述第一选通单元为第三MOS管。
8.根据权利要求7所述的PUF装置，其特征在于，所述至少一个PUF单元为n*m的PUF单元阵列，所述至少一个选通单元为n*m的第三MOS管阵列，
每列的n个第三MOS管的第一端电连接，每行的m个第三MOS管的第二端电连接，每个第三MOS管的第三端与对应的PUF单元包括的两个MOS管的两个源极电连接，其中，第j列的第一端输入第一电压且第i行的第二端输入第二电压时，第i行第j列的第三MOS管连通，n和m为正整数，i＝1,2,……,n，j＝1,2,……,m。
9.根据权利要求8所述的PUF装置，其特征在于，所述第一端为所述第三MOS管的栅极，所述第二端为所述第三MOS管的源极或漏极；或
所述第一端为所述第三MOS管的源极或漏极，所述第二端为所述第三MOS管的栅极。
10.根据权利要求1所述的PUF装置，其特征在于，所述第一处理单元包括比较器，
所述比较器用于：比较所述第一结果和所述第二结果之间的差异，并输出所述第一随机值。
11.根据权利要求10所述的PUF装置，其特征在于，所述至少一个PUF单元为n*m的PUF单元阵列，n和m为正整数，同一行或同一列的PUF单元连接同一比较器。
12.根据权利要求10或11所述的PUF装置，其特征在于，所述比较器用于：
若所述第一结果大于所述第二结果，输出所述第一随机值为第一数值；
若所述第一结果小于所述第二结果，输出所述第一随机值为第二数值。
13.根据权利要求10所述的PUF装置，其特征在于，所述第一处理单元还包括积分器，
所述积分器用于：对所述第一结果和所述第二结果进行积分放大处理；
所述比较器用于：比较积分放大处理后的第一结果和第二结果之间的差异，并输出所述第一随机值。
14.根据权利要求13所述的PUF装置，其特征在于，所述至少一个PUF单元为n*m的PUF单元阵列，n和m为正整数，所述PUF单元阵列中每个PUF单元包括所述第一MOS管和所述第二MOS管；
同一列PUF单元中的n个第一MOS管的漏极连接第一积分器，同一列PUF单元中的n个第二MOS管的漏极连接第二积分器，所述第一积分器与所述第二积分器连接同一比较器；或
同一行PUF单元中的m个第一MOS管的漏极连接第一积分器，同一行PUF单元中的m个第二MOS管的漏极连接第二积分器，所述第一积分器与所述第二积分器连接同一比较器。
15.一种输出随机序列的方法，其特征在于，所述方法应用于物理不可克隆函数PUF装置中，所述PUF装置包括至少一个PUF单元，所述至少一个PUF单元中第一PUF单元包括第一MOS管和第二MOS管，所述第一MOS管包括第一源极、第一栅极和第一漏极；所述第二MOS管包括第二源极、第二栅极和第二漏极，所述方法包括：
向所述第一源极与所述第二源极同时输入相同的输入电压，所述第一栅极与所述第二栅极浮空；
在所述输入电压的绝对值大于或者等于预设电压时，获取所述第一漏极输出的第一结果以及所述第二漏极输出的第二结果；
根据所述第一结果与所述第二结果之间的差异，输出与所述第一PUF单元对应的第一随机值。
16.根据权利要求15所述的方法，其特征在于，所述第一MOS管和所述第二MOS管为仅存在加工差异的结构相同的MOS管。
17.根据权利要求15或16所述的方法，其特征在于，所述第一MOS管和所述第二MOS管共用同一个源极。
18.根据权利要求15所述的方法，其特征在于，所述方法还包括：
输出与所述至少一个PUF单元对应的随机序列，所述随机序列包括与所述至少一个PUF单元一一对应的至少一个随机值。
19.根据权利要求15所述的方法，其特征在于，所述PUF装置还包括至少一个选通单元，所述方法还包括：
通过所述至少一个选通单元中与所述第一PUF单元对应的第一选通单元，控制所述第一PUF单元的状态。
20.根据权利要求19所述的方法，其特征在于，所述方法还包括：
控制所述第一选通单元的连通与断开，其中，所述第一选通单元连通时，所述第一PUF单元处于选通状态，所述第一选通单元断开时，所述第一PUF单元处于断开状态。
21.根据权利要求19或20所述的方法，其特征在于，所述第一选通单元为第三MOS管。
22.根据权利要求21所述的方法，其特征在于，所述至少一个PUF单元为n*m的PUF单元阵列，所述至少一个选通单元为n*m的第三MOS管阵列，
每列的n个第三MOS管的第一端电连接，每行的m个第三MOS管的第二端电连接，每个第三MOS管的第三端与对应的PUF单元包括的两个MOS管的两个源极电连接，其中，第j列的第一端输入第一电压且第i行的第二端输入第二电压时，第i行第j列的第三MOS管连通，n和m为正整数，i＝1,2,……,n，j＝1,2,……,m。
23.根据权利要求22所述的方法，其特征在于，所述第一端为所述第三MOS管的栅极，所述第二端为所述第三MOS管的源极或漏极；或
所述第一端为所述第三MOS管的源极或漏极，所述第二端为所述第三MOS管的栅极。
24.根据权利要求15所述的方法，其特征在于，所述PUF装置包括比较器，
所述根据所述第一结果与所述第二结果之间的差异，输出与所述第一PUF单元对应的第一随机值，包括：
通过所述比较器比较所述第一结果和所述第二结果之间的差异，并输出所述第一随机值。
25.根据权利要求24所述的方法，其特征在于，所述至少一个PUF单元为n*m的PUF单元阵列，n和m为正整数，同一行或同一列的PUF单元连接同一比较器。
26.根据权利要求24或25所述的方法，其特征在于，所述通过所述比较器比较所述第一结果和所述第二结果之间的差异，并输出所述第一随机值，包括：
若所述第一结果大于所述第二结果，通过所述比较器输出所述第一随机值为第一数值；
若所述第一结果小于所述第二结果，通过所述比较器输出所述第一随机值为第二数值。
27.根据权利要求24所述的方法，其特征在于，所述PUF装置还包括积分器，所述方法还包括：
通过所述积分器对所述第一结果和所述第二结果进行积分放大处理；
所述通过所述比较器比较所述第一结果和所述第二结果之间的差异，并输出所述第一随机值，包括：
通过所述比较器比较积分放大后的第一结果和第二结果之间的差异，并输出所述第一随机值。
28.根据权利要求27所述的方法，其特征在于，所述至少一个PUF单元为n*m的PUF单元阵列，n和m为正整数，所述PUF单元阵列中每个PUF单元包括所述第一MOS管和所述第二MOS管；
同一列PUF单元中的n个第一MOS管的漏极连接第一积分器，同一列PUF单元中的n个第二MOS管的漏极连接第二积分器，所述第一积分器与所述第二积分器连接同一比较器；或
同一行PUF单元中的m个第一MOS管的漏极连接第一积分器，同一行PUF单元中的m个第二MOS管的漏极连接第二积分器，所述第一积分器与所述第二积分器连接同一比较器。
29.一种物理不可克隆函数PUF结构，其特征在于，包括：第一MOS管和第二MOS管，
所述第一MOS管包括第一源极、第一栅极和第一漏极；
所述第二MOS管包括第二源极、第二栅极和第二漏极，
所述第一源极与所述第二源极连接相同的输入电压；
所述第一栅极与所述第二栅极浮空；
在所述输入电压的绝对值大于或者等于预设电压时，所述第一漏极输出第一结果，所述第二漏极输出第二结果，
所述第一结果和所述第二结果用于确定所述PUF结构的随机值。
CN201880001101.7A 2018-08-10 2018-08-10 物理不可克隆函数puf装置 Active CN111201533B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/100023 WO2020029267A1 (zh) 2018-08-10 2018-08-10 物理不可克隆函数puf装置

Publications (2)

Publication Number Publication Date
CN111201533A CN111201533A (zh) 2020-05-26
CN111201533B true CN111201533B (zh) 2023-06-23

Family

ID=69413743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880001101.7A Active CN111201533B (zh) 2018-08-10 2018-08-10 物理不可克隆函数puf装置

Country Status (4)

Country Link
US (1) US10615795B2 (zh)
EP (1) EP3680800B1 (zh)
CN (1) CN111201533B (zh)
WO (1) WO2020029267A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200213139A1 (en) * 2018-12-28 2020-07-02 Microchip Technology Incorporated Classifying comparators based on comparator offsets
CN113129985B (zh) * 2021-03-29 2024-05-03 深圳市国微电子有限公司 一种物理不可克隆单元及读取电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105245220A (zh) * 2015-09-25 2016-01-13 深圳大学 一种物理不可克隆芯片电路
CN105932996A (zh) * 2016-04-18 2016-09-07 宁波大学 一种电阻分压型dac-puf电路
CN107368755A (zh) * 2017-06-07 2017-11-21 中国电子产品可靠性与环境试验研究所 电路及其安全架构设计方法、装置、设备及存储介质
CN107766750A (zh) * 2017-11-22 2018-03-06 河海大学常州校区 一种基于阈值电压基准的puf电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8619979B2 (en) * 2010-06-25 2013-12-31 International Business Machines Corporation Physically unclonable function implemented through threshold voltage comparison
CN102880840B (zh) * 2012-09-25 2015-05-20 宁波大学 一种用于防御攻击的电流型物理不可克隆函数电路
US10032521B2 (en) * 2016-01-08 2018-07-24 Synopsys, Inc. PUF value generation using an anti-fuse memory array
US9613714B1 (en) 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
CN105676942B (zh) * 2016-03-08 2017-02-08 宁波大学 一种偏差信号产生电路及多端口可配置puf电路
JP2018113415A (ja) * 2017-01-13 2018-07-19 ルネサスエレクトロニクス株式会社 半導体装置
US9966954B1 (en) * 2017-02-03 2018-05-08 The Regents Of The University Of Michigan Physically unclonable function design
EP3454318B1 (en) * 2017-09-12 2022-05-11 eMemory Technology Inc. Security system with entropy bits generated by a puf
KR101989149B1 (ko) * 2018-02-09 2019-06-13 성균관대학교산학협력단 PUF(Physically Unclonable Function) 셀 재조합 방법 및 장치와, PUF 회로
US10811073B2 (en) * 2018-04-25 2020-10-20 Birad—Research & Development Company Ltd. Dynamic memory physical unclonable function

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105245220A (zh) * 2015-09-25 2016-01-13 深圳大学 一种物理不可克隆芯片电路
CN105932996A (zh) * 2016-04-18 2016-09-07 宁波大学 一种电阻分压型dac-puf电路
CN107368755A (zh) * 2017-06-07 2017-11-21 中国电子产品可靠性与环境试验研究所 电路及其安全架构设计方法、装置、设备及存储介质
CN107766750A (zh) * 2017-11-22 2018-03-06 河海大学常州校区 一种基于阈值电压基准的puf电路

Also Published As

Publication number Publication date
US20200059234A1 (en) 2020-02-20
WO2020029267A1 (zh) 2020-02-13
EP3680800B1 (en) 2021-10-27
US10615795B2 (en) 2020-04-07
EP3680800A4 (en) 2020-12-09
EP3680800A1 (en) 2020-07-15
CN111201533A (zh) 2020-05-26

Similar Documents

Publication Publication Date Title
EP3270539B1 (en) Breakdown-based physical unclonable function
CN109493898B (zh) 物理不可克隆函数单元
EP3133603B1 (en) Code generating apparatus and one time programming block
US8749265B2 (en) Semiconductor chip and method for generating digital value using process variation
US10659238B2 (en) Multi-port PUF circuit based on MOSFET current division deviations
CN107918742A (zh) 基于静态随机存取存储器的认证电路
US20190097632A1 (en) Current-mode puf circuit based on reference current source
CN108694336B (zh) 一种基于电流比较器的低码率低能耗物理不可克隆技术
CN111201533B (zh) 物理不可克隆函数puf装置
WO2020014859A1 (zh) 反熔丝、反熔丝的制造方法以及存储装置
CN108733350B (zh) 随机数生成装置及其控制方法
US20220164433A1 (en) Device identification with quantum tunnelling currents
WO2002101928A1 (fr) Selecteur non volatil et dispositif de circuit integre
CN106919216A (zh) 一种基于Cascode电流镜结构的物理不可克隆电路
Shifman et al. An SRAM PUF with 2 independent bits/cell in 65nm
KR102071937B1 (ko) 식별키 생성장치 및 식별키 생성방법
TWI625733B (zh) 產生積體電路固有資訊的裝置及方法
KR102212513B1 (ko) PUF(physically unclonable function) 회로 및 PUF 셀을 이용한 사용자 인증 용 개인 키 생성 방법
Wang et al. A novel complementary architecture of one-time-programmable memory and its applications as physical unclonable function (PUF) and one-time password
US10630493B2 (en) Physical unclonable functions related to inverter trip points
US20180261262A1 (en) Device and method for generating inherent information of integrated circuits for authentication purpose
GB2573308A (en) Near-zero leakage switching circuit
US10999083B2 (en) Detecting unreliable bits in transistor circuitry
Liu et al. Design and optimization of a strong PUF exploiting sneak paths in resistive cross-point array
US10652032B2 (en) Device signature generation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant