CN102880840B - 一种用于防御攻击的电流型物理不可克隆函数电路 - Google Patents

Abstract

本发明公开了一种用于防御攻击的电流型物理不可克隆函数电路，包括用于控制提取基于工艺参数偏差的随机电流的电流提取控制模块和至少一个密钥输出模块，密钥输出模块包括用于产生随机电流的电流源单元和用于比较随机电流的大小并产生唯一的输出响应结果的比较单元，电流提取控制模块接入使能信号和互补使能信号，电流提取控制模块输出电流控制信号和电流使能信号，每个密钥输出模块中的电流源单元均接入电流控制信号和电流使能信号，每个密钥输出模块中的比较单元均接入互补使能信号；优点是保证在具有正确的逻辑功能的前提下，具有良好的随机性和稳定性。

Description

一种用于防御攻击的电流型物理不可克隆函数电路

技术领域

本发明涉及一种芯片密钥产生电路，尤其是涉及一种用于防御攻击的电流型物理不可克隆函数电路。

背景技术

随着超大规模集成电路和通信技术的发展，信息安全技术在日常生活中的应用越来越广泛，数据的安全性也越来越受到人们的重视。传统保护信息的方法是通过密码芯片对数据进行加密，进而有效地实现用户的身份验证、密钥存储等。而新型攻击技术的发展，如差分功耗攻击(Differential Power Analysis，DPA)等，已经对密码芯片的安全性构成极大威胁。虽然已提出多种防御方法，但其效果不是很理想。近年来提出的物理不可克隆函数(Physical Unclonable Functions，PUF)电路，通过提取集成电路在制造过程中必然引入的工艺参数偏差，产生唯一的、不可预测的密钥输出方法，可以有效地防御各种攻击，引起了学者的关注。物理不可克隆函数电路最主要特点是输出响应具有唯一性和不可克隆性。输出响应的唯一性是指物理不可克隆函数电路对于输入的每一个激励信号都有唯一的输出响应；不可克隆性是指物理不可克隆函数电路的输出响应由工艺参数偏差决定，即使攻击者知道物理不可克隆函数电路结构，也难以克隆出工作特性完全相同的输出响应。因此，在麻省理工大学Gassend等提出硅物理不可克隆函数概念以后，不同类型的物理不可克隆函数电路相继被提出，主要有基于延迟的物理不可克隆函数电路和基于存储器的物理不可克隆函数电路等。这些电路主要为电压型物理不可克隆函数电路。

稳定性作为物理不可克隆函数电路最重要性能指标之一，它不仅影响电路的工作性能，还决定电路的安全性。影响物理不可克隆函数电路稳定性的主要因素为环境偏差，包括工作电压、温度和外部噪声等等。由于电压型物理不可克隆函数电路对环境偏差敏感性强，电路的输出响应稳定性差。相比于电压型物理不可克隆函数电路，电流型物理不可克隆函数电路对环境偏差的鲁棒性高，对工艺参数偏差敏感性强，电路的输出响应更稳定。鉴此，研究一种用于防御攻击的电流型物理不可克隆函数电路具有现实意义。

发明内容

本发明所要解决的技术问题是提供一种在保证具有正确的逻辑功能的前提下，具有良好的随机性和稳定性的用于防御攻击的电流型物理不可克隆函数电路。

本发明解决上述技术问题所采用的技术方案为：一种用于防御攻击的电流型物理不可克隆函数电路，包括用于控制提取基于工艺参数偏差的随机电流的电流提取控制模块和至少一个密钥输出模块，所述的密钥输出模块包括用于产生随机电流的电流源单元和用于比较随机电流的大小并产生唯一的输出响应结果的比较单元，所述的电流提取控制模块接入使能信号和互补使能信号，所述的电流提取控制模块输出电流控制信号和电流使能信号，每个密钥输出模块中的电流源单元均接入所述的电流控制信号和所述的电流使能信号，每个密钥输出模块中的比较单元均接入所述的互补使能信号。

每个密钥输出模块中的电流源单元由第一NMOS管和第二NMOS管组成，所述的第一NMOS管的栅极和所述的第二NMOS管的栅极连接且其连接端为所述的密钥输出模块的电流控制信号输入端，接入所述的电流控制信号，所述的第一NMOS管的源极和所述的第二NMOS管的源极连接且其连接端为所述的密钥输出模块的电流使能信号输入端，接入所述的电流使能信号，每个密钥输出模块中的比较单元由第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管组成，所述的第一PMOS管的栅极和所述的第四PMOS管的栅极连接且其连接端为所述的密钥输出模块的互补使能信号输入端，接入所述的互补使能信号，所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三PMOS管的源极和所述的第四PMOS管的源极连接且其连接端接入电源，所述的第一PMOS管的漏极、所述的第二PMOS管的漏极、所述的第三PMOS管的栅极、所述的第三NMOS管的漏极和所述的第四NMOS管的栅极连接且其连接端为所述的密钥输出模块的信号输出端，所述的第二PMOS管的栅极、所述的第三PMOS管的漏极、所述的第四PMOS管的漏极、所述的第三NMOS管的栅极和所述的第四NMOS管的漏极连接且其连接端为所述的密钥输出模块的互补信号输出端，所述的第三NMOS管的源极与所述的第一NMOS管的漏极连接，所述的第四NMOS管的源极与所述的第二NMOS管的漏极连接。

所述的电流提取控制模块为电流镜基准电路。

所述的电流提取控制模块由第五PMOS管、第五NMOS管和第六NMOS管组成，所述的第五PMOS管的源极接入电源，所述的第五PMOS管的栅极为所述的电流提取控制模块的使能信号输入端，接入所述的使能信号，所述的第五PMOS管的漏极、所述的第五NMOS管的漏极和所述的第五NMOS管的栅极连接且其连接端为所述的电流提取控制模块的电流控制信号输出端，输出所述的电流控制信号，所述的第五NMOS管的源极和所述的第六NMOS管的漏极连接且其连接端为所述的电流提取控制模块的电流使能信号输出端，输出所述的电流使能信号，所述的第六NMOS管的栅极为所述的电流提取控制模块的互补使能信号输入端，接入所述的互补使能信号，所述的第六NMOS管的源极接地。

与现有技术相比，本发明的优点在于通过电流提取控制模块控制电流源单元提取基于工艺参数偏差的随机电流，通过密钥输出模块中的比较单元比较随机电流的大小并产生唯一的输出响应，实现了用于防御攻击的电流型物理不可克隆函数电路的密钥输出，密钥的位数和密钥输出模块的数量相对应，保证在具有正确的逻辑功能的前提下，具有良好的随机性和稳定性。

附图说明

图1为本发明的电路原理图；

图2（a）为本发明的密钥输出模块的电路图；

图2（b）为本发明的密钥输出模块的符号图；

图3（a）为本发明的电流提取控制模块的电路图；

图3（b）为本发明的电流提取控制模块的符号图；

图4为实施例的一位电流型物理不可克隆函数电路的电路图；

图5（a）为实施例中第一NMOS管的沟道宽长比大于第二NMOS管的沟道宽长比时输出的响应结果；

图5（b）为实施例中第一NMOS管的沟道宽长比小于第二NMOS管的沟道宽长比时输出的响应结果；

图6（a）为实施例在电压为1.32V和温度为-40℃的仿真曲线图；

图6（b）为实施例在电压为1.08V和温度为120℃的仿真曲线图；

图6（c）为实施例在电压为1.2V和温度为0℃的仿真曲线图；

图6（d）为实施例在电压为1.2V和温度为25℃的仿真曲线图；

图6（e）为实施例在电压为1.2V和温度为-40℃的仿真曲线图；

图6（f）为实施例在电压为1.2V和温度为120℃的仿真曲线图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

如图1所示，一种用于防御攻击的电流型物理不可克隆函数电路，包括用于控制提取基于工艺参数偏差的随机电流的电流提取控制模块和至少一个密钥输出模块，密钥输出模块包括用于产生随机电流的电流源单元和用于比较随机电流的大小并产生唯一的输出响应结果的比较单元，电流提取控制模块接入使能信号en和互补使能信号电流提取控制模块输出电流控制信号ic和电流使能信号ie，每个密钥输出模块中的电流源单元均接入电流控制信号ic和电流使能信号ie，每个密钥输出模块中的比较单元均接入互补使能信号

如图2（a）所示，每个密钥输出模块中的电流源单元由第一NMOS管N₁和第二NMOS管N₂组成，第一NMOS管N₁的栅极和第二NMOS管N₂的栅极连接且其连接端为密钥输出模块的电流控制信号输入端，接入电流控制信号ic，第一NMOS管N₁的源极和第二NMOS管N₂的源极连接且其连接端为密钥输出模块的电流使能信号输入端，接入电流使能信号ie，每个密钥输出模块中的比较单元由第三NMOS管N₃、第四NMOS管N₄、第一PMOS管P₁、第二PMOS管P₂、第三PMOS管P₃和第四PMOS管P₄组成，第一PMOS管P₁的栅极和第四PMOS管P₄的栅极连接且其连接端为密钥输出模块的互补使能信号输入端，接入互补使能信号第一PMOS管P₁的源极、第二PMOS管P₂的源极、第三PMOS管P₃的源极和第四PMOS管P₄的源极连接且其连接端接入电源V_dd，第一PMOS管P₁的漏极、第二PMOS管P₂的漏极、第三PMOS管P₃的栅极、第三NMOS管N₃的漏极和第四NMOS管N₄的栅极连接且其连接端为密钥输出模块的信号输出端，输出该密钥输出模块的响应结果out，第二PMOS管P₂的栅极、第三PMOS管P₃的漏极、第四PMOS管P₄的漏极、第三NMOS管N₃的栅极和第四NMOS管N₄的漏极连接且其连接端为密钥输出模块的互补信号输出端，输出该密钥输出模块的互补响应结果第三NMOS管N₃的源极与第一NMOS管N₁的漏极连接，第四NMOS管N₄的源极与第二NMOS管N₂的漏极连接。密钥输出模块的符号图如图2（b）所示。

如图3（a）所示，电流提取控制模块为电流镜基准电路。电流提取控制模块由第五PMOS管P₅、第五NMOS管N₅和第六NMOS管N₆组成，第五PMOS管P₅的源极接入电源V_dd，第五PMOS管P₅的栅极为电流提取控制模块的使能信号输入端，接入使能信号en，第五PMOS管P₅的漏极、第五NMOS管N₅的漏极和第五NMOS管N₅的栅极连接且其连接端为电流提取控制模块的电流控制信号输出端，输出电流控制信号ic，第五NMOS管N₅的源极和第六NMOS管N₆的漏极连接且其连接端为电流提取控制模块的电流使能信号输出端，输出电流使能信号ie，第六NMOS管N₆的栅极为电流提取控制模块的互补使能信号输入端，接入互补使能信号第六NMOS管N₆的源极接地。电流提取控制模块的符号图如图3（b）所示。

本发明中，在电流提取控制模块中，当输入使能信号en为低电平，互补使能信号为高电平时，电流控制信号ic为高电平，电流使能信号ie为低电平；当输入使能信号en为高电平，互补使能信号为低电平时，ic和ie保持初始状态。在密钥输出模块工作前，先通过互补使能信号对密钥输出模块中的比较单元进行预充电；当电流控制信号ic为高电平，电流使能信号ie为低电平，互补使能信号为高电平时，比较单元比较电流源单元输出的两路电流I₀和I₁大小并输出响应结果out和互补响应结果当电流控制信号ic和电流使能信号ie为其它状态时，比较单元输出的响应结果out和互补响应结果都为高电平。

实施例：当本发明中密钥输出模块的数量为一个时，我们可以得到的一位电流型物理不可克隆函数电路。

如图4所示，一位电流型物理不可克隆函数电路包括电流提取控制模块和一个密钥输出模块。密钥输出模块中的电流源单元由第一NMOS管N₁和第二NMOS管N₂组成，第一NMOS管N₁的栅极和第二NMOS管N₂的栅极连接且其连接端为密钥输出模块的电流控制信号输入端，接入电流控制信号ic，第一NMOS管N₁的源极和第二NMOS管N₂的源极连接且其连接端为密钥输出模块的电流使能信号输入端，接入电流使能信号ie，每个密钥输出模块中的比较单元由第三NMOS管N₃、第四NMOS管N₄、第一PMOS管P₁、第二PMOS管P₂、第三PMOS管P₃和第四PMOS管P₄组成，第一PMOS管P₁的栅极和第四PMOS管P₄的栅极连接且其连接端为密钥输出模块的互补使能信号输入端，接入互补使能信号第一PMOS管P₁的源极、第二PMOS管P₂的源极、第三PMOS管P₃的源极和第四PMOS管P₄的源极连接且其连接端接入电源V_dd，第一PMOS管P₁的漏极、第二PMOS管P₂的漏极、第三PMOS管P₃的栅极、第三NMOS管N₃的漏极和第四NMOS管N₄的栅极连接且其连接端为密钥输出模块的信号输出端，输出该密钥输出模块的响应结果out，第二PMOS管P₂的栅极、第三PMOS管P₃的漏极、第四PMOS管P₄的漏极、第三NMOS管N₃的栅极和第四NMOS管N₄的漏极连接且其连接端为密钥输出模块的互补信号输出端，输出该密钥输出模块的互补响应结果第三NMOS管N₃的源极与第一NMOS管N₁的漏极连接，第四NMOS管N₄的源极与第二NMOS管N₂的漏极连接。电流提取控制模块为电流镜基准电路。电流提取控制模块由第五PMOS管P₅、第五NMOS管N₅和第六NMOS管N₆组成，第五PMOS管P₅的源极接入电源V_dd，第五PMOS管P₅的栅极为电流提取控制模块的使能信号输入端，接入使能信号en，第五PMOS管P₅的漏极、第五NMOS管N₅的漏极和第五NMOS管N₅的栅极连接且其连接端为电流提取控制模块的电流控制信号输出端，输出电流控制信号ic，第五NMOS管N₅的源极和第六NMOS管N₆的漏极连接且其连接端为电流提取控制模块的电流使能信号输出端，输出电流使能信号ie，第六NMOS管N₆的栅极为电流提取控制模块的互补使能信号输入端，接入互补使能信号第六NMOS管N₆的源极接地。

一位电流型物理不可克隆函数电路的工作过程可分为预充电和求值两个阶段。

预充电阶段：当使能信号en为高电平，互补使能信号为低电平时，一位电流型物理不可克隆函数电路处于预充电阶段。此时第一PMOS管P₁和第四PMOS管P₄导通，输出的响应结果out和互补响应结果被充电至高电平，进而密钥输出模块的内部节点x、y、B、C全部为高电平。由于使能信号en为高电平，第五PMOS管P₅截止，节点A处于悬空状态（高电平或低电平）。当节点A为高电平时，电流控制信号ic为高电平，第五NMOS管N₅、第一NMOS管N₁和第二NMOS管N₂导通，由于互补使能信号为低电平，第六NMOS管N₆截止，电流使能信号ie保持初始状态，因此第一NMOS管N₁和第二NMOS管N₂的源漏电流为0；当节点A为低电平时，电流控制信号ic为低电平，第五NMOS管N₅、第一NMOS管N₁和第二NMOS管N₂截止，第一NMOS管N₁和第二NMOS管N₂的源漏电流为0；此阶段密钥输出模块不工作，一位电流型物理不可克隆函数电路维持在预充电状态。

求值阶段：当使能信号en为低电平，互补使能信号为高电平时，一位电流型物理不可克隆函数电路处于求值阶段。此时第一PMOS管P₁和第四PMOS管P₄截止，一位电流型物理不可克隆函数电路充电结束，同时第五PMOS管P₅导通，节点A被置为高电平，电流控制信号ic为高电平；由于互补使能信号为高电平，第六NMOS管N₆导通，电流使能信号ie为低电平，此时第五NMOS管N₅、第一NMOS管N₁和第二NMOS管N₂将全部处于饱和状态，第一NMOS管N₁和第二NMOS管N₂中存在源漏电流，密钥输出模块开始工作，一位电流型物理不可克隆函数电路进入求值阶段。当NMOS管工作在饱和状态时，电流源单元输出电流如式1所示：

$I_{\mathrm{DS}}=\frac{1}{2}\mathrm{\μ}{C}_{\mathrm{OX}}\frac{W}{L}{(V_{\mathrm{GS}}-V_{\mathrm{TH}})}^2---\left(1\right)$

其中，μ表示NMOS管的迁移率、C_OX表示NMOS管的负载电容、W表示NMOS管的沟道宽度、L表示NMOS管的沟道长度、V_GS表示NMOS管的栅源电压，V_TH表示NMOS管的阈值电压。显然，电流源单元中各电流支路电流大小与NMOS管的沟道宽长比成正比。理论上，电流镜电路中第五NMOS管N₅、第一NMOS管N₁和第二NMOS管N₂的开启电压和沟道宽长比等参数完全相等，第一NMOS管N₁和第二NMOS管N₂的源漏电流也完全相等。但是在实际的电路制造过程中，第一NMOS管N₁和第二NMOS管N₂的参数必然存在工艺偏差，导致第一NMOS管N₁和第二NMOS管N₂源漏电流的大小不同。当把存在偏差的源漏电流输入到比较单元中时，比较单元根据两路电流的大小决定输出响应的状态，比较单元的工作原理如式2所示：

因此，若第一NMOS管N₁的源漏电流I₀大于第二NMOS管N₂的源漏电流I₁，响应结果out将会首先通过第三NMOS管N₃放电至低电平，互补响应结果被置为高电平；反之响应结果out为高电平，互补响应结果为低电平。同时比较单元的交叉耦合结构将会提高物理不可克隆函数电路的求值速度。

采用SIMC 65nm CMOS工艺器件参数，对一位电流型物理不可克隆函数电路进行计算机模拟。首先验证用于防御攻击的电流型物理不可克隆函数电路的逻辑功能的正确性，即当第一NMOS管N₁和第二NMOS管N₂的沟道宽长比存在差异时，输出响应为逻辑1或者逻辑0。图5(a)表示第一NMOS管N₁的沟道宽长为180nm/60nm，第二NMOS管N₂的沟道宽长比为120nm/60nm时的响应结果，由于第一NMOS管N₁的沟道宽长比比第二NMOS管N₂的沟道宽长比大，所以第一NMOS管N₁比第二NMOS管N₂的源漏电流大，通过比较电路比较后输出的响应结果out为低电平(逻辑0)，互补响应结果为高电平(逻辑1)；反之，当第一NMOS管N₁的沟道宽长比比第二NMOS管N₂的沟道宽长比小时，如图5(b)所示，通过比较电路比较后输出的响应结果out为高电平(逻辑1)，互补响应结果为低电平(逻辑0)。因此，所设计的用于防御攻击的电流型物理不可克隆函数电路逻辑功能正确。

其次，为验证用于防御攻击的电流型物理不可克隆函数电路的随机性和稳定性，对本发明的一位电流型物理不可克隆函数电路在不同温度和电压下进行Monte Carlo仿真。其仿真情况如图6(a)～6(f)所示。其中图6(a)～6(d)分别表示一位电流型物理不可克隆函数电路工作在最优环境(电压：1.2+10%V，温度：-40℃)、最差环境(电压：1.2-10%V，温度：120℃)和正常环境(电压：1.2V，温度：0℃和25℃)时的仿真情况。从图6(a)～6(d)中可以看出，输出的响应结果中趋向于逻辑1和趋向于逻辑0的数目几乎相等，证明所设计的用于防御攻击的电流型物理不可克隆函数电路输出的响应结果具有良好的随机性。同时图6(c)～6(f)表示在相同电压(1.2V)和不同温度(0℃、25℃、-40℃和120℃)时的仿真情况，从图中可以看出，仿真曲线大体相同，差异较小，表明本方案设计的用于防御攻击的电流型物理不可克隆函数电路受温度的影响小，稳定性高。

当本发明的用于防御攻击的电流型物理不可克隆函数电路中的密钥输出模块的数量为多个时，我们得到多位电流型物理不可克隆函数电路。由于在数据加密过程中常用的密码算法包括高级加密标准AES算法、数据加密标准DES算法和基于椭圆曲线的ECC算法等等。其中，AES算法的密钥长度可以为128位、192位和256位；DES算法的密钥长度为56位；ECC算法的密钥长度可以为106位、160位和160位等。所以，物理不可克隆函数电路在具体密码算法相融合的应用中，需解决电路的级联问题，实现多位密钥输出。本发明的多位电流型物理不可克隆函数电路中采用共用输入使能信号电流控制信号ic和电流使能信号ie的方式实现电流型物理不可克隆函数电路的级联，进而输出多位密钥，密钥的位数与密钥输出模块的数量相应。另外，在多位电流型物理不可克隆函数电路版图设计时，由于密钥输出模块结构对称，相邻的密钥输出模块的端口间可以有效地共用，从而减小整个多位电流型物理不可克隆函数电路的版图面积。

综上所述，本发明的电流型物理不可克隆函数电路，通过比较单元比较电流源单元输出的两路电流的偏差，产生唯一的、不可预测的响应结果。在SIMC 65nm CMOS工艺器件参数下，利用全定制方法设计用于防御攻击的电流型物理不可克隆函数电路，在最小尺寸下一位电流型物理不可克隆函数电路的版图面积为2.59μm×1.51μm。实验结果表明所设计的用于防御攻击的电流型物理不可克隆函数电路逻辑功能正确，输出的响应结果具有良好的随机性和稳定性。该用于防御攻击的电流型物理不可克隆函数电路可以广泛应用于密钥产生和设备认证等领域。

Claims (1)

1.一种用于防御攻击的电流型物理不可克隆函数电路，其特征在于包括用于控制提取基于工艺参数偏差的随机电流的电流提取控制模块和至少一个密钥输出模块，所述的密钥输出模块包括用于产生随机电流的电流源单元和用于比较随机电流的大小并产生唯一的输出响应结果的比较单元，所述的电流提取控制模块接入使能信号和互补使能信号，所述的电流提取控制模块输出电流控制信号和电流使能信号，每个密钥输出模块中的电流源单元均接入所述的电流控制信号和所述的电流使能信号，每个密钥输出模块中的比较单元均接入所述的互补使能信号；

每个密钥输出模块中的电流源单元由第一NMOS管和第二NMOS管组成，所述的第一NMOS管的栅极和所述的第二NMOS管的栅极连接且其连接端为所述的密钥输出模块的电流控制信号输入端，接入所述的电流控制信号，所述的第一NMOS管的源极和所述的第二NMOS管的源极连接且其连接端为所述的密钥输出模块的电流使能信号输入端，接入所述的电流使能信号，每个密钥输出模块中的比较单元由第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管组成，所述的第一PMOS管的栅极和所述的第四PMOS管的栅极连接且其连接端为所述的密钥输出模块的互补使能信号输入端，接入所述的互补使能信号，所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三PMOS管的源极和所述的第四PMOS管的源极连接且其连接端接入电源，所述的第一PMOS管的漏极、所述的第二PMOS管的漏极、所述的第三PMOS管的栅极、所述的第三NMOS管的漏极和所述的第四NMOS管的栅极连接且其连接端为所述的密钥输出模块的信号输出端，所述的第二PMOS管的栅极、所述的第三PMOS管的漏极、所述的第四PMOS管的漏极、所述的第三NMOS管的栅极和所述的第四NMOS管的漏极连接且其连接端为所述的密钥输出模块的互补信号输出端，所述的第三NMOS管的源极与所述的第一NMOS管的漏极连接，所述的第四NMOS管的源极与所述的第二NMOS管的漏极连接；

所述的电流提取控制模块为电流镜基准电路；

所述的电流提取控制模块由第五PMOS管、第五NMOS管和第六NMOS管组成，所述的第五PMOS管的源极接入电源，所述的第五PMOS管的栅极为所述的电流提取控制模块的使能信号输入端，接入所述的使能信号，所述的第五PMOS管的漏极、所述的第五NMOS管的漏极和所述的第五NMOS管的栅极连接且其连接端为所述的电流提取控制模块的电流控制信号输出端，输出所述的电流控制信号，所述的第五NMOS管的源极和所述的第六NMOS管的漏极连接且其连接端为所述的电流提取控制模块的电流使能信号输出端，输出所述的电流使能信号，所述的第六NMOS管的栅极为所述的电流提取控制模块的互补使能信号输入端，接入所述的互补使能信号，所述的第六NMOS管的源极接地。