CN108650072A - 一种支持多种对称密码算法芯片及其抗攻击电路实现方法 - Google Patents
一种支持多种对称密码算法芯片及其抗攻击电路实现方法 Download PDFInfo
- Publication number
- CN108650072A CN108650072A CN201810263061.5A CN201810263061A CN108650072A CN 108650072 A CN108650072 A CN 108650072A CN 201810263061 A CN201810263061 A CN 201810263061A CN 108650072 A CN108650072 A CN 108650072A
- Authority
- CN
- China
- Prior art keywords
- random number
- circuit
- data
- encryption
- linear transform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0863—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving passwords or one-time passwords
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/14—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using a plurality of keys or algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Storage Device Security (AREA)
Abstract
本发明公开了一种支持多种对称密码算法芯片及其抗攻击电路实现方法,包括:支持AES密码算法和SM4密码算法两种对称密码算法,同时对AES密码算法加密过程中的非线性变换电路、解密过程中的非线性变换电路和SM4密码算法中的非线性变换电路进行优化整合,利用一个非线性变换电路来实现上述三种不同非线性变化电路功能;在对称密码算法的密钥扩展阶段以及加解密阶段中,采用与随机数加密的方式来掩盖真实数据,防止信息的暴露;在密钥扩展和加解密的过程中,中间数据将通过提取随机数和查表的方式进行随机的打散重组。本发明在减少面积的使用、加强抵御侧信道攻击、差分注入攻击的能力上进行了进一步增强。
Description
技术领域
本发明属于安全芯片领域,特别涉及支持AES算法和SM4算法两种对称密码算法的安全芯片以及支持抗攻击电路的实现方式。
背景技术
近年来,我国安全芯片行业蓬勃发展。其中对称密码算法具有计算量小、加密速度快、加密效率高等特点,使得被广泛应用在处理大批量数据的加密过程中。
AES(Advanced Encryption Standard, 高级加密标准)是由美国国家标准与技术研究院于2001年制定的用来取代原来的DES(Data Encryption Standard, 数据加密标准)密码算法的新一代分组对称密码算法。已经在国际上包括在无线网络传感器、PLC、数据库加密等多个领域中进行广泛的使用。在AES密码算法中数据分组长度为128比特,密钥长度有128,192和256比特三种。对于这三种不同的密钥,加密过程分别需要进行10,12,14轮循环运算。
AES密码算法的结构如下:
在AES密码算法中,总共有字节替换、行移位、列混淆和轮密钥加四个子运算。其中字节替换为非线性变换过程,行移位、列混淆和轮密钥加为线性变换过程。同时在加解密过程中,使用不同的字节替换的规则,行移位和列混淆在解密过程中采用其逆运算过程。
对于AES密码算法的加密过程:
对输入的数据先进行轮密钥加的操作,再根据密钥长度循环9、11、13次以下操作:
依次过程为字节替换、行移位、列混淆、轮密钥加,其中字节替换为非线性变换过程,行移位、列混淆、轮密钥加都为线性变换过程。
在经过多次循环操作后,再依次经过字节替换、行移位、轮密钥加三个子运算完成整个加密的过程。
解密过程同样需要先进行一次轮密钥加运算,同时循环以下操作:
依次进行逆行移位、字节替换、轮密钥加、逆列混淆四个子运算过程,根据密钥长度循环9、11、13次。
之后再依次经过逆行移位、字节替换和轮密钥加三个子运算便完成整个解密过程。
其中的轮密钥加中使用扩展密钥对数据进行加密,扩展密钥通过密钥扩展流程使用输入的密钥来生成。
SM4对称密码算法是我国第一次公布的商用密码算法,近年来在国内被广泛的使用在了各种无限局域网产品之中。SM4密码算法的数据分组和密钥长度均为128比特,同时采用了32轮非线性迭代结构来执行整个算法。
SM4密码算法的结构如下:
SM4密码算法中分为加解密和密钥扩展两部分。对于加解密过程:
Xi+4=F(Xi,Xi+1,Xi+2,Xi+3,rki)=Xi⊕T(Xi+1⊕Xi+2⊕Xi+3⊕rki)。
加密时轮密钥的使用顺序为:(rk0,rk1,……,rk31)。
解密时轮密钥的使用顺序为:(rk31,rk30,……,rk0)。
其中T(.)=L(τ(.))。
τ(a0,a1,a2,a3)=(Sbox(a0),Sbox(a1),Sbox(a2),Sbox(a3)),其中Sbox()为非线性变换过程。
L(B)= B⊕(B<<<2)⊕(B<<<10)⊕(B<<<18)⊕(B<<<24)。
加解密过程的结果为(Y0,Y1,Y2,Y3)=(X35,X34,X33,X32)。
rki为扩展密钥,密钥扩展过程如下:
rki=Ki+4=Ki⊕T’(Ki+1⊕Ki+2⊕Ki+3⊕CKi)。
(K0,K1,K2,K3)=( MK0⊕FK0,MK1⊕FK1,MK2⊕FK2,MK3⊕FK3)。
其中T’(.)=L’(τ(.))。
MK=(MK0,MK1,MK2,MK3),FK0, FK1, FK2, FK3为四组常数。CKi为从CK0到CK31的总共32组参数。
L’(B)= B⊕(B<<<13)⊕(B<<<23)。
同时,多种对密码芯片的攻击方式也已广为人知,所有的这些攻击的目的都是为了获取密码模块中的密钥。其中,侧信道能量分析以及差错注入攻击是众多分析手段中最常用的几种方法。侧信道能量分析的方法一般包括简单能量分析(SPA)、差分能量分析(DPA)、相关能量分析(CPA)和高阶差分能量分析(HODPA)。DPA的主要原理是通过收集加解密过程中的能量消耗的测量向量以及猜测密钥K和根据中间值确定选择的函数将能量的测量向量划分为两个子集,并且通过分别对能量消耗的测量向量值取平均以及差值的方式来确定猜想的密钥K是否正确。CPA的原理是通过收集到的能量消耗的测量向量以及猜测的密钥K,产生相应的中间值,同时建立能量模型从而通过能量模型将中间值映射为仿真能量消耗,通过计算和判断仿真能量消耗与能量消耗的测量向量之间的线性相关系数来判断猜测的密钥K是否正确。错误注入攻击是通过向密码算法中引入错误,从而得到错误结果,通过对错误结果进行分析来得到密钥。
近年来,国内安全芯片行业的大力发展以及国家商用密码算法对商用密码算法不断完善,使国内的安全芯片能适用于更多更大的环境和市场。同时,为了能够适应更多种不同而复杂的情况,安全芯片在对称密码算法方面需要对国内外主流对称密码算法都具有一定的兼容性。
发明内容
本发明解决的技术问题是在减少面积的使用、加强抵御侧信道攻击、差分注入攻击的能力上进行了进一步的增强,为此,本发明提供了一种基于AES密码算法和SM4密码算法两种对称密码算法,并对内部电路进行随机数加密、打散重组、整合的硬件电路实现方法。具体技术方案如下:
一种支持多种对称密码算法芯片及其抗攻击电路实现方法,包括:
支持AES密码算法和SM4密码算法两种对称密码算法,同时对AES密码算法加密过程中的非线性变换电路、解密过程中的非线性变换电路和SM4密码算法中的非线性变换电路进行优化整合,利用一个非线性变换电路来实现上述三种不同非线性变化电路功能;
在对称密码算法的密钥扩展阶段以及加解密阶段中,采用与随机数加密的方式来掩盖真实数据,防止信息的暴露;
在密钥扩展和加解密的过程中,中间数据将通过提取随机数和查表的方式进行随机的打散重组。
进一步的,记整体非线性电路逻辑关系函数为g(a,m,n),每次运行对称密码算法电路时,通过配置不同的n选择相应的非线性变换电路功能;非线性变换电路的逻辑关系函数g(a,m,n)在确定参数n的值之后,每次需要输入真实数据与随机数加密后的数据信息a和对应的随机数信息m,输出的值为通过非线性变换逻辑后且经过随机数加密的数据信息以及对应的随机数信息。
进一步的,每次加密真实数据的随机数两两之间不具有任何规律性。
进一步的,非线性变换电路的逻辑关系函数g(a,m,n)对通过随机数加密的数据信息和对应的随机数分别进行了仿射过程,将经过随机数加密的数据信息和随机数分别从有限域GF(28)仿射到有限域GF(24)上,将仿射后的数据经过求逆运算电路,再将从求逆运算电路中输出的数据从有限域GF(24)仿射到有限域GF(28)上。
进一步的,输入的密钥为经过随机数加密的信息和随机数两组,通过随机数加密的信息和使用加密中相同的随机数进行解密能得到正确的密钥信息。
进一步的,在线性变换过程中所有的真实数据都与随机数进行加密处理,生成经过随机数加密的数据信息以及对应的随机数信息。
进一步的,在加解密或密钥扩展的每一轮中,每一轮都对已经通过随机数加密的信息使用新的随机数重新进行加密;在线性变换过程中每次使用的扩展密钥需要使用新的随机数加密后再进行储存。
进一步的,所有的数据在除线性变换电路以外的电路中运行时,数据存储的位置都需要经过打散重组;数据储存的位置以及在非线性变换电路中数据执行的顺序在打散重组的过程中利用提取的随机数和已建立的重组规则表格,来查询使用相应的打散重组规则,从而获取新的数据排列位置或数据执行顺序。
进一步的,所述数据存储的位置在线性变换电路的输出时被打散重组;在非线性变换电路的输入时被打散重组;在线性变换电路的输入时被打乱的数据位置信息被重新打散组合成正确的排列顺序;在非线性变换电路的输出时被打散的执行顺序重新进行排序。
进一步的,数据在线性变换电路的输出时以字为最小单位对其存储的排列位置进行打散重组,数据在线性变换电路的输入时以字为最小单位对其输入的数据排列位置进行重新打散组合成正确的排列顺序;数据在非线性变换电路的输入时以字节为最小单位对其执行的顺序进行打散重组,数据在非线性变换电路的输出时以字节为最小单位接收信息并对其存储的位置重新打散组合成正确的位置排列信息。
附图说明
图1是本发明的硬件实现原理图;
图2是打散重组过程示意图。
具体实施方式
下面结合附图对本发明作进一步说明。
本发明采用如下方式。
在随机数加密方面:
其中输入的密钥为通过随机数加密后的信息和随机数信息两组,通过随机数加密的密钥信息和对应的随机数通过解密才能得到正确的密钥信息。
SM4密码算法和AES密码算法在电路的实现过程中对于线性变换电路和非线性变换电路中产生的中间数据和寄存器储存的数据都通过随机数加密,从而掩盖运算过程中的真实数据,防止信息的暴露。
SM4密码算法和AES密码算法在实现密钥扩展和加解密的过程中生成的中间数据都通过使用随机数加密来掩盖真实数据。
同时,在线性变换电路和非线性变换电路中,密钥扩展和加解密过程都需要在每运行一轮后,便对中间数据用新的随机数进行一次加密。对使用过的扩展密钥信息需要重新使用新的随机数进行加密后再进行储存。
在整个电路的实现过程中不会暴露任何真实数据,同时保证了数据在每一轮的传递过程中不断的被新的随机数加密使攻击者无法确定中间值与实际功耗之间的关系。在对其中的非线性变换电路的实现过程中,不同的非线性变换电路的整合和随机数加密配置如下:
非线性变换电路在AES密码算法和SM4密码算法中总共有三组,分别为AES密码算法加密过程中的非线性变换电路、解密过程中的非线性变换电路和SM4密码算法中的非线性变换电路。通过采用有限域的方法将三组不同的非线性变换电路整合为一组非线性变换电路,同时通过参数的选择来实现选择不同的非线性变换电路,从而有效的减少了总面积的大小。
如图1所示,具体的实现逻辑概述如下:
将原有的非线性变换电路的实现逻辑视为f1(x)、f2(x)、f3(x)三个转换过程,使非线性变换电路的输入x对应的输出分别为f1(x)、f2(x)、f3(x),同时中间过程的转换都采用有限域GF(28)来进行计算。
改进原有的f1(x)、f2(x)、f3(x)转换过程,加入随机数m,使得f1(a+m)= f1(x)+m、f2(a+m)= f2(x)+m、f3(a+m)= f3(x)+m,其中a为x经过随机数加密后的值。
引入新的参数n,使得g(a,m,n)在n取1,2,3时能够分别进行f1(a+m)、f2(a+m)、f3(a+m)。同时,在非线性变换逻辑g(a,m,n)中对经过随机数加密的a和随机数m分别进行仿射过程,将经过随机数加密的a和随机数m分别从有限域GF(28)上仿射到有限域GF(24)上。将仿射后的数据同时输入至求逆运算电路中,将输出的数据从有限域GF(24)仿射到有限域GF(28)上。
对非线性变换电路的输入和线性变换电路的输出通过采用建表和使用随机数确定重组规则的方式对储存的数据位置进行打散重组。
打散重组的操作流程如下:
取一组随机数,根据所提取的随机数以及所建立的表格来确定对应的打散重组的规则;取与打散重组过程中相同的随机数,根据随机数以及所建立的表格来确定对应的恢复原有正确顺序的规则。在打散重组的过程中将原有的信息排列组合打散后进行重新排列,在恢复正确顺序的过程中将打散重组的排列方式重新打散组合成原有的排列方式,具体结果如图2所示。
整体设计的打散重组过程如下流程所示:
对每个线性变换电路的输出内容进行打散重组操作,对每个线性变换电路的输入内容进行打散恢复为正确顺序的操作;对每个非线性变换电路的输入内容进行打散重组操作,使每次输入非线性变换电路的内容随机化,对每个非线性变换电路的输出进行重新组合,恢复为原有的正确位置。在线性变换电路进行以字为最小单位的打散重组,对非线性变换电路进行以字节为最小单位的打散重组。
使用建表的方式来制定打散重组规则,同时通过随机数来选取具体的打散重组规则,利用存储空间来储存所有的可能,从而提高重组选择的效率;利用随机数使得执行的打散重组规则随机化。
建立一张同重组规则相对应的规则表,使打散重组的信息能通过使用和当次打散重组时相同的随机数来选取对应的用来恢复正确的位置排列信息的规则。利用存储空间来储存所有的可能,从而提高效率;使用和当次打散重组时相同的随机数保证重新恢复后的数据排列位置的正确性。
Claims (10)
1.一种支持多种对称密码算法芯片及其抗攻击电路实现方法,包括:
支持AES密码算法和SM4密码算法两种对称密码算法,同时对AES密码算法加密过程中的非线性变换电路、解密过程中的非线性变换电路和SM4密码算法中的非线性变换电路进行优化整合,利用一个非线性变换电路来实现上述三种不同非线性变化电路功能;
在对称密码算法的密钥扩展阶段以及加解密阶段中,采用与随机数加密的方式来掩盖真实数据,防止信息的暴露;
在密钥扩展和加解密的过程中,中间数据将通过提取随机数和查表的方式进行随机的打散重组。
2.如权利要求1所述的支持多种对称密码算法芯片及其抗攻击电路实现方法,其特征在于:记整体非线性电路逻辑关系函数为g(a,m,n),每次运行对称密码算法电路时,通过配置不同的n选择相应的非线性变换电路功能;非线性变换电路的逻辑关系函数g(a,m,n)在确定参数n的值之后,每次需要输入真实数据与随机数加密后的数据信息a和对应的随机数信息m,输出的值为通过非线性变换逻辑后且经过随机数加密的数据信息以及对应的随机数信息。
3.如权利要求1所述的支持多种对称密码算法芯片及其抗攻击电路实现方法,其特征在于:每次加密真实数据的随机数两两之间不具有任何规律性。
4.如权利要求2所述的支持多种对称密码算法芯片及其抗攻击电路的实现方法,其特征在于:非线性变换电路的逻辑关系函数g(a,m,n)对通过随机数加密的数据信息和对应的随机数分别进行了仿射过程,将经过随机数加密的数据信息和随机数分别从有限域GF(28)仿射到有限域GF(24)上,将仿射后的数据经过求逆运算电路,再将从求逆运算电路中输出的数据从有限域GF(24)仿射到有限域GF(28)上。
5.如权利要求1所述的支持多种对称密码算法芯片及其抗攻击电路的实现方法,其特征在于:输入的密钥为经过随机数加密的信息和随机数两组,通过随机数加密的信息和使用加密中相同的随机数进行解密能得到正确的密钥信息。
6.如权利要求2所述的支持多种对称密码算法芯片及其抗攻击电路的实现方法,其特征在于:在线性变换过程中所有的真实数据都与随机数进行加密处理,生成经过随机数加密的数据信息以及对应的随机数信息。
7.如权利要求6所述的支持多种对称密码算法芯片及其抗攻击电路的实现方法,其特征在于:在加解密或密钥扩展的每一轮中,每一轮都对已经通过随机数加密的信息使用新的随机数重新进行加密;在线性变换过程中每次使用的扩展密钥需要使用新的随机数加密后再进行储存。
8.如权利要求1所述的支持多种对称密码算法芯片及其抗攻击电路的实现方法,其特征在于:所有的数据在除线性变换电路以外的电路中运行时,数据存储的位置都需要经过打散重组;数据储存的位置以及在非线性变换电路中数据执行的顺序在打散重组的过程中利用提取的随机数和已建立的重组规则表格,来查询使用相应的打散重组规则,从而获取新的数据排列位置或数据执行顺序。
9.如权利要求8所述的支持多种对称密码算法芯片及其抗攻击电路的实现方法,其特征在于:所述数据存储的位置在线性变换电路的输出时被打散重组;在非线性变换电路的输入时被打散重组;在线性变换电路的输入时被打乱的数据位置信息被重新打散组合成正确的排列顺序;在非线性变换电路的输出时被打散的执行顺序重新进行排序。
10.如权利要求9所述的支持多种对称密码算法芯片及其抗攻击电路的实现方法,其特征在于:数据在线性变换电路的输出时以字为最小单位对其存储的排列位置进行打散重组,数据在线性变换电路的输入时以字为最小单位对其输入的数据排列位置进行重新打散组合成正确的排列顺序;数据在非线性变换电路的输入时以字节为最小单位对其执行的顺序进行打散重组,数据在非线性变换电路的输出时以字节为最小单位接收信息并对其存储的位置重新打散组合成正确的位置排列信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810263061.5A CN108650072B (zh) | 2018-03-28 | 2018-03-28 | 一种支持多种对称密码算法的芯片的抗攻击电路实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810263061.5A CN108650072B (zh) | 2018-03-28 | 2018-03-28 | 一种支持多种对称密码算法的芯片的抗攻击电路实现方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108650072A true CN108650072A (zh) | 2018-10-12 |
CN108650072B CN108650072B (zh) | 2021-04-20 |
Family
ID=63744974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810263061.5A Active CN108650072B (zh) | 2018-03-28 | 2018-03-28 | 一种支持多种对称密码算法的芯片的抗攻击电路实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108650072B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110166223A (zh) * | 2019-05-22 | 2019-08-23 | 北京航空航天大学 | 一种国密sm4的快速软件实现方法 |
CN113507357A (zh) * | 2021-07-08 | 2021-10-15 | 无锡沐创集成电路设计有限公司 | 兼容sm4和aes算法s盒的实现方法和电路模块 |
CN115189878A (zh) * | 2022-09-08 | 2022-10-14 | 蓝象智联(杭州)科技有限公司 | 一种基于秘密分享的共享数据排序方法及电子设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1716841A (zh) * | 2004-06-14 | 2006-01-04 | 上海安创信息科技有限公司 | 高性能密码算法SoC芯片 |
CN101536062A (zh) * | 2006-09-01 | 2009-09-16 | 索尼株式会社 | 密码处理装置和密码处理方法、以及计算机程序 |
US20130208893A1 (en) * | 2012-02-13 | 2013-08-15 | Eugene Shablygin | Sharing secure data |
EP2637349A2 (en) * | 2012-03-06 | 2013-09-11 | Kabushiki Kaisha Toshiba | Cryptographic processing apparatus |
CN104734842A (zh) * | 2015-03-13 | 2015-06-24 | 上海交通大学 | 基于伪操作的电路旁路攻击抵御方法 |
EP2922234A1 (en) * | 2014-03-19 | 2015-09-23 | Nxp B.V. | Protecting a white-box implementation against attacks |
CN106330424A (zh) * | 2015-06-17 | 2017-01-11 | 上海复旦微电子集团股份有限公司 | 基于sm3算法的密码模块的防攻击方法及装置 |
-
2018
- 2018-03-28 CN CN201810263061.5A patent/CN108650072B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1716841A (zh) * | 2004-06-14 | 2006-01-04 | 上海安创信息科技有限公司 | 高性能密码算法SoC芯片 |
CN101536062A (zh) * | 2006-09-01 | 2009-09-16 | 索尼株式会社 | 密码处理装置和密码处理方法、以及计算机程序 |
US20130208893A1 (en) * | 2012-02-13 | 2013-08-15 | Eugene Shablygin | Sharing secure data |
EP2637349A2 (en) * | 2012-03-06 | 2013-09-11 | Kabushiki Kaisha Toshiba | Cryptographic processing apparatus |
EP2922234A1 (en) * | 2014-03-19 | 2015-09-23 | Nxp B.V. | Protecting a white-box implementation against attacks |
CN104734842A (zh) * | 2015-03-13 | 2015-06-24 | 上海交通大学 | 基于伪操作的电路旁路攻击抵御方法 |
CN106330424A (zh) * | 2015-06-17 | 2017-01-11 | 上海复旦微电子集团股份有限公司 | 基于sm3算法的密码模块的防攻击方法及装置 |
Non-Patent Citations (1)
Title |
---|
刘霞: "《面向云备份系统的多级隐私保护机制》", 《计算机工程与设计》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110166223A (zh) * | 2019-05-22 | 2019-08-23 | 北京航空航天大学 | 一种国密sm4的快速软件实现方法 |
CN110166223B (zh) * | 2019-05-22 | 2021-08-13 | 北京航空航天大学 | 一种国密分组密码算法sm4的快速实现方法 |
CN113507357A (zh) * | 2021-07-08 | 2021-10-15 | 无锡沐创集成电路设计有限公司 | 兼容sm4和aes算法s盒的实现方法和电路模块 |
CN113507357B (zh) * | 2021-07-08 | 2022-03-11 | 无锡沐创集成电路设计有限公司 | 兼容sm4和aes算法s盒的实现方法和电路模块 |
CN115189878A (zh) * | 2022-09-08 | 2022-10-14 | 蓝象智联(杭州)科技有限公司 | 一种基于秘密分享的共享数据排序方法及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN108650072B (zh) | 2021-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106788974B (zh) | 掩码s盒、分组密钥计算单元、装置及对应的构造方法 | |
Kumar et al. | Development of modified AES algorithm for data security | |
CN107070630B (zh) | 一种aes算法的快速安全硬件结构 | |
Li et al. | Differential fault analysis on the ARIA algorithm | |
CN104270247B (zh) | 适用于量子密码系统的高效泛Hash函数认证方法 | |
CN107547195A (zh) | 免受侧信道分析的保护方法和设备 | |
CN108964872B (zh) | 一种基于aes的加密方法及装置 | |
CN107147487B (zh) | 对称密钥随机分组密码 | |
CN103067155A (zh) | 一种防止基于功耗分析的des算法攻击的方法及测试电路 | |
CN102687457A (zh) | 用于加密和解密纯文本消息的具有认证的系统 | |
CN101951314B (zh) | 对称密码加密中s-盒的设计方法 | |
CN107769910A (zh) | 一种基于Latch PUF的抗边信道攻击DES防护方法及电路 | |
CN101009554A (zh) | 一种抗功耗攻击的字节替换电路 | |
CN105933108B (zh) | 一种对sm4算法实现破解的方法 | |
CN103795527A (zh) | 防止基于功耗分析攻击aes算法的软件掩码防护方案 | |
CN104301095A (zh) | Des轮运算方法和电路 | |
CN105591734A (zh) | 一种基于查表的白盒密码非线性编码保护方法 | |
CN104410490B (zh) | 非线性挤压保护密码s盒的方法 | |
CN108650072A (zh) | 一种支持多种对称密码算法芯片及其抗攻击电路实现方法 | |
CN112653546A (zh) | 一种基于功耗分析的故障攻击检测方法 | |
Joshi et al. | Implementation of S-Box for advanced encryption standard | |
Huang et al. | Low area-overhead low-entropy masking scheme (LEMS) against correlation power analysis attack | |
CN109936437B (zh) | 一种基于d+1阶掩码的抗功耗攻击方法 | |
CN103546277B (zh) | 一种智能卡sm4算法的dpa攻击与密钥还原方法及系统 | |
CN106921486A (zh) | 数据加密的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |