CN111600595B - Sigmoid函数电路及神经元电路 - Google Patents

Sigmoid函数电路及神经元电路 Download PDF

Info

Publication number
CN111600595B
CN111600595B CN202010514267.8A CN202010514267A CN111600595B CN 111600595 B CN111600595 B CN 111600595B CN 202010514267 A CN202010514267 A CN 202010514267A CN 111600595 B CN111600595 B CN 111600595B
Authority
CN
China
Prior art keywords
tube
nmos tube
drain electrode
pmos
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010514267.8A
Other languages
English (en)
Other versions
CN111600595A (zh
Inventor
吴晨健
邢世威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN202010514267.8A priority Critical patent/CN111600595B/zh
Publication of CN111600595A publication Critical patent/CN111600595A/zh
Application granted granted Critical
Publication of CN111600595B publication Critical patent/CN111600595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种Sigmoid函数电路及神经元电路，包括输入端；输出端；Sigmoid拟合函数单元，其被配置为基于Sigmoid拟合函数将所述输入端的信号传递至所述输出端，所述Sigmoid拟合函数单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管，第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管。本发明的Sigmoid函数电路及神经元电路，sigmoid函数与理想sigmoid函数的最大误差不超过1.76％，具有精度高、结构简单、输入范围大、占用芯片面积小的技术优势。

Description

Sigmoid函数电路及神经元电路
技术领域
本发明涉及一种Sigmoid函数电路，还涉及一种使用该Sigmoid函数电路作为激活函数的神经元电路。
背景技术
神经元电路广泛应用于人工神经网络电路以及各种基于人工神经网络技术的电路中，神经元电路是组成人工神经网络电路最基本的单元，主要作用是将从上一级传递的所有信号相加并经过特定的激活函数向下一级传递。作为人工神经网络电路最基本的组成单元，神经元电路的信号叠加精度、可扩展性和激活函数的精度十分重要。数字电路和模拟电路均可实现神经元电路，随着人工神经网络的研究深入，传统采用数字电路实现神经网络的缺点也来越明显，需要大量A/D、D/A、加法器、乘法器等，电路规模庞大、功耗和体积巨大，难以适应发展的需要。而基于模拟电路的神经元电路的信号以电流传递，具有结构简单、功耗低、运算速度快的优势，能显著提高神经网络的运算效率。
sigmoid函数——
Figure GDA0004153144220000011
是神经元电路中常用的一种激活函数，图1所示为现有技术中基于CMOS集成技术设计的Sigmoid函数电路，包括I-V转换部分和sigmoid拟合函数部分，神经元电路传递的是电流信号，通过I-V转换部分将电流信号转换成电压信号，sigmoid拟合函数部分以该电压信号作为输入拟合成/>
Figure GDA0004153144220000021
输出。该电路I-V转换部分和sigmoid拟合函数部分的电路结构都特别复杂，占用芯片的面积大，对输入电流范围有限制，最终仿真得到的sigmoid函数与理想sigmoid函数的最大误差为3％。
发明内容
本发明要解决的技术问题是提供一种Sigmoid函数电路及神经元电路，sigmoid函数与理想sigmoid函数的最大误差不超过1.76％，具有精度高、结构简单、输入范围大、占用芯片面积小的技术优势。
为了解决上述技术问题，本发明提供了一种Sigmoid函数电路，包括，
输入端；
输出端；
Sigmoid拟合函数单元，其被配置为基于Sigmoid拟合函数将所述输入端的信号传递至所述输出端；
所述Sigmoid拟合函数单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管，第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；
所述第三PMOS管和第四PMOS管互为电流镜；
所述第二NMOS管和第四NMOS管互为一组差分对；
所述第一NMOS管和第三NMOS管互为电流镜；
第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源极均连接第一电源端；
第一PMOS管的栅极连接其漏极，其漏极连接第一NMOS管的漏极；
第一NMOS管的源极连接第二电源端，其栅极连接其漏极，其漏极连接第一PMOS管的漏极；
第二PMOS管的栅极连接其漏极，其漏极连接第二NMOS管的漏极；
第二NMOS管的漏极连接第二PMOS管的漏极，其栅极接地，其源极连接第三NMOS管的漏极；
第三PMOS管的栅极连接其漏极，其漏极连接第四NMOS管的漏极；
第四NMOS管的漏极连接第三PMOS管的漏极，其源极连接第三NMOS管的漏极，其栅极连接所述输入端；
第三NMOS管的漏极同时连接第二NMOS管的源极和第四NMOS管的源极，其栅极连接第一NMOS管的栅极，其源极连接第二电源端；
第四PMOS管的栅极连接第三PMOS管的栅极，其漏极连接所述输出端。
本发明一个较佳实施例中，进一步包括其还包括电流-电压转换单元，所述电流-电压转换单元连接所述输入端，其被配置为按以下关系将所述输入端的电流Iin转换成电压Vin，Vin＝k*Iin，k为电流-电压转换参数。
本发明一个较佳实施例中，进一步包括所述电流-电压转换单元包括第五PMOS管和第五NMOS管，
所述第五PMOS管的源极连接所述第一电源端，其漏极同时连接第五NMOS管的漏极和所述输入端，其栅极连接其漏极；
所述第五NMOS管的源极连接所述第二电源端，其漏极同时连接第五PMOS管的漏极和所述输入端，其栅极连接其漏极。
本发明一个较佳实施例中，进一步包括所述第三PMOS管和第四PMOS管互为1:1电流镜。
本发明一个较佳实施例中，进一步包括所述第一NMOS管和第三NMOS管互为1:1电流镜。
基于相同的发明构思，本发明提供了一种神经元电路，包括以上任意所述的Sigmoid函数电路。
本发明一个较佳实施例中，进一步包括所述神经元电路还包括一组输入信号模块和一组加权电路模块，所述输入信号模块接入一组输入信号，所述加权电路模块对所述输入信号加权，所述输入信号加权后接入所述Sigmoid函数电路的所述输入端。
本发明一个较佳实施例中，进一步包括所述神经元电路还包括至少两组输入信号模块、至少两组加权电路模块，以及求和模块，所述加权电路模块一一对应的匹配所述输入信号模块，对所述输入信号模块接入的输入信号加权，所述求和模块对所有加权后的输入信号求和，所述求和模块的输出接入所述Sigmoid函数电路的所述输入端。
本发明一个较佳实施例中，进一步包括所述加权电路模块包括CMOS函数电路，所述CMOS函数电路被配置为将其输入端的电流1:w传递至其输出端，w为大于零的参数。
本发明一个较佳实施例中，进一步包括所述CMOS函数电路包括PMOS管M1、M3、M5、M7、M9，NMOS管M2、M4、M6、M8、M10；
PMOS管M1、M3、M5、M7、M9的源极均连接电源端VDD1，NMOS管M2、M4、M6、M8、M10的源极均连接电源端VSS1；
PMOS管M1的栅极、PMOS管M3栅极、PMOS管M5的栅极、NMOS管M2的栅极、NMOS管M4的栅极、NMOS管M6的栅极同时连接CMOS函数电路的输入端；
PMOS管M1的漏极同时连接其栅极和NMOS管M2的漏极；
NMOS管M2的漏极同时连接其栅极和PMOS管M1的漏极；
PMOS管M3的漏极同时连接NMOS管M4的漏极和NMOS管M8的漏极；
PMOS管M5的漏极连接NMOS管M6的漏极；
PMOS管M7的漏极同时连接其栅极和PMOS管M5的漏极；
NMOS管M8的漏极连接其栅极；
PMOS管M9的栅极连接PMOS管M7的栅极，其漏极同时连接NMOS管M10的漏极和CMOS函数电路的输出端；
NMOS管M10的栅极连接NMOS管M8的栅极，其漏极同时连接PMOS管M9的漏极和CMOS函数电路的输出端。
本发明的有益效果：
本发明的Sigmoid函数电路及神经元电路，sigmoid函数与理想sigmoid函数的最大误差不超过1.76％，具有精度高、结构简单、输入范围大、占用芯片面积小的技术优势。
附图说明
图1为现有技术中sigmoid函数电路的电路原理图；
图2为本发明优选实施例中电流-电压转化单元的电路原理图；
图3为本发明优选实施例中sigmoid函数电路的电路原理图；
图4为本发明第二实施例中神经元电路的结构框图；
图5为本发明第三实施例中神经元电路的结构框图；
图6为本发明优选实施例中加权电路模块的电路原理图。
图中标号说明：
20-Sigmoid拟合函数单元；
30-输入信号模块；
40-加权电路模块；
50-求和模块。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
实施例
本发明实施例公开一种Sigmoid函数电路，包括输入端、电流-电压转换单元、Sigmoid拟合函数单元20和输出端，上述电流-电压转换单元连接输入端，其被配置为按以下关系将上述输入端的电流Iin转换成电压Vin，Vin＝k*Iin，k为电流-电压转换参数。上述Sigmoid拟合函数单元20连接电流-电压转换单元，其被配置为基于Sigmoid拟合函数将上述电流-电压转换单元输出的信号传递至上述输出端。
具体的，参照图2所示，上述电流-电压转换单元包括第五PMOS管P5和第五NMOS管N5，上述第五PMOS管P5的源极连接第一电源端VDD，其漏极同时连接第五NMOS管N5的漏极和上述输入端，其栅极连接其漏极；上述第五NMOS管N5的源极连接第二电源端VSS，其漏极同时连接第五PMOS管P5的漏极和上述输入端，其栅极连接其漏极。
第五PMOS管P5和第五NMOS管N5的参数匹配为：KN＝KP，VTN＝-VTP，VDD＝-VSS，KN为第五NMOS管N5的电导参数；KP为第五PMOS管P5的电导参数；VTN为第五NMOS管N5的开启电压，VTP为第五PMOS管P5的开启电压。根据MOS管电流特性：
I1＝KP(Vin-VDD-VTP)2 (式1)；
I2＝KN(Vin-VSS-VTN)2 (式2)；
VDD＝-VSS (式3)；
Iin＝I2-I1 (式4)；
结合以上式1～式4：
Figure GDA0004153144220000081
其中，/>
Figure GDA0004153144220000082
VDD为第一电源端电压，Vin为电流-电压转换单元的输出电压，Iin为接入电流-电压转换单元的输入电流。
参照图3所示，上述Sigmoid拟合函数单元包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4，第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4。
上述第三PMOS管P3和第四PMOS管P4互为1:1电流镜；
上述第二NMOS管N2和第四NMOS管N4互为一组差分对，且宽长比相同；
上述第一NMOS管N1和第三NMOS管N3互为1:1电流镜；
第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4的源极均连接第一电源端VDD；
第一PMOS管P1的栅极连接其漏极，其漏极连接第一NMOS管N1的漏极；
第一NMOS管N1的源极连接第二电源端VSS，其栅极连接其漏极，其漏极连接第一PMOS管P1的漏极；
第二PMOS管P2的栅极连接其漏极，其漏极连接第二NMOS管N2的漏极；
第二NMOS管N2的漏极连接第二PMOS管P2的漏极，其栅极接地，其源极连接第三NMOS管N3的漏极；
第三PMOS管P3的栅极连接其漏极，其漏极连接第四NMOS管N4的漏极；
第四NMOS管N4的漏极连接第三PMOS管P3的漏极，其源极连接第三NMOS管N3的漏极，其栅极连接上述输入端Vin；
第三NMOS管N3的漏极同时连接第二NMOS管N2的源极和第四NMOS管N4的源极，其栅极连接第一NMOS管N1的栅极，其源极连接第二电源端VSS；
第四PMOS管P4的栅极连接第三PMOS管P3的栅极，其漏极连接上述输出端Iout；
上述第一PMOS管P1、第一NMOS管N1和第三NMOS管N3构成电流偏置电路，第三NMOS管N3的漏电流为偏置电流Ibias。
由MOS管电流输出特性可知：
Id(N2)＝Kn(VGS(N2)-Vth(N2))2 (式5)；
Id(N2)为第二NMOS管N2的漏极电流，VGS(N2)为第二NMOS管N2的栅源电压，Vth(N2)为第二NMOS管N2的开启电压。
Id(N4)＝Kn(VGS(N4)-Vth(N4))2 (式6)；
Id(N4)为第四NMOS管N4的漏极电流，VGS(N4)为第四NMOS管N4的栅源电压，Vth(N4)为第四NMOS管N4的开启电压。
Id(N3)＝Id(N2)+Id(N4) (式7)；
Id(N3)为第三NMOS管N3的漏极电流。
Id(N3)＝Ibias (式8)；
Kn为第二NMOS管N2、第四NMOS管N4的电导参数，Ibias电流偏置电路的偏置电流。
根据以上式5～式8，求出第四NMOS管N4的漏极电流Id(N4)为：
Figure GDA0004153144220000101
式9Id(N4)对Vin求导数，可得：
Figure GDA0004153144220000102
由式(10)可知，
①当
Figure GDA0004153144220000111
时，第四NMOS管N4的跨导趋近于0，第四NMOS管N4的漏极电流随着第四NMOS管N4的栅极电压的减小保持不变，达到最小值0。
②当
Figure GDA0004153144220000112
时，第四NMOS管N4的跨导大于0且缓慢增大，第四NMOS管N4的漏极电流随着第四NMOS管N4的栅极电压的增大快速增大，Vin＝0时，第四NMOS管N4的漏极电流为/>
Figure GDA0004153144220000113
③当
Figure GDA0004153144220000114
时，第四NMOS管N4的跨导趋近于0，第四NMOS管N4的漏极电流随着第四NMOS管N4的栅极电压的增大保持不变，达到最大值Ibias。
因为第三PMOS管P3和第四PMOS管P4构成1:1电流镜，所以Iout＝Id(N4)，Iout为Sigmoid函数电路的输出电流。
综上分析，基于以上结构设计的Sigmoid函数电路可以充分的拟合Sigmoid函数，且与理想Sigmoid函数的最大误差不超过1.76％，同时，搭建的电路结构简单，使用元件少，占用芯片面积小。
基于相同的发明构思，本发明二实施例还提供一种神经元电路，参照图4所示，包括以上任意项实施例的Sigmoid函数电路，还包括一组输入信号模块30和一组加权电路模块40，上述输入信号模块30接入一组输入信号，上述加权电路模块40对上述输入信号加权，上述输入信号加权后接入上述Sigmoid函数电路的输入端(即电流-电压转换电路10的输入端)。
本发明实施例的神经元电路包含以上任意项实施例的Sigmoid函数电路，应具有Sigmoid函数电路所具有的所有技术效果。此外，由各自独立、且模块化设计的输入信号模块30、加权电路模块40、Sigmoid函数电路构成人工神经网络电路的基本单元——单输入单输出的神经元电路，设计人工神经网络电路时直接调用，节约设计时间。
基于相同的发明构思，本发明第三实施例还提供一种神经元电路，参照图5所示，包括以上任意项实施例的Sigmoid函数电路，还包括至少两组输入信号模块30、至少两组加权电路模块40，以及求和模块50，上述加权电路模块40一一对应的匹配上述输入信号模块30，对上述输入信号模块30接入的输入信号加权，上述求和模块50对所有加权后的输入信号求和，上述求和模块50的输出接入上述Sigmoid函数电路的输入端(即电流-电压转换电路10的输入端)。
本发明实施例的神经元电路包含以上任意项实施例的Sigmoid函数电路，应具有Sigmoid函数电路所具有的所有技术效果。此外，由各自独立、且模块化设计的输入信号模块30、加权电路模块40、求和模块50、Sigmoid函数电路构成人工神经网络电路的基本单元——多输入单输出的神经元电路，设计人工神经网络电路时直接调用，节约设计时间。
作为第二实施例和第三实施例的进一步改进，上述加权电路模块40包括CMOS函数电路，上述CMOS函数电路被配置为将其输入端的电流1:w传递至其输出端，w为大于零的参数。
具体的，参照图6所示，上述CMOS函数电路包括PMOS管M1、M3、M5、M7、M9，NMOS管M2、M4、M6、M8、M10，且M7、M9、M8、M10满足以下关系：
Figure GDA0004153144220000131
PMOS管M1、M3、M5、M7、M9的源极均连接电源端VDD1，NMOS管M2、M4、M6、M8、M10的源极均连接电源端VSS1；
PMOS管M1的栅极、PMOS管M3栅极、PMOS管M5的栅极、NMOS管M2的栅极、NMOS管M4的栅极、NMOS管M6的栅极同时连接CMOS函数电路的输入端；
PMOS管M1的漏极同时连接其栅极和NMOS管M2的漏极；
NMOS管M2的漏极同时连接其栅极和PMOS管M1的漏极；
PMOS管M3的漏极同时连接NMOS管M4的漏极和NMOS管M8的漏极；
PMOS管M5的漏极连接NMOS管M6的漏极；
PMOS管M7的漏极同时连接其栅极和PMOS管M5的漏极；
NMOS管M8的漏极连接其栅极；
PMOS管M9的栅极连接PMOS管M7的栅极，其漏极同时连接NMOS管M10的漏极和CMOS函数电路的输出端；
NMOS管M10的栅极连接NMOS管M8的栅极，其漏极同时连接PMOS管M9的漏极和CMOS函数电路的输出端。
以上结构设计的加权电路模块40，可以实现输入信号宽范围(正负均可)加权：
当输入信号为正(电流方向流向电路)时，PMOS管M7、M9导通，NMOS管M8、M10截止。
当输入信号为负(电流方向流出电路)时，PMOS管M7、M9截止，NMOS管M8、M10导通。
无论输入信号的正负，加权电路模块40输出信号与输入信号均为：y＝w*x，y为加权电路模块40的输出信号，x为加权电路模块40的输入信号，w＝M9和M7沟道宽长比的比值＝M10和M8沟道宽长比的比值。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (8)

1.一种Sigmoid函数电路，其特征在于：包括，
输入端；
输出端；
Sigmoid拟合函数单元，其被配置为基于Sigmoid拟合函数将所述输入端的信号传递至所述输出端；
所述Sigmoid拟合函数单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管，第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；
所述第三PMOS管和第四PMOS管互为电流镜；
所述第二NMOS管和第四NMOS管互为一组差分对；
所述第一NMOS管和第三NMOS管互为电流镜；
第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源极均连接第一电源端；
第一PMOS管的栅极连接其漏极，其漏极连接第一NMOS管的漏极；
第一NMOS管的源极连接第二电源端，其栅极连接其漏极，其漏极连接第一PMOS管的漏极；
第二PMOS管的栅极连接其漏极，其漏极连接第二NMOS管的漏极；
第二NMOS管的漏极连接第二PMOS管的漏极，其栅极接地，其源极连接第三NMOS管的漏极；
第三PMOS管的栅极连接其漏极，其漏极连接第四NMOS管的漏极；
第四NMOS管的漏极连接第三PMOS管的漏极，其源极连接第三NMOS管的漏极，其栅极连接所述输入端；
第三NMOS管的漏极同时连接第二NMOS管的源极和第四NMOS管的源极，其栅极连接第一NMOS管的栅极，其源极连接第二电源端；
第四PMOS管的栅极连接第三PMOS管的栅极，其漏极连接所述输出端；
电流-电压转换单元，所述电流-电压转换单元连接所述输入端，其被配置为按以下关系将所述输入端的电流Iin转换成电压Vin，Vin＝k*Iin，k为电流-电压转换参数；
所述电流-电压转换单元包括第五PMOS管和第五NMOS管，
所述第五PMOS管的源极连接所述第一电源端，其漏极同时连接第五NMOS管的漏极和所述输入端，其栅极连接其漏极；
所述第五NMOS管的源极连接所述第二电源端，其漏极同时连接第五PMOS管的漏极和所述输入端，其栅极连接其漏极。
2.如权利要求1所述的Sigmoid函数电路，其特征在于：所述第三PMOS管和第四PMOS管互为1:1电流镜。
3.如权利要求1所述的Sigmoid函数电路，其特征在于：所述第一NMOS管和第三NMOS管互为1:1电流镜。
4.一种神经元电路，其特征在于：包括权利要求1～3任一项所述的Sigmoid函数电路。
5.如权利要求4所述的神经元电路，其特征在于：所述神经元电路还包括一组输入信号模块和一组加权电路模块，所述输入信号模块接入一组输入信号，所述加权电路模块对所述输入信号加权，所述输入信号加权后接入所述Sigmoid函数电路的所述输入端。
6.如权利要求4所述的神经元电路，其特征在于：所述神经元电路还包括至少两组输入信号模块、至少两组加权电路模块，以及求和模块，所述加权电路模块一一对应的匹配所述输入信号模块，对所述输入信号模块接入的输入信号加权，所述求和模块对所有加权后的输入信号求和，所述求和模块的输出接入所述Sigmoid函数电路的所述输入端。
7.如权利要求5或6所述的神经元电路，其特征在于：所述加权电路模块包括CMOS函数电路，所述CMOS函数电路被配置为将其输入端的电流1:w传递至其输出端，w为大于零的参数。
8.如权利要求7所述的神经元电路，其特征在于：所述CMOS函数电路包括PMOS管M1、M3、M5、M7、M9，NMOS管M2、M4、M6、M8、M10；
PMOS管M1、M3、M5、M7、M9的源极均连接电源端VDD1，NMOS管M2、M4、M6、M8、M10的源极均连接电源端VSS1；
PMOS管M1的栅极、PMOS管M3栅极、PMOS管M5的栅极、NMOS管M2的栅极、NMOS管M4的栅极、NMOS管M6的栅极同时连接CMOS函数电路的输入端；
PMOS管M1的漏极同时连接其栅极和NMOS管M2的漏极；
NMOS管M2的漏极同时连接其栅极和PMOS管M1的漏极；
PMOS管M3的漏极同时连接NMOS管M4的漏极和NMOS管M8的漏极；
PMOS管M5的漏极连接NMOS管M6的漏极；
PMOS管M7的漏极同时连接其栅极和PMOS管M5的漏极；
NMOS管M8的漏极连接其栅极；
PMOS管M9的栅极连接PMOS管M7的栅极，其漏极同时连接NMOS管M10的漏极和CMOS函数电路的输出端；
NMOS管M10的栅极连接NMOS管M8的栅极，其漏极同时连接PMOS管M9的漏极和CMOS函数电路的输出端。
CN202010514267.8A 2020-06-08 2020-06-08 Sigmoid函数电路及神经元电路 Active CN111600595B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010514267.8A CN111600595B (zh) 2020-06-08 2020-06-08 Sigmoid函数电路及神经元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010514267.8A CN111600595B (zh) 2020-06-08 2020-06-08 Sigmoid函数电路及神经元电路

Publications (2)

Publication Number Publication Date
CN111600595A CN111600595A (zh) 2020-08-28
CN111600595B true CN111600595B (zh) 2023-07-07

Family

ID=72192295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010514267.8A Active CN111600595B (zh) 2020-06-08 2020-06-08 Sigmoid函数电路及神经元电路

Country Status (1)

Country Link
CN (1) CN111600595B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113162607B (zh) * 2021-04-01 2024-03-12 中国科学院上海微系统与信息技术研究所 一种实现sigmoid激活函数的电路
CN114139692B (zh) * 2021-11-30 2024-03-08 河南科技大学 一种基于模拟态架构的cmos人工神经元功能电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07262292A (ja) * 1994-03-23 1995-10-13 Mamoru Tanaka ニューロンとニューラルネットワークの構成
JP2000091898A (ja) * 1998-09-14 2000-03-31 Nec Corp 出力回路
CN102880840A (zh) * 2012-09-25 2013-01-16 宁波大学 一种用于防御攻击的电流型物理不可克隆函数电路
CN103713177A (zh) * 2012-10-02 2014-04-09 郑州单点科技软件有限公司 差分电流采样电路
CN109947172A (zh) * 2019-04-11 2019-06-28 苏州大学 一种低压降高输出电阻镜像电流源电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07262292A (ja) * 1994-03-23 1995-10-13 Mamoru Tanaka ニューロンとニューラルネットワークの構成
JP2000091898A (ja) * 1998-09-14 2000-03-31 Nec Corp 出力回路
CN102880840A (zh) * 2012-09-25 2013-01-16 宁波大学 一种用于防御攻击的电流型物理不可克隆函数电路
CN103713177A (zh) * 2012-10-02 2014-04-09 郑州单点科技软件有限公司 差分电流采样电路
CN109947172A (zh) * 2019-04-11 2019-06-28 苏州大学 一种低压降高输出电阻镜像电流源电路

Also Published As

Publication number Publication date
CN111600595A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
CN111600595B (zh) Sigmoid函数电路及神经元电路
CN100461628C (zh) 差动放大器及半导体电路
US6931605B2 (en) Simulated circuit layout for low voltage, low paper and high performance type II current conveyor
CN110825155B (zh) 零温度系数参考电压及电流源产生电路
CN109546981A (zh) 差分输入电路及放大电路、显示装置
CN102096435A (zh) 改进型带隙基准电压源及带隙基准电压产生电路
CN102063148A (zh) 参考电压产生电路
CN100399224C (zh) 一种具有极高输出阻抗的电流源
CN103888093A (zh) 差分信号的共模电平重置电路
CN111652362B (zh) 基于cmos的神经元激活函数电路及神经元电路
CN210983126U (zh) 一种基于开关电容的电压基准源电路
CN108733129B (zh) 一种基于改进型负载电流复制结构的ldo
Palmisano et al. Design strategies for class A CMOS CCIIs
CN116755507A (zh) 一种稳压电路和供电装置
Rajput et al. Low voltage, low power, high performance current conveyors
CN111026222A (zh) 一种基于开关电容的电压基准源电路
CN116185336A (zh) 一种基于sram的有符号数模拟存内计算电路
Giustolisi et al. CMRR frequency response of CMOS operational transconductance amplifiers
CN215769517U (zh) 低功耗的基准电压源
CN115275956B (zh) 匹配二极管保护单元的电流补偿电路及放大器电路
CN112436812A (zh) 一种用于运算放大器的动态尾电流源偏置电路
CN110768655A (zh) 基于高压输入及esd防护的gpio复用电路
CN118051088B (zh) 一种电压电流复用带隙基准源
CN216904867U (zh) 一种混合逻辑电路及芯片
CN117420876B (zh) 一种电流产生电路和频率恒定产生电路、开关电源芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant