CN215769517U - 低功耗的基准电压源 - Google Patents

Abstract

本实用新型公开一种低功耗的基准电压源，该低功耗的基准电压源包括：偏置补偿电路，包括N级PMOS管，用于为基准电压源提供偏置电流；基准电压输出电路，包括N级自共源共栅结构，用于产生并输出基准电压；其中，所述偏置补偿电路的N个输出端与所述基准电压输出电路的N个输入端对应连接；N为大于或等于2的整数。本实用新型采用全CMOS结构的基准电压源，只需要较低的电源电压和较小的偏置电流，同时，无需设置电阻器件，大幅减少占用芯片面积，提高芯片利用率，基准电压输出电路中采用同一类型的MOS晶体管，利用N级自共源共栅结构的堆叠，降低基准电压源功耗的同时实现输出基准电压可调节。

Description

低功耗的基准电压源

技术领域

本实用新型涉及基准电压源设计领域，具体涉及低功耗的基准电压源。

背景技术

随着物联网和便携式设备的迅猛发展，设备小型化、便携化和低功耗已经成为目前发展的方向。基准源电路作为模拟集成电路的重要基本模块，能够提供对电源电压、温度和工艺变化不敏感的基准电压，被广泛应用于模数转换器、数模转化器、锁相环以及动态存储器等电路。这些电路是构成各类芯片和电子设备的基础，因此，为了满足各类电子产品对功耗和体积的要求，迫切需要研发出具有超低功耗以及体积小的电压基准源。

传统的带隙基准源可以输出随电源电压和温度变化很小的基准电压，但它需使用双极性型晶体管器件，这限制了电压基准工作的最小电源电压和偏置电流，使得功耗难以减低。同时带隙基准需要电阻器件调节基准电压的温度特性，在电流很低的情况下，所需的电阻很大，这会导致占用较大的芯片面积。

现阶段对于全CMOS基准电压源的研究主要集中在提出不同的基准电压的产生方式和提高性能的这两个方向。其中，基准电压的产生方式较为常用的是由两个NMOS所组成的自共源共栅结构，它利用两个NMOS管的阈值差形成负温度系数的电压，V_T产生正温度系数的电压。但对于目前自共源共栅结构的两个晶体管阈值差的构造存在两个问题。

一是若是采用两种不同类型的晶体管来构造阈值差（一个为高阈值晶体管，另一个为低阈值晶体管），由于不同的掺杂工艺，两种类型的晶体管可能位于不同的工艺角落，这会使得它们对工艺变化更敏感。同时，这种结构在理论上只能产生固定的输出电压。

二是若采用同一类型的晶体管利用短沟道长度效应来形成阈值差，这虽然能消除使用不同类型的晶体管所产生的工艺偏差，但这种方案往往产生的基准电压值很小（低于100mV），这极大的限制了基准电压源的应用场景。

实用新型内容

为解决上述问题，本实用新型提供了一种低功耗的基准电压源，通过采用同一类型的MOS晶体管，利用体效应、短沟道长度效应和自共源共栅结构的堆叠来实现输出基准电压可调的低功耗基准电压源。本实用新型的具体技术方案如下：

低功耗的基准电压源，所述基准电压源包括：偏置补偿电路，包括N级PMOS管，用于为基准电压源提供偏置电流；基准电压输出电路，包括N级自共源共栅结构，用于产生并输出基准电压；其中，所述偏置补偿电路的N个输出端与所述基准电压输出电路的N个输入端对应连接；N为大于或等于2的整数。

与传统的带隙基准源相比，本技术方案中采用全CMOS结构的基准电压源，利用工作在亚阈值区的MOS管产生基准电压，这种结构的基准电压源只需要较低的电源电压和较小的偏置电流，同时，这种采用全CMOS结构的基准电压源无需设置电阻器件，大幅减少占用芯片面积，提高芯片利用率，基准电压输出电路中采用同一类型的MOS晶体管，利用N级自共源共栅结构的堆叠，降低基准电压源功耗的同时实现输出基准电压可调节。

进一步地，所述偏置补偿电路的N级PMOS管中每一级PMOS管的漏极作为所述偏置补偿电路的一个输出端与所述基准电压输出电路的对应一个输入端相连接。本技术方案将N级PMOS管中的每一级PMOS管的漏极作为偏置补偿电路的输出端，与所述基准电压输出电路的对应一个输入端连接，从而实现所述偏置补偿电路提供偏置补偿电流。

进一步地，所述偏置补偿电路中每一级PMOS管的源极与同一级PMOS管的栅极相连接。与现有技术相比，本技术方案中将偏置补偿电路中每一级PMOS管的源极与同一级PMOS管的栅极相连接，使得PMOS管的栅源电压V_GS=0，从而实现为基准电压源提供偏置电流，降低电压基准的功耗，实现整体基准电压源的低功耗输出。

进一步地，所述基准电压源还包括电源，所述偏置补偿电路中每一级PMOS管的衬底与电源相连接，且每一级PMOS管的源极与同一级PMOS管的栅极的连接点与电源相连接。与现有技术相比，本技术方案中将所述偏置补偿电路中的N级PMOS管分别与电源相连接，使得电源上电时，该偏置补偿电路中不存在零电流支路，因此该基准电压源无需设计启动电路，整体基准电压源的电路结构更为简单，能够有效减少占用芯片面积。

进一步地，每一级自共源共栅结构包括一个1号NMOS管和一个2号NMOS管；每一级自共源共栅结构的2号NMOS管的漏极作为所述基准电压输出电路的一个输入端与所述偏置补偿电路对应一个输出端连接。本技术方案中采用同种类型的两个MOS管组成一级自共源共栅结构，通过自共源共栅结构提供正温度系数和负温度系数，使得基准电压源受温度影响变化较小，并且利用两个MOS管的短沟道长度效应形成阈值差，通过N级自共源共栅结构的叠加，解决了目前采用同种类型MOS管输出的基准电压大小受限制的问题。

进一步地，每一级自共源共栅结构中的1号NMOS管的栅极与2号NMOS管的栅极相连接；每一级自共源共栅结构中的1号NMOS管的漏极与2号NMOS管的源极相连接；每一级自共源共栅结构中的1号NMOS管的衬底与地线相连接。本技术方案中将每一级自共源共栅结构中的两个NMOS管的栅极相连接以实现共栅结构。

进一步地，每一级自共源共栅结构中的2号NMOS管的栅极与同一级自共源共栅结构的2号NMOS管的漏极相连接。

进一步地，第N级自共源共栅结构的1号NMOS管的漏极与第N级自共源共栅结构的2号NMOS管的源极的连接点作为所述基准电压输出电路的输出端，用于输出基准电压。本技术方案中将最后一级的1号NMOS管的漏极与2号NMOS管的源极的连接点作为基准电压输出电路的输出端，以输出经过N级自共源共栅结构调节后的基准电压，本结构通过调节N级自共源共栅结构的级数从而实现对基准电压源输出的基准电压的调节，同时，本结构通过N级自共源共栅结构的堆叠从而消除体效应的影响。

进一步地，第k-1级自共源共栅结构的1号NMOS管的漏极和第k-1级自共源共栅结构的2号NMOS管的源极的连接点与第k级自共源共栅结构的1号NMOS管的源极相连接；其中，k为大于或等于2，且小于或等于N的整数。本技术方案通过将第k-1级自共源共栅结构的1号NMOS管的漏极和第k-1级自共源共栅结构的2号NMOS管的源极的连接点与第k级自共源共栅结构的1号NMOS管的源极相连接，从而实现N级自共源共栅结构之间的连通。

进一步地，第1级自共源共栅结构的1号NMOS管的源极与地线相连接。

进一步地，每一级自共源共栅结构的2号NMOS管的衬底与所述基准电压输出电路的输出端相连接。与现有技术相比，本技术方案中的基准电压源采用反馈连接方式，将基准电压输出电路的输出反馈连接到每一级自共源共栅结构的2号NMOS管的体电位上，便于计算得到输出的基准电压值。

附图说明

图1为本实用新型一种实施例所述低功耗的基准电压源的电路结构示意图。

图2为本实用新型一种实施例所述N等于2的基准电压源的电路结构示意图。

图3为本实用新型一种实施例所述N等于3的基准电压源的电路结构示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清晰，以下将结合附图及实施例，对本实用新型进行描述和说明。应当理解，下面所描述的具体实施例仅仅用于解释本实用新型，并不用于限定本实用新型。此外，还可以理解的是，对本领域的普通技术人员而言，在本实用新型揭露的技术内容上进行一些设计，制造或者生产等变更只是常规的技术手段，不应当理解为本申请公开的内容不充分。

除非另作定义，本实用新型所涉及的技术术语或科学术语应当为本申请所属技术领域内具有一般技能的人士所理解的通常意义。本申请所涉及的术语“包括”、“包含”、“具有”以及它们任何变形，意图在于覆盖不排他的包含，如：包含了一系列步骤或模块的过程、方法、系统产品或者设备没有限定于已列出的步骤或单元，而是可以还包括没有列出的步骤或模块，或者还可以包括对于这些过程、方法、产品或设备固有的其他步骤或单元。本申请所涉及的术语“第一”、“第二”、“第三”等仅仅是用于区别类似的对应，不代表针对对象的特定排序。

本实用新型的一种实施例中提供一种低功耗的基准电压源，所述低功耗的基准电压源包括：偏置补偿电路和基准电压输出电路。其中，如图1所示，所述偏置补偿电路包括N级PMOS管（图1中M_P1至M_PN），用于为所述低功耗的基准电压输出电路提供偏置电流，所述基准电压输出电路包括N级自共源共栅结构，用于基于所述偏置补偿电路提供的偏置电流产生并输出基准电压。具体地，所述偏置补偿电路的N级PMOS管分别与所述基准电压输出电路的N级自共源共栅结构一一对应连接，以实现偏置补偿电路为基准电压输出电路提供偏置电流。所述一一对应连接是指第一级PMOS管与第一级自共源共栅结构连接，第二级PMOS管与第二级自共源共栅结构连接，以此类推，第N级PMOS管与第N级自共源共栅结构连接；其中,N为大于或等于2的整数。

所述偏置补偿电路的N级PMOS管中每一级PMOS管的漏极作为所述偏置补偿电路的一个输出端与所述基准电压输出电路的对应一个输入端相连接。

所述偏置补偿电路中每一级PMOS管的源极与同一级PMOS管的栅极相连接，可以理解地，相当于同一个PMOS管上的源极与栅极相连接。本实施例中通过将偏置补偿电路中每一级PMOS管的源极和栅极相连接，使得每一级PMOS管的栅源电压V_GS等于0，从而实现所述偏置补偿电路为所述基准电压输出电路提供偏置电流，降低电压基准的功耗，实现整体基准电压源的低功耗输出。

所述低功耗的基准电压源还包括电源V_DD，所述偏置补偿电路中每一级PMOS管的衬底与所述电源V_DD相连接，同时，每一级PMOS管的源极与同一级PMOS管的栅极的连接点与所述电源V_DD相连接。通过将每一级PMOS管与电源相连接，使得所述偏置补偿电路中不存在零电流支路，从而基于这种结构的基准电压源相较于现有技术，无需设计启动电路以辅助电源上电，实现简化基准电压源整体电路结构，能够有效减少基准电压源占用芯片面积，降低芯片成本。

所述基准电压输出电路中的N级自共源共栅结构中，每一级自共源共栅结构都包括一个1号NMOS管和一个2号NMOS管（如图1中M₁₁至M_N1为每一级自共源共栅结构的1号NMOS管，M₁₂至M_N2为每一级自共源共栅结构的2号NMOS管），将每一级自共源共栅结构的2号NMOS管的漏极作为所述基准电压输出电路的一个输入端，使得所述偏置补偿电路的N级PMOS管的N个漏极与N级自共源共栅结构的2号NMOS管的N个漏极一一对应连接，以实现所述偏置补偿电路的输出端与所述基准电压输出电路的输入端对应连接。需要说明的是，第一级PMOS管M_P1的漏极与第一级自共源共栅结构的2号NMOS管M₁₂的漏极相连接，第二级PMOS管M_P2的漏极与第二级自共源共栅结构的2号NMOS管M₂₂的漏极相连接，以此类推，第N级PMOS管M_PN的漏极与第N级自共源共栅结构的2号NMOS管M_N2的漏极相连接。本实施例采用两个同种类型的MOS管组成一级自共源共栅结构，通过自共源共栅结构为基准电压源提供正温度系数和负温度系数，使得该基准电压源受环境温度的影响变化较小，并且利用两个NMOS管的短沟道长度效应形成阈值差，通过N级自共源共栅结构的叠加，解决了目前采用同种类型MOS管输出的基准电压大小受限制的问题，同时，在实际应用中，该基准电压源的结构能够根据实际基准电压需求，调节N值，从而使得该基准电压源能够输出符合实际基准电压需求的基准电压。

需要说明的是，图1中基准电压输出电路部分的角标含义具体为，如:M_N1，其中“M”代表MOS管，“N”表示该自共源共栅结构的级数，“1”表示该MOS管为该一级自共源共栅结构的1号NMOS管，根据该解析，可以理解地M_N2是指第N级自共源共栅结构的2号NMOS管；如：M_PN，其中，“M”代表MOS管，“P”代表PMOS管，“N”代表该PMOS管的级数；如：“I”代表各支路的偏置电流，“V_DD”代表电源电压，“V_REFN”代表该基准电压源输出的基准电压，“GND”表示地线。

所述基准电压输出电路中每一级自共源共栅结构的1号NMOS管的栅极与同一级自共源共栅结构的2号NMOS管的栅极相连接，每一级自共源共栅结构的1号NMOS管的漏极与同一级自共源共栅结构的2号NMOS管的源极相连接，每一级自共源共栅结构的1号NMOS管的衬底与地线GND相连接。本实施例将同一级自共源共栅结构的1号NMOS管和2号NMOS管的栅极和栅极连接形成共栅结构。

所述基准电压输出电路中每一级自共源共栅结构中的2号NMOS管的栅极与同一级自共源共栅结构的2号NMOS管的漏极相连接，可以理解地，每一级自共源共栅结构中的2号NMOS管的栅极和漏极相连接，且每一级自共源共栅结构的2号NMOS管的漏极作为该一级自共源共栅结构的输入端与所述偏置补偿电路的PMOS管的漏极相连接。

如图1所示，将所述基准电压输出电路中第N级自共源共栅结构的1号NMOS管M_N1的漏极与第N级自共源共栅结构2号NMOS管M_N2的源极的连接点作为所述基准电压输出电路的输出端，用于实现该低功耗的基准电压源的基准电压的输出。本实施例中将第N级自共源共栅结构的1号NMOS管M_N1的漏极与第N级自共源共栅结构2号NMOS管M_N2的源极的连接点作为所述基准电压输出电路的输出端，以输出经过N级自共源共栅结构调节后的基准电压，同时，这种结构的基准电压源能够通过调节自共源共栅结构的级数N，从而实现对基准电压源输出的基准电压的调节，且通过N级自共源共栅结构的堆叠能够消除体效应的影响。

具体地，所述基准电压输出电路中第k-1级自共源共栅结构的1号NMOS管的漏极和第k-1级自共源共栅结构的2号NMOS管的源极的连接点与第k级自共源共栅结构的1号NMOS管的源极相连接，其中，k为大于或等于2，且小于或等于N的整数。通过将当前一级的自共源共栅结构的1号NMOS管的漏极与当前一级的自共源共栅结构的2号NMOS管的源极的连接点与下一级的自共源共栅结构的1号NMOS管的源极相连接，实现k级自共源共栅结构之间的连通。需要说明的是，所述基准电压输出电路中第1级自共源共栅结构的1号NMOS管的源极与地线GND相连接。

具体地，所述基准电压输出电路中每一级自共源共栅结构的2号NMOS管的衬底与所述基准电压输出电路的输出端相连接，可以理解地，每一级自共源共栅结构的2号NMOS管的衬底与所述第N级自共源共栅结构的1号NMOS管的漏极和所述第N级自共源共栅结构的2号NMOS管的源极的连接点相连接，这种连接方式成为反馈连接方式，将该基准电压输出电路输出的输出电压反馈传输至每一级自共源共栅结构的2号NMOS管的体电位上，便于计算出消除体效应后输出的基准电压值。

当N的级数越小，基准电压源功耗越小，而当N的级数越大，基准电压源功耗越大，但输出的基准电压也越大。因此可根据实际需求对本实用新型基准电压源的自共源共栅结构的堆叠级数N进行适应性调整，以达到最适合当前需求的效果。

基于上述实施例，作为本实用新型一种较优的实施例中提供一种N等于2的低功耗的基准电压源，如图2所示，所述低功耗的基准电压源包括偏置补偿电路和基准电压输出电路，所述偏置补偿电路包括2级PMOS管（图2中M_P1和M_P2），用于为所述基准电压输出电路提供2条支路的偏置电流（图3中I_a）；所述基准电压补偿电路包括2级自共源共栅结构，用于基于所述偏置补偿电路提供的偏置电流产生并输出基准电压。

具体地，所述偏置补偿电路中每一级PMOS管的源极与同一级PMOS管的栅极相连接，每一级PMOS管的衬底与所述电源相连接，2级PMOS管的2个漏极作为所述偏置补偿电路的2个输出端，用于为所述基准电压输出电路提供2条支路的偏置电流。

所述基准电压输出电路的2级自共源共栅结构中，每一级自共源共栅结构中都包括1号NMOS管和2号NMOS管，如图2所示，第一级自共源共栅结构中包括1号NMOS管M₁₁和2号NMOS管M₁₂，第二级自共源共栅结构中包括1号NMOS管M₂₁和2号NMOS管M₂₂。

需要说明的是，图2中基准电压输出电路部分的角标含义具体为，如:M₂₁，其中“M”代表MOS管，“2”表示该自共源共栅结构的级数，“1”表示该MOS管为该一级自共源共栅结构的1号NMOS管，根据该解析，可以理解地M₁₂是指第1级自共源共栅结构的2号NMOS管；如：M_P1，其中，“M”代表MOS管，“P”代表PMOS管，“1”代表该PMOS管的级数；如：“I_a”代表各支路的偏置电流，“V_DD”代表电源电压，“V_REF2”代表该基准电压源输出的基准电压，“GND”表示地线。

具体地，第一级自共源共栅结构的1号NMOS管M₁₁的栅极与第一级自共源共栅结构的2号NMOS管M₁₂的栅极相连接，第一级自共源共栅结构的1号NMOS管的源极和衬底皆与地线GND相连接，第一级自共源共栅结构的2号NMOS管的栅极与其漏极相连接，第一级自共源共栅结构的1号NMOS管M₁₁的漏极与第一级自共源共栅结构的2号NMOS管M₁₂的源极相连接，第一级自共源共栅结构的1号NMOS管M₁₁的漏极与第一级自共源共栅结构的2号NMOS管M₁₂的源极的连接点与第二级自共源共栅结构的1号NMOS管M₂₁的源极相连接，第二级自共源共栅结构的1号NMOS管M₂₁的栅极与第二级自共源共栅结构的2号NMOS管M₂₂的栅极相连接，第二级自共源共栅结构的1号NMOS管M₂₁的衬底与地线GND相连接，第二级自共源共栅结构的2号NMOS管M₂₂的栅极与其漏极相连接，第二级自共源共栅结构的1号NMOS管M₂₁的漏极与第二级自共源共栅结构的2号NMOS管M₂₂的源极相连接，将第二级自共源共栅结构的1号NMOS管M₂₁的漏极与第二级自共源共栅结构的2号NMOS管M₂₂的源极的连接点作为所述基准电压输出电路的输出端，用于输出基准电压V_REF2。

所述2级自共源共栅结构中2个2号NMOS管的漏极作为所述基准电压输出电路的2个输入端，用于分别与所述偏置补偿电路的2个输出端一一对应连接，以接收所述偏置补偿电路提供的补偿电路。具体地，第一级自共源共栅结构的2号NMOS管M₁₂的漏极与第一级PMOS管M_P1的漏极相连接，第二级自共源共栅结构的2号NMOS管M₂₂的漏极与第二级PMOS管M_P2的漏极相连接。

需要说明的，所述2级自共源共栅结构中2个2号NMOS管的衬底与所述第二级自共源共栅结构的1号NMOS管M₂₁的漏极和第二级自共源共栅结构的2号NMOS管M₂₂的源极的连接点相连接，从而实现将所述基准电压输出电路输出的基准电压反馈至每一级自共源共栅结构的2号NMOS管的体电位上，以便于计算出消除体效应后基准电压源输出的基准电压值。

基于上述实施例，作为本实用新型一种较优的实施例提供一种N等于3的低功耗的基准电压源，如图3所示，所述低功耗的基准电压源包括偏置补偿电路和基准电压输出电路，所述偏置补偿电路包括3级PMOS管（图3中M_P1、M_P2和M_P3），用于为所述基准电压输出电路提供3条支路的偏置电流（图3中I_b、2I_b和3I_b）；所述基准电压补偿电路包括3级自共源共栅结构，用于基于所述偏置补偿电路提供的偏置电流产生并输出基准电压。

具体地，所述偏置补偿电路中每一级PMOS管的源极与同一级PMOS管的栅极相连接，每一级PMOS管的衬底与所述电源相连接，3级PMOS管的3个漏极作为所述偏置补偿电路的3个输出端，用于为所述基准电压输出电路提供3条支路的偏置电流。

所述基准电压输出电路的3级自共源共栅结构中，每一级自共源共栅结构中都包括1号NMOS管和2号NMOS管，如图3所示，第一级自共源共栅结构中包括1号NMOS管M₁₁和2号NMOS管M₁₂，第二级自共源共栅结构中包括1号NMOS管M₂₁和2号NMOS管M₂₂，第三级自共源共栅结构中包括1号NMOS管M₃₁和2号NMOS管M₃₂。

具体地，第一级自共源共栅结构的1号NMOS管M₁₁的栅极与第一级自共源共栅结构的2号NMOS管M₁₂的栅极相连接，第一级自共源共栅结构的1号NMOS管的源极和衬底皆与地线GND相连接，第一级自共源共栅结构的2号NMOS管的栅极与其漏极相连接，第一级自共源共栅结构的1号NMOS管M₁₁的漏极与第一级自共源共栅结构的2号NMOS管M₁₂的源极相连接，第一级自共源共栅结构的1号NMOS管M₁₁的漏极与第一级自共源共栅结构的2号NMOS管M₁₂的源极的连接点与第二级自共源共栅结构的1号NMOS管M₂₁的源极相连接，第二级自共源共栅结构的1号NMOS管M₂₁的栅极与第二级自共源共栅结构的2号NMOS管M₂₂的栅极相连接，第二级自共源共栅结构的1号NMOS管M₂₁的衬底与地线GND相连接，第二级自共源共栅结构的2号NMOS管M₂₂的栅极与其漏极相连接，第二级自共源共栅结构的1号NMOS管M₂₁的漏极与第二级自共源共栅结构的2号NMOS管M₂₂的源极相连接，第二级自共源共栅结构的1号NMOS管M₂₁的漏极与第二级自共源共栅结构的2号NMOS管M₂₂的源极的连接点与第三级自共源共栅结构的2号NMOS管M₃₂的源极相连接，第三级自共源共栅结构的1号NMOS管M₃₁的栅极与第三级自共源共栅结构的2号NMOS管M₃₂的栅极相连接，第三级自共源共栅结构的1号NMOS管M₃₁的衬底与地线GND相连接，第三级自共源共栅结构的2号NMOS管M₃₂的栅极与其漏极相连接，第三级自共源共栅结构的1号NMOS管M₃₁的漏极与第三级自共源共栅结构的2号NMOS管M₃₂的源极相连接。

所述3级自共源共栅结构中3个2号NMOS管的漏极作为所述基准电压输出电路的3个输入端，用于分别与所述偏置补偿电路的3个输出端一一对应连接，以接收所述偏置补偿电路提供的补偿电路。具体地，第一级自共源共栅结构的2号NMOS管M₁₂的漏极与第一级PMOS管M_P1的漏极相连接，第二级自共源共栅结构的2号NMOS管M₂₂的漏极与第二级PMOS管M_P2的漏极相连接，第三级自共源共栅结构的2号NMOS管M₃₂的漏极与第三级PMOS管M_P3的漏极相连接。

所述第三级自共源共栅结构的1号NMOS管M₃₁的漏极与第三级自共源共栅结构的2号NMOS管M₃₂的源极的连接点作为所述基准电压输出电路的输出端，以输出基准电压V_REF3。

需要说明的，所述3级自共源共栅结构中3个2号NMOS管的衬底与所述第三级自共源共栅结构的1号NMOS管M₃₁的漏极和第三级自共源共栅结构的2号NMOS管M₃₂的源极的连接点相连接，从而实现将所述基准电压输出电路输出的基准电压反馈至每一级自共源共栅结构的2号NMOS管的体电位上，以便于计算出消除体效应后基准电压源输出的基准电压值。

基于上述实施例，本实用新型提供的基准电压源基于N级自共源共栅结构的堆叠，且以输出基准电压反馈连接体电位的结构，利用体效应和短沟道效应，实现输出基准电压可调节、受温度影响变化很小且超低功耗的基准电压源。

显然，上述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例，各个实施例之间的技术方案可以相互结合。在本实用新型的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。在本实用新型所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述电路的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本实用新型实施方式对各种可能的组合方式不再另行说明。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (11)

1.低功耗的基准电压源，其特征在于，所述基准电压源包括：

偏置补偿电路，包括N级PMOS管，用于为基准电压输出电路提供偏置电流；

基准电压输出电路，包括N级自共源共栅结构，用于产生并输出基准电压；

其中，所述偏置补偿电路的N级PMOS管与所述基准电压输出电路的N级自共源共栅结构一一对应连接；N为大于或等于2的整数。

2.根据权利要求1所述的低功耗的基准电压源，其特征在于，所述偏置补偿电路的N级PMOS管中每一级PMOS管的漏极作为所述偏置补偿电路的一个输出端与所述基准电压输出电路的对应一个输入端相连接。

3.根据权利要求2所述的低功耗的基准电压源，其特征在于，所述偏置补偿电路中每一级PMOS管的源极与同一级PMOS管的栅极相连接。

4.根据权利要求3所述的低功耗的基准电压源，其特征在于，所述基准电压源还包括电源，所述偏置补偿电路中每一级PMOS管的衬底与电源相连接，且每一级PMOS管的源极与同一级PMOS管的栅极的连接点与电源相连接。

5.根据权利要求1所述的低功耗的基准电压源，其特征在于，每一级自共源共栅结构包括一个1号NMOS管和一个2号NMOS管；每一级自共源共栅结构的2号NMOS管的漏极作为所述基准电压输出电路的一个输入端与所述偏置补偿电路对应一个输出端连接。

6.根据权利要求5所述的低功耗的基准电压源，其特征在于，每一级自共源共栅结构中的1号NMOS管的栅极与2号NMOS管的栅极相连接；每一级自共源共栅结构中的1号NMOS管的漏极与2号NMOS管的源极相连接；每一级自共源共栅结构中的1号NMOS管的衬底与地线相连接。

7.根据权利要求6所述的低功耗的基准电压源，其特征在于，每一级自共源共栅结构中的2号NMOS管的栅极与同一级自共源共栅结构的2号NMOS管的漏极相连接。

8.根据权利要求7所述的低功耗的基准电压源，其特征在于，第N级自共源共栅结构的1号NMOS管的漏极与第N级自共源共栅结构的2号NMOS管的源极的连接点作为所述基准电压输出电路的输出端，用于输出基准电压。

9.根据权利要求8所述的低功耗的基准电压源，其特征在于，第k-1级自共源共栅结构的1号NMOS管的漏极和第k-1级自共源共栅结构的2号NMOS管的源极的连接点与第k级自共源共栅结构的1号NMOS管的源极相连接；其中，k为大于或等于2，且小于或等于N的整数。

10.根据权利要求9所述的低功耗的基准电压源，其特征在于，第1级自共源共栅结构的1号NMOS管的源极与地线相连接。

11.根据权利要求8所述的低功耗的基准电压源，其特征在于，每一级自共源共栅结构的2号NMOS管的衬底与所述基准电压输出电路的输出端相连接。

Images