CN118051088B - 一种电压电流复用带隙基准源 - Google Patents

一种电压电流复用带隙基准源 Download PDF

Info

Publication number
CN118051088B
CN118051088B CN202410452854.7A CN202410452854A CN118051088B CN 118051088 B CN118051088 B CN 118051088B CN 202410452854 A CN202410452854 A CN 202410452854A CN 118051088 B CN118051088 B CN 118051088B
Authority
CN
China
Prior art keywords
nmos tube
resistor
reference voltage
circuit
triode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410452854.7A
Other languages
English (en)
Other versions
CN118051088A (zh
Inventor
肖质锦
邓赟
范世容
彭云武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Cetc Xingtuo Technology Co ltd
Original Assignee
Chengdu Cetc Xingtuo Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Cetc Xingtuo Technology Co ltd filed Critical Chengdu Cetc Xingtuo Technology Co ltd
Priority to CN202410452854.7A priority Critical patent/CN118051088B/zh
Publication of CN118051088A publication Critical patent/CN118051088A/zh
Application granted granted Critical
Publication of CN118051088B publication Critical patent/CN118051088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供了一种电压电流复用带隙基准源，包括：运算放大电路，接收电源电压并与基准电压产生电路连接，用于提供负反馈实现对基准电压产生电路的电压控制；所述运算放大电路由MOS管组成；基准电压产生电路，包括连接的基准电压输出电路和电压差产生电路，所述电压差产生电路用于实现电压差的获取，所述基准电压输出电路用于产生并输出基准电压；所述基准电压同时复用至运算放大电路。以及还包括基准电流产生电路，与基准电压产生电路连接，用于产生基准电流。本发明提出的电压电流复用带隙基准源电路结构，减少了直流偏置结构的设计，降低了带隙基准的功耗，节省了芯片面积。

Description

一种电压电流复用带隙基准源
技术领域
本发明涉及集成电路设计领域，特别涉及一种用于片上集成的低功耗电压电流复用带隙基准源。
背景技术
基准源电路是集成电路的基本单元，在一些电路系统如低压差线性稳压器、电源控制芯片和模数/数模转换器等中都具有举足轻重的地位。1970年，Widlar首先提出了带隙基准电路，传统的一阶带隙基准源是将与绝对温度成正比(Proportional To AbsoluteTemperature，PTAT)的三极管基极-发射极电压差和与绝对温度成反比(Complementary ToAbsolute Temperature，CTAT)的三极管基极-发射极电压进行相互补偿。1980年，Tsividis通过实验推翻了传统带隙基准源隐含的一个基本假设——硅的带隙电压与温度的关系是线性的。
如上所述，Widlar首次提出的传统带隙基准电路，利用与温度成正相关的电压和与温度负相关的电压加权相加，通过设置合适的加权系数，得到与温度无关输出电压。随后，Brokaw于1974年提出了改进的带隙基准结构，提高了基准电压的精度，请参考图1，示出了传统带隙基准电压源电路。利用运算放大器的虛短虚断特性以及双极型晶体管发射结的电流电压关系，可以得到基准输出电压为：
式中，VT为热电压，与绝对温度成正比；VBE3与绝对温度成反比。通过设置合适的R1、R2和Q2:Q1的比例N值即可得到与温度无关的电压。理论上，传统的一阶带隙基准温度系数一般为25~50ppm/°C，且功耗较高。
随着科技的进步，对于基准源电路的要求日益苛刻。低功耗、低输入输出电压、低温漂系数、抗干扰能力强的基准源电路逐渐成为设计者追求的目标。现有带隙基准源电路采用双极晶体管作为有源器件，功耗通常比较高，平均静态电流在μA级。引入开关电容可以使功耗降低至nW级，但是其输出基准电压的纹波是比较严重的问题。对于带隙基准源电路来说，如何找到更加可行的方案，在保持极低温度系数的同时，有效降低功耗，是仍待解决的问题。尽管降低电流、改变工作模式虽然都是可行方法，但是都没有得到好的效果。
混合基准源电路在一定程度上降低了带隙基准源电路的功耗，但是也引入了MOS器件的劣势。总体来看，大部分混合基准既无法得到极低功耗也无法达到极低温漂系数，混合基准源更倾向于被作为传统带隙基准向CMOS基准的一个过渡，随着对于功耗或者精度的极致追求，这种方法并不受到研究者的青睐，因此在最近几年也没有比较具有代表性的研究成果出现。
对于CMOS基准源最主要的设计难点还是在于如何有效地降低工艺偏差对电路的影响。MOSFET中阈值电压和迁移率都是温度的函数，受工艺影响，所以带隙基准电路中的很多曲率校正技术很少应用于对应的CMOS基准电路中，这是用全MOS管设计低温度系数、高精度基准的困难所在，CMOS基准得到广泛应用的关键前提便是解决工艺偏差对基准电路性能的影响。
发明内容
针对现有技术中存在的问题，提供了一种电压电流复用带隙基准源，旨在降低功耗的同时减少设计复杂度以及工艺偏差对基准电路性能的影响。该基准源适用于对面积以及功耗有苛刻要求的低功耗基准电路。
本发明第一方面提出一种电压电流复用带隙基准源，包括：
运算放大电路，接收电源电压并与基准电压产生电路连接，用于提供负反馈实现对基准电压产生电路的电压控制；所述运算放大电路由MOS管组成；
基准电压产生电路，包括连接的基准电压输出电路和电压差产生电路，所述电压差产生电路用于实现电压差的获取，所述基准电压输出电路用于产生并输出基准电压；
所述基准电压同时复用至运算放大电路。
进一步的，所述运算放大电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第五NMOS管以及第六NMOS管；电源电压分别输入至第一PMOS管和第二PMOS管的源极，所述第一PMOS管的栅极分别与第一PMOS管的漏极、第二PMOS管的栅极、第一NMOS管的漏极连接，所述第二PMOS管的漏极与第二NMOS管的漏极连接，所述第一NMOS管的栅极与第二NMOS管的栅极连接，所述第一NMOS管的源极接至第五NMOS管的漏极；所述第二NMOS管的源极接至第六NMOS管的漏极；所述第五NMOS管与第六NMOS管的源极同时接地，所述第五NMOS管与第六NMOS管的栅极分别与基准电压产生电路连接；所述第一NMOS管的栅极还与基准电压产生电路连接，接收产生的基准电压；所述第二PMOS管与第二NMOS管的公共节点与基准电压产生电路连接。
进一步的，所述基准电压产生电路中，基准电压输出电路包括第三NMOS管，电压差产生电路包括第一电阻、第二电阻、第三电阻、第四电阻、第一三极管、第二三极管；所述第三NMOS管的漏极接收电源电压，第三NMOS管的栅极接至运算放大电路中第二PMOS管与第二NMOS管的公共节点，第三NMOS管的源极接至第四电阻的第一端；所述第四电阻的第二端接至第三电阻的第一端，第三电阻的第二端分别接至第一电阻、第二电阻的第一端，第一电阻的第二端接至第一三极管的第一端，第二电阻的第二端接至第二三极管的第一端；所述第一三极管的第二端接至第二电阻的第二端，所述第二三极管的第二端接至第二电阻的第一端，所述第一三极管和第二三极管的第三端同时接地；所述第一电阻的第二端还接至运算放大电路中第五NMOS管的栅极，所述第二电阻的第二端还接至运算放大电路中第六NMOS管的栅极；所述第三NMOS管与第四电阻的公共节点输出基准电压，同时该公共节点与运算放大电路中的第一NMOS管和第二NMOS管的栅极连接。
进一步的，所述第一三极管和第二三极管均为NPN型三极管，此时，第一三极管的第一端、第二端以及第三端分别对应集电极、基极以及发射极；第二三极管的第一端、第二端以及第三端分别对应集电极、基极以及发射极。
本发明第二方面提出了一种电压电流复用带隙基准源，包括：
运算放大电路，接收电源电压并与基准电压产生电路连接，用于完成信号放大；所述运算放大电路由MOS管组成；
基准电压产生电路，包括连接的基准电压输出电路和电压差产生电路，所述电压差产生电路用于实现电压差的获取，所述基准电压输出电路用于产生并输出基准电压；所述基准电压同时复用至运算放大电路；
基准电流产生电路，与基准电压产生电路连接，用于产生基准电流。
进一步的，所述运算放大电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第五NMOS管以及第六NMOS管；电源电压分别输入至第一PMOS管和第二PMOS管的源极，所述第一PMOS管的栅极分别与第一PMOS管的漏极、第二PMOS管的栅极、第一NMOS管的漏极连接，所述第二PMOS管的漏极与第二NMOS管的漏极连接，所述第一NMOS管的栅极与第二NMOS管的栅极连接，所述第一NMOS管的源极接至第五NMOS管的漏极；所述第二NMOS管的源极接至第六NMOS管的漏极；所述第五NMOS管与第六NMOS管的源极同时接地，所述第五NMOS管与第六NMOS管的栅极分别与基准电压产生电路连接；所述第一NMOS管的栅极还与基准电压产生电路连接，接收产生的基准电压；所述第二PMOS管与第二NMOS管的公共节点与基准电压产生电路连接。
进一步的，所述基准电压产生电路中，基准电压输出电路包括第三NMOS管，电压差产生电路包括第一电阻、第二电阻、第三电阻、第四电阻、第一三极管、第二三极管；所述第三NMOS管的漏极接收电源电压，第三NMOS管的栅极接至运算放大电路中第二PMOS管与第二NMOS管的公共节点，第三NMOS管的源极接至第四电阻的第一端；所述第四电阻的第二端接至第三电阻的第一端，第三电阻的第二端分别接至第一电阻、第二电阻的第一端，第一电阻的第二端接至第一三极管的第一端，第二电阻的第二端接至第二三极管的第一端；所述第一三极管的第二端接至第二电阻的第二端，所述第二三极管的第二端接至第二电阻的第一端，所述第一三极管和第二三极管的第三端同时接地；所述第一电阻的第二端还接至运算放大电路中第五NMOS管的栅极，所述第二电阻的第二端还接至运算放大电路中第六NMOS管的栅极；所述第三NMOS管与第四电阻的公共节点输出基准电压，同时该公共节点与运算放大电路中的第一NMOS管和第二NMOS管的栅极连接。
进一步的，所述基准电流产生电路包括第四NMOS管以及第三三极管，所述第三三极管的第一端接至第四NMOS管的源极，第三三极管的第二端接至基准电压产生电路中的第二三极管的第二端，第三三极管的第三端接地；所述第四NMOS管的栅极接至基准电压产生电路中的第三电阻和第四电阻的公共节点，第四NMOS管的漏极输出基准电流。
进一步的，所述第一三极管、第二三极管和第三三极管均为NPN型三极管，此时，第一三极管的第一端、第二端以及第三端分别对应集电极、基极以及发射极；第二三极管的第一端、第二端以及第三端分别对应集电极、基极以及发射极；第三三极管的第一端、第二端以及第三端分别对应集电极、基极以及发射极。
与现有技术相比，采用上述技术方案的有益效果为：
1、本发明提出的电压电流复用带隙基准源电路结构，减少了直流偏置结构的设计，降低了带隙基准的功耗，节省了芯片面积。
2、本发明提出的电压差ΔVBE产生电路，基于三极管基极电压直接求差，降低对运放的要求，从而可以减少运放的功耗。
附图说明
图1为传统带隙基准电路。
图2为本发明一实施例提出的电压电流复用带隙基准源。
图3为本发明另一实施例提出的电压电流复用带隙基准源。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的模块或具有相同或类似功能的模块。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。相反，本发明的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。
在低功耗设计中，为了降低带隙基准的整体功耗并减少基准电路的面积占用。本发明采用一种新型的电路拓扑结构，多处复用电压电流，降低了基准电路的电路复杂度，从根本上降低功耗。同时，在该电路结构中提出了一种相对更好的温度系数补偿方式，降低器件数量的同时降低对运放的要求，再结合亚阈值工作低电流，从而降低带隙基准整体功耗。最终实现结构简单、面积优化且功耗极低的nA级带隙基准电路。
实施例1
请参考图2，本实施例提出了一种电压电流复用带隙基准源，通过复用电压电流，降低电路的复杂度，该带隙基准源主要包括运算放大电路和基准电压产生电路两部分。
对于运算放大电路，其与基准电压产生电路连接，主要用于提供负反馈实现对基准电压产生电路的电压控制。
对于基准电压产生电路，其包括基准电压输出电路和电压差产生电路两部分，均与运算放大电路连接，电压差产生电路用于实现电压差的获取，基准电压输出电路用于产生并输出基准电压。需要说明的是，基准电压同时复用至运算放大电路，以此降低电路复杂度。
请继续参考图2，本实施例中运算放大电路采用MOS管实现。具体地，该运算放大电路包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、第五NMOS管MN5以及第六NMOS管MN6；电源电压VDD分别输入至第一PMOS管MP1和第二PMOS管MP2的源极，所述第一PMOS管MP1的栅极分别与第一PMOS管MP1的漏极、第二PMOS管MP2的栅极、第一NMOS管MN1的漏极连接，所述第二PMOS管MP2的漏极与第二NMOS管MN2的漏极连接，所述第一NMOS管MN1的栅极与第二NMOS管MN2的栅极连接，所述第一NMOS管MN1的源极接至第五NMOS管MN5的漏极；所述第二NMOS管MN2的源极接至第六NMOS管MN6的漏极；所述第五NMOS管MN5与第六NMOS管MN6的源极同时接地，所述第五NMOS管MN5与第六NMOS管MN6的栅极分别与基准电压产生电路连接；所述第一NMOS管MN1的栅极还与基准电压产生电路连接，接收产生的基准电压；所述第二PMOS管MP2与第二NMOS管MN2的公共节点与基准电压产生电路连接。通过该电路可以通过负反馈实现对基准电压产生电路中X、Y点的电压控制，即使得VX=VY=VB1。其中，VB1为第一三极管Q1的基极电压。
对于基准电压产生电路中的基准电压输出电路包括第三NMOS管MN3，而电压差产生电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一三极管Q1、第二三极管Q2。
基准电压输出电路中，第三NMOS管MN3的漏极接收电源电压VDD，第三NMOS管MN3的栅极接至运算放大电路中第二PMOS管MP2与第二NMOS管MN2的公共节点，第三NMOS管MN3的源极接至电压差产生电路中的第四电阻R4的第一端。实际应用中，由第三NMOS管MN3与第四电阻R4的公共节点输出基准电压，同时该公共节点与运算放大电路中的第一NMOS管MN1和第二NMOS管MN2的栅极连接，提供基准电压复用。
电压差产生电路中，第四电阻R4的第二端接至第三电阻R3的第一端，第三电阻R3的第二端分别接至第一电阻R1、第二电阻R2的第一端，第一电阻R1的第二端接至第一三极管Q1的第一端，第二电阻R2的第二端接至第二三极管Q2的第一端；所述第一三极管Q1的第二端接至第二电阻R2的第二端，所述第二三极管Q2的第二端接至第二电阻R2的第一端，所述第一三极管Q1和第二三极管Q2的第三端同时接地；所述第一电阻R1的第二端还接至运算放大电路中第五NMOS管MN5的栅极，所述第二电阻R2的第二端还接至运算放大电路中第六NMOS管MN6的栅极，接收运算放大电路提供的信号。
在一个优选实施例中，第一三极管Q1和第二三极管Q2均为NPN型三极管，此时，第一三极管Q1的第一端、第二端以及第三端分别对应集电极、基极以及发射极；第二三极管Q2的第一端、第二端以及第三端分别对应集电极、基极以及发射极。
对于本实施例提出的电压电流复用带隙基准源，请继续参考图2，通过将第一三极管Q1、第二三极管Q2的发射极短接在一起，同时将第一三极管Q1的基极接在第二电阻R2的第二端，将第二三极管Q2的基极接在第二电阻R2的第一端，在第二电阻上实现了VB2-VB1=(VB2-VE2)-(VB1-VE1)=VBE2-VBE1=ΔVBE=VTlnN，其中，VB2、VB1分别为第二三级管Q2、第一三极管Q1的基极电压，其中，VE2、VE1分别为第二三级管Q2、第一三极管Q1的发射机电压，其中，VBE2、VBE1分别为第二三级管Q2、第一三极管Q1的基极电压与发射极电压差，N为第一三极管Q1、第二三级管Q2的电流比值，VT为三极管温度电压当量。
又由于运放的虚短特性，此时VX=VY=VBE1，故在R1、R2=R1上流过的电流均为R2VTlnN，故有VOUT=VBE1+2（R4+R3）VTlnN/R2。由此，在实际设计时，只需要调整电阻阻值使其满足2（R4+R3）lnN/R2=17.2则可以得到零温系数的基准电压VOUT。同时，基准电压VOUT可以复用为运放共栅管的偏置电压，在减少一路偏置电流的同时形成负反馈。由于VX、VY、VOUT的电压不随VDD改变而有很大的改变，故该基准源可以适用于电源电压VDD变化较大的应用场景。
实施例2
本实施例提出了一种电压电流复用带隙基准源，其与实施例1的区别在于同时提供了一个低噪声的基准电流，基本结构相同。
请参考图3，该带隙基准源主要包括运算放大电路、基准电压产生电路以及基准电流产生电路三部分。
对于运算放大电路，其与基准电压产生电路连接，主要用于接收电源电压VDD并完成信号放大，并传输至基准电压产生带电路。
对于基准电压产生电路，其包括基准电压输出电路和电压差产生电路两部分，均与运算放大电路连接，电压差产生电路用于实现电压差的获取，基准电压输出电路用于产生并输出基准电压。需要说明的是，基准电压同时复用至运算放大电路，以此降低电路复杂度。
对于基准电流产生电路，其与基准电压产生电路连接，复用其内部的电流进而产生基准电流。本实施例中，基准电流产生电路复用第二三极管Q2的电流以及基准电压产生电路的电压组成高输出阻抗的电流源。
请继续参考图3，在本实施例中，运算放大电路同样采用MOS管实现。具体地，该运算放大电路包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、第五NMOS管MN5以及第六NMOS管MN6；电源电压VDD分别输入至第一PMOS管MP1和第二PMOS管MP2的源极，所述第一PMOS管MP1的栅极分别与第一PMOS管MP1的漏极、第二PMOS管MP2的栅极、第一NMOS管MN1的漏极连接，所述第二PMOS管MP2的漏极与第二NMOS管MN2的漏极连接，所述第一NMOS管MN1的栅极与第二NMOS管MN2的栅极连接，所述第一NMOS管MN1的源极接至第五NMOS管MN5的漏极；所述第二NMOS管MN2的源极接至第六NMOS管MN6的漏极；所述第五NMOS管MN5与第六NMOS管MN6的源极同时接地，所述第五NMOS管MN5与第六NMOS管MN6的栅极分别与基准电压产生电路连接；所述第一NMOS管MN1的栅极还与基准电压产生电路连接，接收产生的基准电压；所述第二PMOS管MP2与第二NMOS管MN2的公共节点与基准电压产生电路连接。
对于基准电压产生电路中的基准电压输出电路包括第三NMOS管MN3，而电压差产生电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一三极管Q1、第二三极管Q2。
基准电压输出电路中，第三NMOS管MN3的漏极接收电源电压VDD，第三NMOS管MN3的栅极接至运算放大电路中第二PMOS管MP2与第二NMOS管MN2的公共节点，第三NMOS管MN3的源极接至电压差产生电路中的第四电阻R4的第一端。实际应用中，由第三NMOS管MN3与第四电阻R4的公共节点输出基准电压，同时该公共节点与运算放大电路中的第一NMOS管MN1和第二NMOS管MN2的栅极连接，提供基准电压复用。
电压差产生电路中，第四电阻R4的第二端接至第三电阻R3的第一端，第三电阻R3的第二端分别接至第一电阻R1、第二电阻R2的第一端，第一电阻R1的第二端接至第一三极管Q1的第一端，第二电阻R2的第二端接至第二三极管Q2的第一端；所述第一三极管Q1的第二端接至第二电阻R2的第二端，所述第二三极管Q2的第二端接至第二电阻R2的第一端，所述第一三极管Q1和第二三极管Q2的第三端同时接地；所述第一电阻R1的第二端还接至运算放大电路中第五NMOS管MN5的栅极，所述第二电阻R2的第二端还接至运算放大电路中第六NMOS管MN6的栅极，接收运算放大电路提供的信号。
请继续参考图3，基准电流产生电路包括第四NMOS管MN4以及第三三极管Q3，所述第三三极管Q3的第一端接至第四NMOS管MN4的源极，第三三极管Q3的第二端接至基准电压产生电路中的第二三极管Q2的第二端，第三三极管Q3的第三端接地；所述第四NMOS管MN4的栅极接至基准电压产生电路中的第三电阻R3和第四电阻R4的公共节点，第四NMOS管MN4的漏极输出基准电流。
在一个优选实施例中，第一三极管Q1、第二三极管Q2和第三三极管Q3均为NPN型三极管，此时，第一三极管Q1的第一端、第二端以及第三端分别对应集电极、基极以及发射极；第二三极管Q2的第一端、第二端以及第三端分别对应集电极、基极以及发射极；第三三极管Q3的第一端、第二端以及第三端分别对应集电极、基极以及发射极。
本实施例通过增加基准电流产生电路，通过第三三极管Q3复用第二三极管Q2的电流做电流镜，利用了三极管的低噪声特性为系统提供了一个低噪声的电流源，同时复用第三电阻R3、第四电阻R4中间点的电压为第四MOS管MN4提供一个偏置电压，进而实现一个具有较大输出阻抗的参考电流源基准。
本发明采用一种新型的电路拓扑结构，多处复用电压电流，降低了基准电路的电路复杂度，从根本上降低功耗，能够实现同时提供基准电压和基准电流。该电压电流复用带隙基准源采用了新的温度系数补偿方式，降低器件数量的同时降低对运放的要求，再结合亚阈值工作低电流，从而降低带隙基准整体功耗，最终实现结构简单、面积优化且功耗极低的nA级带隙基准电路。
对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义；实施例中的附图用以对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (4)

1.一种电压电流复用带隙基准源，其特征在于，包括：
运算放大电路，接收电源电压并与基准电压产生电路连接，用于提供负反馈实现对基准电压产生电路的电压控制；
基准电压产生电路，包括连接的基准电压输出电路和电压差产生电路，所述电压差产生电路用于实现电压差的获取，所述基准电压输出电路用于产生并输出基准电压；
所述基准电压同时复用至运算放大电路；
所述运算放大电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第五NMOS管以及第六NMOS管；电源电压分别输入至第一PMOS管和第二PMOS管的源极，所述第一PMOS管的栅极分别与第一PMOS管的漏极、第二PMOS管的栅极、第一NMOS管的漏极连接，所述第二PMOS管的漏极与第二NMOS管的漏极连接，所述第一NMOS管的栅极与第二NMOS管的栅极连接，所述第一NMOS管的源极接至第五NMOS管的漏极；所述第二NMOS管的源极接至第六NMOS管的漏极；所述第五NMOS管与第六NMOS管的源极同时接地，所述第五NMOS管与第六NMOS管的栅极分别与基准电压产生电路连接；所述第一NMOS管的栅极还与基准电压产生电路连接，接收产生的基准电压；所述第二PMOS管与第二NMOS管的公共节点与基准电压产生电路连接；
所述基准电压产生电路中，基准电压输出电路包括第三NMOS管，电压差产生电路包括第一电阻、第二电阻、第三电阻、第四电阻、第一三极管、第二三极管；所述第三NMOS管的漏极接收 电源电压，第三NMOS管的栅极接至运算放大电路中第二PMOS管与第二NMOS管的公共节点，第三NMOS管的源极接至第四电阻的第一端；所述第四电阻的第二端接至第三电阻的第一端，第三电阻的第二端分别接至第一电阻、第二电阻的第一端，第一电阻的第二端接至第一三极管的第一端，第二电阻的第二端接至第二三极管的第一端；所述第一三极管的第二端接至第二电阻的第二端，所述第二三极管的第二端接至第二电阻的第一端，所述第一三极管和第二三极管的第三端同时接地；所述第一电阻的第二端还接至运算放大电路中第五NMOS管的栅极，所述第二电阻的第二端还接至运算放大电路中第六NMOS管的栅极；所述第三NMOS管与第四电阻的公共节点输出基准电压，同时该公共节点与运算放大电路中的第一NMOS管和第二NMOS管的栅极连接。
2.根据权利要求1所述的电压电流复用带隙基准源，其特征在于，所述第一三极管和第二三极管均为NPN型三极管，此时，第一三极管的第一端、第二端以及第三端分别对应集电极、基极以及发射极；第二三极管的第一端、第二端以及第三端分别对应集电极、基极以及发射极。
3.一种电压电流复用带隙基准源，其特征在于，包括：
运算放大电路，接收电源电压并与基准电压产生电路连接，用于完成信号放大；
基准电压产生电路，包括连接的基准电压输出电路和电压差产生电路，所述电压差产生电路用于实现电压差的获取，所述基准电压输出电路用于产生并输出基准电压；所述基准电压同时复用至运算放大电路；
基准电流产生电路，与基准电压产生电路连接，用于产生基准电流；
所述运算放大电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第五NMOS管以及第六NMOS管；电源电压分别输入至第一PMOS管和第二PMOS管的源极，所述第一PMOS管的栅极分别与第一PMOS管的漏极、第二PMOS管的栅极、第一NMOS管的漏极连接，所述第二PMOS管的漏极与第二NMOS管的漏极连接，所述第一NMOS管的栅极与第二NMOS管的栅极连接，所述第一NMOS管的源极接至第五NMOS管的漏极；所述第二NMOS管的源极接至第六NMOS管的漏极；所述第五NMOS管与第六NMOS管的源极同时接地，所述第五NMOS管与第六NMOS管的栅极分别与基准电压产生电路连接；所述第一NMOS管的栅极还与基准电压产生电路连接，接收产生的基准电压；所述第二PMOS管与第二NMOS管的公共节点与基准电压产生电路连接；
所述基准电压产生电路中，基准电压输出电路包括第三NMOS管，电压差产生电路包括第一电阻、第二电阻、第三电阻、第四电阻、第一三极管、第二三极管；所述第三NMOS管的漏极接收电源电压，第三NMOS管的栅极接至运算放大电路中第二PMOS管与第二NMOS管的公共节点，第三NMOS管的源极接至第四电阻的第一端；所述第四电阻的第二端接至第三电阻的第一端，第三电阻的第二端分别接至第一电阻、第二电阻的第一端，第一电阻的第二端接至第一三极管的第一端，第二电阻的第二端接至第二三极管的第一端；所述第一三极管的第二端接至第二电阻的第二端，所述第二三极管的第二端接至第二电阻的第一端，所述第一三极管和第二三极管的第三端同时接地；所述第一电阻的第二端还接至运算放大电路中第五NMOS管的栅极，所述第二电阻的第二端还接至运算放大电路中第六NMOS管的栅极；所述第三NMOS管与第四电阻的公共节点输出基准电压，同时该公共节点与运算放大电路中的第一NMOS管和第二NMOS管的栅极连接；
所述基准电流产生电路包括第四NMOS管以及第三三极管，所述第三三极管的第一端接至第四NMOS管的源极，第三三极管的第二端接至基准电压产生电路中的第二三极管的第二端，第三三极管的第三端接地；所述第四NMOS管的栅极接至基准电压产生电路中的第三电阻和第四电阻的公共节点，第四NMOS管的漏极输出基准电流。
4.根据权利要求3所述的电压电流复用带隙基准源，其特征在于，所述第一三极管、第二三极管和第三三极管均为NPN型三极管，此时，第一三极管的第一端、第二端以及第三端分别对应集电极、基极以及发射极；第二三极管的第一端、第二端以及第三端分别对应集电极、基极以及发射极；第三三极管的第一端、第二端以及第三端分别对应集电极、基极以及发射极。
CN202410452854.7A 2024-04-16 2024-04-16 一种电压电流复用带隙基准源 Active CN118051088B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410452854.7A CN118051088B (zh) 2024-04-16 2024-04-16 一种电压电流复用带隙基准源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410452854.7A CN118051088B (zh) 2024-04-16 2024-04-16 一种电压电流复用带隙基准源

Publications (2)

Publication Number Publication Date
CN118051088A CN118051088A (zh) 2024-05-17
CN118051088B true CN118051088B (zh) 2024-06-21

Family

ID=91048777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410452854.7A Active CN118051088B (zh) 2024-04-16 2024-04-16 一种电压电流复用带隙基准源

Country Status (1)

Country Link
CN (1) CN118051088B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013200767A (ja) * 2012-03-26 2013-10-03 Toyota Motor Corp バンドギャップリファレンス回路
CN107560747A (zh) * 2017-09-26 2018-01-09 珠海格力电器股份有限公司 一种温度检测方法及其装置、集成电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069709A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Band gap reference voltage generator for low power
CN202120153U (zh) * 2011-05-31 2012-01-18 比亚迪股份有限公司 一种带隙基准电压产生电路
CN103135652B (zh) * 2011-11-25 2014-12-10 深圳市博驰信电子有限责任公司 一种带隙基准电路、电源保护电路及电源
JP6136480B2 (ja) * 2013-04-03 2017-05-31 トヨタ自動車株式会社 バンドギャップリファレンス回路
CN104503528B (zh) * 2014-12-24 2016-03-30 电子科技大学 一种降低失调影响的低噪声带隙基准电路
CN105867500B (zh) * 2016-04-27 2017-10-24 上海华虹宏力半导体制造有限公司 带隙基准源电路
CN108073218B (zh) * 2016-11-08 2019-12-03 中芯国际集成电路制造(上海)有限公司 运算放大器电路及带隙基准源
CN106774594B (zh) * 2017-02-16 2018-02-16 珠海格力电器股份有限公司 低温漂基准电压电路
TWI720610B (zh) * 2019-09-10 2021-03-01 新唐科技股份有限公司 帶隙參考電壓產生電路
CN111273722B (zh) * 2020-02-05 2021-03-30 电子科技大学 一种高电源抑制比的双环控制带隙基准电路
CN114489221B (zh) * 2022-01-11 2024-01-26 山东师范大学 一种带隙基准电压源电路及带隙基准电压源
CN115357087B (zh) * 2022-09-26 2024-01-19 杭州万高科技股份有限公司 带隙基准电路
CN115562431A (zh) * 2022-10-17 2023-01-03 上海赛鹰微电子有限公司 带隙基准电路
CN116382402B (zh) * 2023-03-21 2024-01-12 辰芯半导体（深圳）有限公司 带隙基准电压产生电路和集成电路
CN117170452A (zh) * 2023-08-17 2023-12-05 浙江大学 一种低功耗带隙基准电压源
CN117519398A (zh) * 2023-11-02 2024-02-06 中国科学技术大学 全mos电压基准电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013200767A (ja) * 2012-03-26 2013-10-03 Toyota Motor Corp バンドギャップリファレンス回路
CN107560747A (zh) * 2017-09-26 2018-01-09 珠海格力电器股份有限公司 一种温度检测方法及其装置、集成电路

Also Published As

Publication number Publication date
CN118051088A (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
CN108052154B (zh) 一种无运放高阶低温漂带隙基准电路
CN101630176B (zh) 低电压cmos带隙基准电压源
CN106959723A (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN112987836B (zh) 一种高性能的带隙基准电路
CN1080742A (zh) 使用cmos晶体管的基准电压发生器
CN113050743B (zh) 一种输出多种温度系数的电流基准电路
CN102385412A (zh) 一种低电压带隙基准源产生电路
CN111077933A (zh) 一种低温度系数cmos基准电压源
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN210666511U (zh) 一种超低功耗电压基准电路
CN116880644A (zh) 一种高阶曲率温度补偿带隙基准电路
CN117170452A (zh) 一种低功耗带隙基准电压源
CN118051088B (zh) 一种电压电流复用带隙基准源
CN109388171B (zh) 一种带隙基准电压源及电子设备
CN115357087B (zh) 带隙基准电路
CN111752325A (zh) 一种高精度线性稳压电路
CN108181968B (zh) 一种基准电压产生电路
CN114489222B (zh) 一种用于电源芯片的带隙基准电路
CN113885634B (zh) 一种适用于低电流增益型npn三极管的带隙基准电压源
CN115840486A (zh) 一种曲率补偿带隙基准电路
CN211087041U (zh) 一种低温度系数cmos基准电压源
CN117519403B (zh) 一种带隙基准电路以及电子设备
CN213276404U (zh) 一种低压低功耗的带隙基准电路
CN114706442B (zh) 一种低功耗带隙基准电路
CN111966158B (zh) 一种互补式低漂移的恒流源及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant