CN114139692B - 一种基于模拟态架构的cmos人工神经元功能电路 - Google Patents

一种基于模拟态架构的cmos人工神经元功能电路 Download PDF

Info

Publication number
CN114139692B
CN114139692B CN202111445121.3A CN202111445121A CN114139692B CN 114139692 B CN114139692 B CN 114139692B CN 202111445121 A CN202111445121 A CN 202111445121A CN 114139692 B CN114139692 B CN 114139692B
Authority
CN
China
Prior art keywords
tube
nmos tube
electrode
pmos tube
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111445121.3A
Other languages
English (en)
Other versions
CN114139692A (zh
Inventor
刘博�
段文娟
张伟哲
王阁藩
王金婵
王琳
朱桂林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henan University of Science and Technology
Original Assignee
Henan University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henan University of Science and Technology filed Critical Henan University of Science and Technology
Priority to CN202111445121.3A priority Critical patent/CN114139692B/zh
Publication of CN114139692A publication Critical patent/CN114139692A/zh
Application granted granted Critical
Publication of CN114139692B publication Critical patent/CN114139692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种基于模拟态架构的CMOS人工神经元功能电路，属于半导体集成电路设计领域以及人工智能领域，本发明设计了一种模拟态CMOS人工神经元电路，其中包含两种激活函数电路。所述模拟电路结构主要有两个电路组成，第一个电路为乘法器，采用吉尔伯特乘法器的架构，对输入的电压信号进行相乘并输出乘积电流。第二个电路为激活函数电路，该电路的作用是为神经网络提供非线性的因素，为ReLu激活函数电路或Tanh激活函数电路。由乘法器和激活电路组成的神经网络电路能够拟合任意曲线，同时也能完成神经网络的学习过程。

Description

一种基于模拟态架构的CMOS人工神经元功能电路
技术领域
本发明属于半导体集成电路设计领域以及人工智能领域，具体涉及一种基于模拟态架构的CMOS人工神经元功能电路。
背景技术
随着人工智能技术的发展，神经网络得到广泛的应用。神经网络是由多层人工神经元组成的网络，人工神经元是对生物神经元的简单数学建模。
由于神经网络的特殊性，需要专用的硬件结构来实现其快速有效的工作状态。神经网络是并行的数据结构，其电路结构多为重复的单元组成并且电路规模大。
近几年，随着集成电路的飞速发展，超大规模集成电路的实现，使得集成电路具有微型化、速度快、功耗低等特点。同时专用集成电路可以针对神经网络的工作方式进行设计，并且可以实现以电信号代替生物电信号进行传输，非常适合专用神经网络的硬件结构的实现。
现有的神经网络的硬件架构主要有数字集成电路组成，数字集成电路具有高精度、高抗噪性、易于通信和计算的特点。但是，由数字集成电路设计的神经网络结构，其晶体管的使用数量相较于模拟电路至少要增加一个数量级。这也导致了数字神经网络电路的版图面积大、功耗高和延时高等缺点。而由乘法器、加法器和非线性电路等模拟电路模块组成的模拟神经网络架构不仅电路芯片面积更小，工作速度更快，而且模拟神经网络电路以模拟电信号代替生物电信号的传输方式，更贴近人脑神经元的工作方式。
发明内容
针对上述问题，本发明的目的在于提供一种基于模拟态架构的CMOS人工神经元功能电路。本发明提出两种激活函数，即ReLu和Tanh激活函数，该电路结构简单，与乘法器组成的神经网络电路能够拟合任意曲线，同时能完成神经网络的学习过程。
为了实现上述目的，本发明采用的具体方案为：
一种基于模拟态结构的CMOS人工神经元功能电路，包括乘法器和为神经网络提供非线性因素的激活函数电路；所述乘法器采用吉尔伯特乘法器的架构，对输入的电压信号进行相乘并输出乘积电流；所述激活函数电路为ReLu激活函数电路或Tanh激活函数电路；所述乘法器包括电压转尾电流模块、差分放大器模块和威尔逊电流镜模块；所述乘法器由MN1～MN9和MP1～MP7组成，所述电压转尾电流模块通过MN1和MP1管输入权重信号VW；所述差分放大器模块通过MN6管和MN9管接入输入信号VIN；所述乘法器的输出电流信号通过MP7管的漏极和MN7管、MN9管的漏极流出传递给激活函数电路；
所述Relu激活函数电路结构由两级电流镜组成；MN10和MN11组成第一级电流镜，所述第一级电流镜只传输正向输入的IIN信号，即传输流出乘法器部分的电流；MP8、MP9、MP10和MP11组成第二级电流镜，对传输的电流信号进行反向并输入到电阻R0，使得电阻输出大于0的电压信号；
所述Tanh激活函数电路模块分为两级，分别为第一级电流转电压模块和第二级差分放大器模块；所述第一级电流转电压模块由MP12和MN12组成，通过栅极和漏极连接的形式，使晶体管处于饱和区，将输入的电流信号转换为电压信号；所述第二级差分放大器模块由晶体管MP13、MP14、MN13、MN14和MN15组成，MP13和MP14为电流镜，MN13和MN14为差分对管，MN15是尾电流晶体管；R1将输出电流转换为电压，电路的输出电压公式为：MN15处于线性区，尾电流Itail不为恒定值。
作为对上述人工神经元功能模块的进一步优化，所述乘法器中，第一NMOS管的漏极接VDD、源极接第二NMOS管的漏极、栅极接VW；第二NMOS管栅极和漏极连接，同时连接到第四NMOS管的栅极；第二NMOS管和第四NMOS管的源极接VEE，第四NMOS管的漏极接第六NMOS管和第七NMOS管的源极；
第一PMOS管的源极接VEE，漏极接第二PMOS管的源极，栅极接VW；第二PMOS管的栅极和源极连接，同时连接到第三PMOS管的栅极；第二PMOS管和第三PMOS管的漏极接VDD；第三NMOS管的栅极和漏极连接，同时连第三PMOS管的源极和第五NMOS管的栅极；第三NMOS管和第五NMOS管的源极接VEE；第五NMOS管的漏极接第八NMOS管和第九NMOS管的源极；第六NMOS管和第九NMOS管的栅极接VIN，第七NMOS管和第八NMOS管的栅极接VSS；第六NMOS管和第八NMOS管的漏极连接，同时接第六PMOS管的漏极；第七NMOS管和第九NMOS管的漏极连接，同时接第七PMOS管的漏极；第六PMOS管的栅极和漏极连接，同时接第七PMOS管的栅极；第六PMOS管的源极和第四PMOS管的漏极连接；第七PMOS管的源极接第五PMOS管的漏极；第五PMOS管的栅极和漏极连接，同时接第四PMOS管的栅极；第四PMOS管和第五PMOS管的源极接VDD。
作为对上述人工神经元功能模块的进一步优化，所述ReLu激活函数中，第十NMOS管的栅极和漏极连接，同时接入乘法器的输出；第十NMOS管和第十一NMOS管的源极接VSS；第十一NMOS管的漏极接第十PMOS管的漏极；第十PMOS管的栅极和漏极连接，同时接第十一PMOS管的栅极；第十PMOS管的源极接第八PMOS管的漏极；第十一PMOS管的源极接第九PMOS管的漏极，第九PMOS管的栅极和漏极连接，同时接第八PMOS管的栅极；第八PMOS管和第九PMOS管的源极接VDD；R0的一端接第十一PMOS管的漏极为电压输出，另一端接VSS。
作为对上述人工神经元功能模块的进一步优化，所述Tanh激活函数中，第十二NMOS管的源极接VEE，第十二PMOS管的源极结VDD；第十二NMOS管的栅极和漏极连接，第十二PMOS管的栅极和漏极连接，同时连接第十二NMOS管的栅极和漏极，并接入乘法器的输入电流和第十三NMOS管的栅极；第十五NMOS管的源极接VEE，漏极结第十三NMOS管和第十四NMOS管的源极；第十三PMOS管的栅极和漏极连接，同时接第十三NMOS管的漏极和第十四PMOS管的栅极；第十三PMOS管和第十四PMOS管的源极接VDD；第十五NMOS管和第十四NMOS管的栅极接VSS；第十四NMOS管和第十四PMOS管的漏极连接，并接入R1的一端为输出电压信号，R1的另一端接VSS。
有益效果：
现阶段，常用的神经元架构都是基于数字电路实现的。而相较于数字电路实现的人工神经网络，采用模拟态电路架构实现的人工神经网络具有更小的面积和更低的功耗。本发明所提出的ReLu和Tanh激活函数结构简单，并且与经过尺度变换后的理想数学函数模型的平均相对误差分别为1.08％和2.85％，因此利于后续算法的建模和模型训练。
附图说明
图1是人工神经元模型图；
图2是乘法器电路图；
图3是乘法器输入输出波形图；
图4是乘法器双边带调幅输出波形图；
图5是ReLu激活函数电路图；
图6是ReLu激活函数输入输出波形图；
图7是Tanh激活函数电路图；
图8是Tanh激活函数输入输出波形图；
图9是单个人工神经元电路结构框图。
具体实施方式
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述。
在本文描述中，第一NMOS管即为MN1，第二NMOS管即为MN2……依此类推；第一PMOS管即为MP1，第二PMOS管即为MP2……依此类推。
本发明要提出了一种人工神经元的模拟态功能电路，该结构为可级联的重复单元，通过对该单元的复用、级联可构成大规模用于深度学习的类脑神经网络的模拟电路结构。
人工神经元的基本结构
人工神经元是对生物神经元的简单数学建模。单个生物神经元的模型是一个多输入单输出的信息处理单元。根据神经元的特性，对其进行建模如图1所示，其数学模型可以表示为：
其中xij表示输入信号，yj表示输出信号。wij为权重，用来调节输入信号的强弱关系。bj是偏置，是用来调整神经元被激活的难易程度的参数。激活函数f(x)为非线性函数，其目的是将输入信号的总和非线性的转化为输出信号。输入信号经过激活函数可以为整个神经元系统加入非线性，让神经元能够完成非线性系统的建模。
一种由乘法器和ReLu激活函数电路构成的人工神经元电路。
所述乘法器包括：电压转尾电流模块、差分放大器模块、威尔逊电流镜模块。所述电压转尾电流模块通过第一NMOS管和第一PMOS管输入权重信号VW；所述差分放大器模块通过第六NMOS管和第九NMOS管接入输入信号VIN；所述乘法器的输出电流信号通过第七PMOS管的漏极和第七NMOS管、第九NMOS管的漏极流出传递给ReLu激活函数。
第一NMOS管的漏极接VDD，源极接第二NMOS管的漏极，栅极接VW。第二NMOS管栅极和漏极连接，同时连接到第四NMOS管的栅极。第二NMOS管和第四NMOS管的源极接VEE。第四NMOS管的漏极接第六NMOS管和第七NMOS管的源极。
第一PMOS管的源极接VEE，漏极接第二PMOS管的源极，栅极接VW。第二PMOS管的栅极和源极连接，同时连接到第三PMOS管的栅极。第二PMOS管和第三PMOS管的漏极接VDD。第三NMOS管的栅极和漏极连接，同时连第三PMOS管的源极和第五NMOS管的栅极。第三NMOS管和第五NMOS管的源极接VEE。第五NMOS管的漏极接第八NMOS管和第九NMOS管的源极。第六NMOS管和第九NMOS管的栅极接VIN，第七NMOS管和第八NMOS管的栅极接VSS。第六NMOS管和第八NMOS管的漏极连接，同时接第六PMOS管的漏极。第七NMOS管和第九NMOS管的漏极连接，同时接第七PMOS管的漏极。第六PMOS管的栅极和漏极连接，同时接第七PMOS管的栅极。第六PMOS管的源极和第四PMOS管的漏极连接。第七PMOS管的源极接第五PMOS管的漏极。第五PMOS管的栅极和漏极连接，同时接第四PMOS管的栅极。第四PMOS管和第五PMOS管的源极接VDD。
所述ReLu激活函数，第十NMOS管的栅极和漏极连接，同时接入乘法器的输出。第十NMOS管和第十一NMOS管的源极接VSS。第十一NMOS管的漏极接第十PMOS管的漏极。第十PMOS管的栅极和漏极连接，同时接第十一PMOS管的栅极。第十PMOS管的源极接第八PMOS管的漏极。第十一PMOS管的源极接第九PMOS管的漏极，第九PMOS管的栅极和漏极连接，同时接第八PMOS管的栅极。第八PMOS管和第九PMOS管的源极接VDD。R0的一端接第十一PMOS管的漏极为电压输出，另一端接VSS。
所述Tanh激活函数包含：电流转电压模块、差分放大器模块；所述电流转电压模块传入乘法器的输出电流；第十二PMOS管和第十二NMOS管的栅极和漏极连接，同时接入乘法器的输出电流，将电流转换为节点电压VIN，并传入第十三NMOS管。所述差分放大器模块的输出电流由通过第四PMOS管的漏极和第三NMOS管的漏极流出，并接R1转为输出电压信号。
第十二NMOS管的源极接VEE，第十二PMOS管的源极结VDD。第十二NMOS管的栅极和漏极连接，第十二PMOS管的栅极和漏极连接，同时连接第十二NMOS管的栅极和漏极，并接入乘法器的输入电流和第十三NMOS管的栅极。第十五NMOS管的源极接VEE，漏极结第十三NMOS管和第十四NMOS管的源极。第十三PMOS管的栅极和漏极连接，同时接第十三NMOS管的漏极和第十四PMOS管的栅极。第十三PMOS管和第十四PMOS管的源极接VDD。第十五NMOS管和第十四NMOS管的栅极接VSS。第十四NMOS管和第十四PMOS管的漏极连接，并接入R1的一端为输出电压信号，R1的另一端接VSS。
乘法器：本发明提出的乘法器为电压输入电流输出型乘法器，能够完成四象限乘法。同时乘法器的输出信号为电流信号，在节点处电流汇合完成信号相加，有效减小电路版图面积。
如图2所示，其中MN4～MN9和MP4～MP7组成吉尔伯特乘法单元的主体结构。MN4、MN6和MN7以及MN5、MN8和MN9分别为吉尔伯特单元中的差分放大器部分。由MP4～MP7组成的威尔逊电流镜为吉尔伯特单元电流镜负载，该电流镜的输出电阻大，能够更精确地复制电流。并且能够有效的提高乘法器的带负载能力，使电路能够输出较大的电流。本发明通过控制MN4和MN5的栅极电压，来改变差分放大器的尾电流，使差分放大器的增益可变来完成乘法过程。
MN1和MP1分别将正负输入电压VW转换为电流，并通过MN2、MN3、MP2和MP3组成的电流镜结构转换为差分放大器的尾电流晶体管的栅极电压形成尾电流，所以MN1和MP1产生的电流与MN4和MN5产生的尾电流成比例关系。乘法器的输出电流公式：
对于输入的VW信号选择17个节点。选取的输入信号的电压节点VPn为：
Vp±8:(VW＝±0.900)；Vp±7:(VW＝±0.700)；Vp±6:(VW＝±0.564)；Vp±5:(VW＝±0.454)；Vp±4:(VW＝±0.335)；Vp±3:(VW＝±0.263)；Vp±2:(VW＝±0.174)；Vp±1:(VW＝±0.087)；Vp0:(VW＝0)
乘法器的直流仿真结果如图3所示，图中VPn表示所选取的17个节点对应的变量。则该乘法器满足公式IOUT≈5×10-5VINVPn。
在VIN端输入频率为500kHz、幅度为0.1V的正弦波信号，在VW输入频率为20kHz、幅度为0.9V的正弦波信号，乘法器的双边带调幅仿真结果如图4所示。
ReLu激活函数
神经网络中通过使用激活函数给网络加入非线性因素，使得神经网络可以逼近非线性函数，提高神经网络的应用范围。ReLu激活函数的数学模型为：
f(x)＝max(0,x)
所提出的模拟ReLu激活函数电路结构主要由电流镜组成，该电路结构由两级电流镜组成。MN10和MN11组成第一级电流镜只传输正向输入的IIN信号，即传输流出乘法器部分的电流。MP8、MP9、MP10和MP11组成第二级电流镜，对传输的电流信号进行反向并输入到电阻R0，使得电阻输出大于0的电压信号。R0的阻值可以改变ReLu激活函数曲线的斜率，使其符合乘法器输入信号的范围。ReLu激活函数的输出信号波形如图6，其公式为VOUT＝max(0,500IIN)。
Tanh激活函数电路：
Tanh激活函数的数学模型：
如图6所示电路模块分两级，第一级为电流转电压模块，第二级为差分放大器模块。
第一级由MP12和MN12组成，通过栅极和漏极连接的形式，使晶体管处于饱和区，将输入的电流信号转换为电压信号。
第二级由晶体管MP13、MP14、MN13、MN14、MN15组成，MP13和MP14为电流镜，用作差分放大器的负载。MN13和MN14为差分对管。MN15是尾电流晶体管，用来给差分放大器提供尾电流。R1将输出电流转换为电压。
电路的输出电压公式为：
MN15处于线性区，尾电流Itail不为恒定值。输出电流与VIN呈非线性的变化关系，Tanh激活函数的输入输出波形图如图7所示。
神经元的应用：
如图9所示，将乘法器的输出端进行连接可以得到多输入单输出的n×n的乘法器，再将输出信号连接至激活函数就构成简单的神经元。对神经元进行复用可以构成神经网络。
需要说明的是，以上所述的实施方案应理解为说明性的，而非限制本发明的保护范围，本发明的保护范围以权利要求书为准。对于本领域技术人员而言，在不背离本发明实质和范围的前提下，对本发明作出的一些非本质的改进和调整仍属于本发明的保护范围。

Claims (2)

1.一种基于模拟态架构的CMOS人工神经元功能电路，其特征在于：包括乘法器和为神经网络提供非线性因素的激活函数电路；所述乘法器采用吉尔伯特乘法器的架构，对输入的电压信号进行相乘并输出乘积电流；所述激活函数电路为ReLu激活函数电路或Tanh激活函数电路；
所述乘法器包括电压转尾电流模块、差分放大器模块和威尔逊电流镜模块；所述乘法器由MN1～MN9和MP1～MP7组成，所述电压转尾电流模块通过MN1和MP1管输入权重信号VW；所述差分放大器模块通过MN6管和MN9管接入输入信号VIN；所述乘法器的输出电流信号通过MP7管的漏极和MN7管、MN9管的漏极流出传递给激活函数电路；
所述乘法器中，第一NMOS管的漏极接VDD、源极接第二NMOS管的漏极、栅极接VW；第二NMOS管栅极和漏极连接，同时连接到第四NMOS管的栅极；第二NMOS管和第四NMOS管的源极接VEE，第四NMOS管的漏极接第六NMOS管和第七NMOS管的源极；
第一PMOS管的源极接VEE，漏极接第二PMOS管的源极，栅极接VW；第二PMOS管的栅极和源极连接，同时连接到第三PMOS管的栅极；第二PMOS管和第三PMOS管的漏极接VDD；第三NMOS管的栅极和漏极连接，同时连第三PMOS管的源极和第五NMOS管的栅极；第三NMOS管和第五NMOS管的源极接VEE；第五NMOS管的漏极接第八NMOS管和第九NMOS管的源极；第六NMOS管和第九NMOS管的栅极接VIN，第七NMOS管和第八NMOS管的栅极接VSS；第六NMOS管和第八NMOS管的漏极连接，同时接第六PMOS管的漏极；第七NMOS管和第九NMOS管的漏极连接，同时接第七PMOS管的漏极；第六PMOS管的栅极和漏极连接，同时接第七PMOS管的栅极；第六PMOS管的源极和第四PMOS管的漏极连接；第七PMOS管的源极接第五PMOS管的漏极；第五PMOS管的栅极和漏极连接，同时接第四PMOS管的栅极；第四PMOS管和第五PMOS管的源极接VDD；
所述ReLu激活函数电路结构由两级电流镜组成；MN10和MN11组成第一级电流镜，所述第一级电流镜只传输正向输入的IIN信号，即传输流出乘法器部分的电流；MP8、MP9、MP10和MP11组成第二级电流镜，对传输的电流信号进行反向并输入到电阻R0，使得电阻输出大于0的电压信号；
所述Tanh激活函数电路模块分为两级，分别为第一级电流转电压模块和第二级差分放大器模块；所述第一级电流转电压模块由MP12和MN12组成，通过栅极和漏极连接的形式，使晶体管处于饱和区，将输入的电流信号转换为电压信号；所述第二级差分放大器模块由晶体管MP13、MP14、MN13、MN14和MN15组成，MP13和MP14为电流镜，MN13和MN14为差分对管，MN15是尾电流晶体管；R1将输出电流转换为电压，电路的输出电压公式为：MN15处于线性区，尾电流Itail不为恒定值；
所述Tanh激活函数中，第十二NMOS管的源极接VEE，第十二PMOS管的源极结VDD；第十二NMOS管的栅极和漏极连接，第十二PMOS管的栅极和漏极连接，同时连接第十二NMOS管的栅极和漏极，并接入乘法器的输入电流和第十三NMOS管的栅极；第十五NMOS管的源极接VEE，漏极结第十三NMOS管和第十四NMOS管的源极；第十三PMOS管的栅极和漏极连接，同时接第十三NMOS管的漏极和第十四PMOS管的栅极；第十三PMOS管和第十四PMOS管的源极接VDD；第十五NMOS管和第十四NMOS管的栅极接VSS；第十四NMOS管和第十四PMOS管的漏极连接，并接入R1的一端为输出电压信号，R1的另一端接VSS。
2.根据权利要求1所述的一种基于模拟态架构的CMOS人工神经元功能电路，其特征在于：所述ReLu激活函数中，第十NMOS管的栅极和漏极连接，同时接入乘法器的输出；第十NMOS管和第十一NMOS管的源极接VSS；第十一NMOS管的漏极接第十PMOS管的漏极；第十PMOS管的栅极和漏极连接，同时接第十一PMOS管的栅极；第十PMOS管的源极接第八PMOS管的漏极；第十一PMOS管的源极接第九PMOS管的漏极，第九PMOS管的栅极和漏极连接，同时接第八PMOS管的栅极；第八PMOS管和第九PMOS管的源极接VDD；R0的一端接第十一PMOS管的漏极为电压输出，另一端接VSS。
CN202111445121.3A 2021-11-30 2021-11-30 一种基于模拟态架构的cmos人工神经元功能电路 Active CN114139692B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111445121.3A CN114139692B (zh) 2021-11-30 2021-11-30 一种基于模拟态架构的cmos人工神经元功能电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111445121.3A CN114139692B (zh) 2021-11-30 2021-11-30 一种基于模拟态架构的cmos人工神经元功能电路

Publications (2)

Publication Number Publication Date
CN114139692A CN114139692A (zh) 2022-03-04
CN114139692B true CN114139692B (zh) 2024-03-08

Family

ID=80386004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111445121.3A Active CN114139692B (zh) 2021-11-30 2021-11-30 一种基于模拟态架构的cmos人工神经元功能电路

Country Status (1)

Country Link
CN (1) CN114139692B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118627564A (zh) * 2024-08-09 2024-09-10 深圳市九天睿芯科技有限公司 模拟域实现Softmax激活函数的电路、神经网络处理装置、芯片及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111542840A (zh) * 2018-01-03 2020-08-14 硅存储技术股份有限公司 用于深度学习人工神经网络中的模拟非易失性存储器的可编程神经元
CN111600595A (zh) * 2020-06-08 2020-08-28 苏州大学 Sigmoid函数电路及神经元电路
CN111652362A (zh) * 2020-06-04 2020-09-11 苏州大学 基于cmos的神经元激活函数电路及神经元电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105553492B (zh) * 2015-12-14 2018-01-16 东南大学 一种低电源电压二次变频射频接收前端

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111542840A (zh) * 2018-01-03 2020-08-14 硅存储技术股份有限公司 用于深度学习人工神经网络中的模拟非易失性存储器的可编程神经元
CN111652362A (zh) * 2020-06-04 2020-09-11 苏州大学 基于cmos的神经元激活函数电路及神经元电路
CN111600595A (zh) * 2020-06-08 2020-08-28 苏州大学 Sigmoid函数电路及神经元电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种新型的神经元激活函数及其导数的可编程发生器;卢纯, 石秉学;固体电子学研究与进展;20020330(01);全文 *
可编程神经元sigmoid函数及其导数发生器的实现;张黎黎;李志军;;云南大学学报(自然科学版);20160110(01);全文 *

Also Published As

Publication number Publication date
CN114139692A (zh) 2022-03-04

Similar Documents

Publication Publication Date Title
CN102611400B (zh) 高增益单级跨导运算放大器
CN114139692B (zh) 一种基于模拟态架构的cmos人工神经元功能电路
Han et al. Analysis and design of associative memories based on stability of cellular neural networks
Raghav et al. Design of low voltage OTA for bio-medical application
Xing et al. Implementation of a neuron using sigmoid activation function with CMOS
Ahmadi et al. A novel fully differential second generation current conveyor and its application as a very high CMRR instrumentation amplifier
Zhu et al. Analog implementation of reconfigurable convolutional neural network kernels
CN101588164A (zh) 一种恒定跨导偏置电路
CN111969993B (zh) 基于CCSA与Sigmoid激活函数复用的电路结构
TANG et al. Implementing neural architectures using CMOS current-mode VLSI circuits
Ibrayev et al. Memristive operational amplifiers
Li et al. A 0.7 v low-power fully programmable gaussian function generator for brain-inspired gaussian correlation associative memory
Soleimani et al. Design of current-mode modular programmable analog CMOS FLC
Pês et al. A modified nanoelectronic spiking neuron model
Kant et al. 0.5 V Sinh-domain design of activation functions and neural networks
US20040083193A1 (en) Expandable on-chip back propagation learning neural network with 4-neuron 16-synapse
Azizian et al. Implementation of a programmable neuron in 0.35 μm CMOS process for multi-layer ANN applications
JPH076192A (ja) 信号統合回路
Jangam et al. Design and implementation of ultra low power cmos based operational trans-conductance amplifier (ota) for biomedical applications
Gajare et al. CMOS Transimpedance Feedback Amplifier Design using Unity Gain Differential Amplifiers
Pandey et al. High precision low-voltage WTA/LTA circuit for signal processing applications
LohithaPG et al. ULTRA LOW POWER AND AREA EFFICIENT OTA FOR PORTABLE AND WEARABLE APPLICATIONS.
Salam et al. An analog MOS implementation of the synaptic weights for feedforward/feedback neural nets
Tan Synthesis of artificial neural networks by transconductors only
Soleimani et al. Current-mode analog CMOS fuzzy logic controller

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant