CN111969993B - 基于CCSA与Sigmoid激活函数复用的电路结构 - Google Patents

基于CCSA与Sigmoid激活函数复用的电路结构 Download PDF

Info

Publication number
CN111969993B
CN111969993B CN202010758947.4A CN202010758947A CN111969993B CN 111969993 B CN111969993 B CN 111969993B CN 202010758947 A CN202010758947 A CN 202010758947A CN 111969993 B CN111969993 B CN 111969993B
Authority
CN
China
Prior art keywords
circuit
transistor
pmos transistor
pmos
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010758947.4A
Other languages
English (en)
Other versions
CN111969993A (zh
Inventor
蔺智挺
蒯鹏
吴秀龙
卢文娟
彭春雨
赵强
陈军宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui University
Original Assignee
Anhui University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui University filed Critical Anhui University
Priority to CN202010758947.4A priority Critical patent/CN111969993B/zh
Publication of CN111969993A publication Critical patent/CN111969993A/zh
Application granted granted Critical
Publication of CN111969993B publication Critical patent/CN111969993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Computer Hardware Design (AREA)
  • Neurology (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种CCSA与Sigmoid激活函数复用电路结构，在CCSA电路结构的基础上增加了三个PMOS晶体管，晶体管N1的栅极固定接电源地(VSS)，N0和N2的栅极分别接控制信号(SW1、SW2)，通过控制信号将复用电路在CCSA电路与Sigmoid激活函数电路之间进行切换，即：当SW1高电平，SW2为低电平时，复用电路为CCSA电路；当SW1低电平，SW2为高电平时，复用电路为Sigmoid激活函数电路。该电路结构简单，运算速度快，并且极大的降低了芯片的面积。

Description

基于CCSA与Sigmoid激活函数复用的电路结构
技术领域
本发明涉及集成电路的设计领域，尤其涉及一种基于CCSA与Sigmoid激活函数复用的电路结构。
背景技术
目前，现代计算机技术已步入高速发展期，计算机能准确、快速地解决运算规则已定、特征清晰明确的可编程问题，在数值和逻辑运算方面，现在计算机已远远超越人类大脑的水平。但是，目前计算机系统是依照Von-Neumann原理，基于程序存取进行工作的，其结构模式与运行机制仍然很难打破固有的逻辑运算规则，因而在诸如图像处理、语音识别等方面的功能远远不如人类大脑的处理水平，于是与人脑思维方式相近的人工神经网络(Artificial Neural Networks，缩写为ANN)成为了研究的重点。
ANN是以人的大脑工作模式为基础，模拟生物神经网络的人工智能系统。因其具有大规模并行处理、非线性映射、分布式存储、自组织、自学习等优点，已经广泛应用于故障检测、智能工程、信号处理、优化组合、机器人控制等领域。作为目前研究最热、应用最为广泛的神经网络，误差反转(BP)神经网络最重要的是能够模拟任何给定的非线性函数，而非线性处理能力主要通过神经元的激活函数来实现。相对于其他神经元激活函数，Sigmoid函数因其良好的导数性能，能够很好的提高神经网络的学习效率和收敛速度，成为目前BP神经网络最常用的非线性变换函数。Sigmoid函数是一个在生物学中常见的S型函数，也称S型生长曲线。在信息科学中，由于其单增以及反函数单增的性质，常用于LR中，也可用于神经网络最后一层。它能够把输入的连续实值变换为(0,1)之间的输出，特别的，如果是非常大的负数，那么输出就是0，如果是非常大的正数，输出就是1。
近年来，随着神经网络VLSI实现技术的快速发展以及片上学习的深入研究，很多学者提出了多种神经元的激活函数，如阈值函数、分段线性函数以及Sigmoid函数。现有的技术只能完成Sigmoid激活函数的功能，功能单一，如果想要拥有CCSA的功能，则需要步置两个电路，从而增加了芯片的面积开销。
发明内容
本发明的目的是提供一种基于CCSA与Sigmoid激活函数复用的电路结构，在CCSA(Cross Coupled Sensitive Amplifier，交叉耦合灵敏放大器)的电路结构基础上增加了三个PMOS晶体管作为控制开关，通过控制信号的变换使其在CCSA电路与Sigmoid激活函数电路之间进行切换。
本发明的目的是通过以下技术方案实现的：
一种基于CCSA与Sigmoid激活函数复用的电路结构，包括：外围电路和复用电路；所述外围电路设置于所述复用电路的外部，所述复用电路包括：CCSA模式电路和Sigmoid激活函数模式电路；
其中，CCSA模式电路包括：PMOS晶体管P1和P2、NMOS晶体管M1、M2和M3；所述Sigmoid激活函数模式电路在CCSA模式电路的基础上增加了三个PMOS晶体管N0，N1和N2；
所述PMOS晶体管P1和P2的源极均与VDD相连，PMOS晶体管P1与NMOS晶体管M2的漏极连接在一起，PMOS晶体管P2与NMOS晶体管M3的漏极连接在一起；NMOS晶体管M2和M3的栅极都与外围电路相连；
所述NMOS晶体管M1的源极与VSS相连，漏极与NMOS晶体管M2和M3的源极相连，栅极与使能信号Saen相连；
PMOS晶体管N0的源极与PMOS晶体管P2的栅极相连，漏极与PMOS晶体管管P1的栅极相连，栅极与控制信号SW1相连；
PMOS晶体管N1的源极与PMOS晶体管P2的栅极相连，漏极与输出节点QB相连，栅极与VSS相连；
PMOS晶体管N2的源极与PMOS晶体管P1的栅极相连，漏极与输出节点Q相连，栅极与控制信号SW2相连。
由上述本发明提供的技术方案可以看出，实现了基于CCSA电路与Sigmoid激活函数电路的复用，在CCSA电路的基础上增加三个PMOS晶体管，大大提供高了电路的工作效率，以及运算速度并且降低了芯片的面积。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为本发明实施例所提供的CCSA与Sigmoid激活函数电路整体结构示意图；
图2为本发明实施例所提供的Sigmoid激活函数的直流(DC)扫描仿真结果图；
图3为本发明实施例所提供的CCSA与Sigmoid激活函数电路复用的仿真结果图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
本发明实施例提供一种基于CCSA与Sigmoid激活函数复用的电路结构，如图1所示，其主要包括：包括：外围电路和复用电路；所述外围电路设置于所述复用电路的外部。
一、复用电路。
所述复用电路主要包括：CCSA模式电路和Sigmoid激活函数模式电路。
CCSA模式电路交叉耦合电路以及使能管构成，主要包括：PMOS晶体管P1和P2、NMOS晶体管M1、M2和M3；NMOS晶体管M2和M3为差分输入对管，PMOS晶体管P1和P2为差分输出对管，晶体管P1，P2，M2，M3构成了交叉耦合电路；NMOS晶体管M1为使能管。
所述Sigmoid激活函数模式电路在CCSA模式电路的基础上增加了三个PMOS晶体管N0，N1和N2，如图1内部虚框所示，破坏了CCSA模式电路的交叉耦合电路，使其可以成为Sigmoid激活函数模式电路。
主要结构如下：
所述PMOS晶体管P1和P2的源极均与VDD相连，PMOS晶体管P1的漏极与NMOS晶体管M2的漏极连接在一起，PMOS晶体管P2的漏极与NMOS晶体管M3的漏极连接在一起；NMOS晶体管M2和M3的栅极都与外围电路相连。
所述NMOS晶体管M1的源极与VSS(电源地)相连，漏极与NMOS晶体管M2和M3的源极相连，栅极与使能信号Saen相连。
PMOS晶体管N0的源极与PMOS晶体管P2的栅极相连，漏极与PMOS晶体管管P1的栅极相连，栅极与控制信号SW1相连。
PMOS晶体管N1的源极与PMOS晶体管P2的栅极相连，漏极与输出节点QB相连，栅极与VSS相连。
PMOS晶体管N2的源极与PMOS晶体管P1的栅极相连，漏极与输出节点Q相连，栅极与控制信号SW2相连。
本发明实例所提供的复用电路,在CCSA电路结构的基础上增加了三个PMOS晶体管，晶体管N1的栅极固定接电源地(VSS)，N0和N2的栅极分别接控制信号(SW1、SW2)，通过控制信号将复用电路在CCSA电路与Sigmoid激活函数电路之间进行切换，即：当SW1高电平，SW2为低电平时，复用电路为CCSA电路；当SW1低电平，SW2为高电平时，复用电路为Sigmoid激活函数电路。该电路结构简单，运算速度快，并且极大的降低了芯片的面积。
二、外围电路
所述外围电路主要包括：预充电路、反相器以及传输管；所述预充电路包括四个PMOS晶体管，分别记为P3、P4、P7与P8；NMOS晶体管M4与PMOS晶体管P5以及NMOS晶体管M5与PMOS晶体管P6构成了两个对称的反相器；PMOS晶体管P9和P10构成两个传输管；其中：
PMOS晶体管P3的源极与VDD相连，漏极与输出节点QB相连，栅极与预充信号Preck相连；
PMOS晶体管P4的源极与VDD相连，漏极与输出节点Q相连，栅极与预充信号Preck相连；
PMOS晶体管P7的源极与VDD相连，漏极与NMOS晶体管M2的栅极相连，栅极与预充信号Preck相连；
PMOS晶体管P8的源极与电源VDD相连，漏极与NMOS晶体管M3的栅极相连，栅极与预充信号Preck相连；
NMOS晶体管M4和PMOS晶体管P5构成的反相器的输入端与交叉耦合电路的输出节点QB相连，输出端连接OUTA；
NMOS晶体管M5和PMOS晶体管P6构成的反相器的输入端与输出节点Q相连，输出端连接OUTB；
传输管P9的源极与第一输入信号(Va)及第一输入电压相连(Vin)，漏极与NMOS晶体管M2的栅极相连，栅极与控制信号SW0相连；
传输管P10的源极与第二输入信号(Vb)及第二输入电压(Vref)相连，漏极与NMOS晶体管M3的栅极相连，栅极与控制信号SW0相连。
本发明实施例中，OUTA与OUTB是CCSA模式下的电路输出节点，Q与QB是Sigmoid激活函数模式下的电路输出节点。
以上为电路结构的主要组成部分、以及各部分之间的连接关系，下面针对CCSA与Sigmoid激活函数的复合电路，在图1中对两种模式切换的原理进行介绍。
1、所述CCSA模式电路的工作过程如下：
当控制信号SW1为高电平，SW2为低电平时，PMOS晶体管N0断开，PMOS晶体管N1和N2导通，PMOS晶体管P1、P2、N0、N1与N2、以及NMOS晶体管M2和M3构成交叉耦合结构，复合电路为CCSA模式电路；
当使能信号Saen和预充信号Preck为低电平，控制信号SW0为高电平时，NMOS晶体管M1断开，CCSA不工作，预充电路给输出节点Q、QB以及NMOS晶体管M2和M3的栅极预充到电源电压VDD，传输管P9和P10断开；当两第一与第二输入信号之间的电压差达到CCSA的开启电压时，使能信号Saen和预充信号Preck都变为高电平，CCSA开始工作；当第一输入信号电位比第二输入信号高时，通过NMOS晶体管M2的电流大于流过NMOS晶体管M3的电流，则输出节点QB的点位下降速度快于输出节点Q，当输出节点QB下降到PMOS管阈值电压值后，PMOS晶体管P2导通，VDD通过PMOS晶体管P2对输出节点Q充电，当充电速度大于放电速度时，输出节点Q的点位上升，则输出节点QB的电位下降，从而形成正反馈，输出节点QB电位越来越低，输出节点Q电位越来越高，最终分别达到0和1，实现放大功能。
2、Sigmoid激活函数模式电路的工作过程如下：
当控制信号SW1为低电平，SW2为高电平时，PMOS晶体管N2断开，PMOS晶体管N0和N1导通，电路的交叉耦合结构被打破，复合电路为Sigmoid激活函数模式电路；
当使能信号Saen和预充信号Preck为高电平，控制信号SW0为低电平，NMOS晶体管M1工作在饱和区，为整个电路提供稳定的电流源；NMOS晶体管M2与M3为差分输入对管，NMOS晶体管M2的栅极接第一输入电压，NMOS晶体管M3的栅极接第二输入电压(即参考电压)；PMOS晶体管P1、P2、N0、N1与N2构成有源负载的电流镜；
当NMOS晶体管M2与M3的栅源和漏源相等时，则流过NMOS晶体管M2与M3的沟道电流相等，PMOS晶体管P1与P2构成的电流镜将流过NMOS晶体管M2的电流镜像到NMOS晶体管M3，与流过NMOS晶体管M3的电流进行比较，从而得到输出结果，并通过输出节点Q输出；在电路中，能够通过调整第二输入电压得到所需的输入电压范围。
为了更加清晰地展现出本发明所提供的技术方案及所产生的技术效果，下面结合图2和图3，将介绍本发明实施例CCSA与Sigmoid激活函数发生器复用电路仿真验证过程：
仿真验证基于28nm工艺，电源电压为0.9V。首先对复合电路Sigmoid激活函数模式电路进行DC扫描验证，使能信号Saen和预充信号Preck为高电平，控制信号SW0，SW1为低电平，SW2为高电平，参考电压Vref固定为0.45V，输入电压Vin从0到0.9V进行DC扫描，如图2所示，该模式电路可以将输入信号映射在(0，VDD)内进行输出。当输入电压Vin＝Vref时，输出约为1/2VDD，即A点。然后对复合电路进行CCSA模式与Sigmoid激活函数模式进行切换，包括预充阶段、CCSA模式以及Sigmoid激活函数模式三个阶段，仿真结果如图3所示。
预充阶段：使能信号Saen和预充信号Preck为低电平，放大器不工作，预充信号将输出节点Q预充到电源电压VDD(0.9V)。
CCSA模式：当Va和Vb产生的电压差(ΔV)达到放大器的开启电压时，这时Saen和Preck为高电平，SW0为低电平，传输管P9、P10打开，模式控制信号SW1为高电平，SW2为低电平，晶体管P1，P2，M2，M3，N0，N1，N2构成交叉耦合结构。当输入电压Va(0.75V)大于Vb(0.45V)时，通过晶体管M2的电流大于流过M3的电流，则QB端的电位下降速度比Q端快，当QB端电位下降到PMOS管阈值电压后,晶体管P2导通，VDD通过P2对Q端充电，当充电速度大于放电速度时，Q端电位上升，而QB端的电位会进一步下降，这样便形成正反馈，输出节点Q和QB通过两个反相器，最终使得输出OUTA和OUTB分别达到“1”和“0”。
Sigmoid激活函数模式：控制信号Saen和预充信号Preck为高电平，SW0为低电平，传输管P9、P10打开，模式控制信号SW1为低电平，SW2为高电平，晶体管P1、P2、N0、N1、N2构成有源负载的电流镜。当输入电压Vin＝0.5V，参考电压Vref＝0.45V时，根据图2中B点所示，输出节点Q的电压值为0.60404V，跟图3中Q的值相等。
综上所述，本发明提供的CCSA与Sigmoid激活函数复用电路结构，该电路结构简单，只增加了三个PMOS晶体管，就可以使电路在CCSA模式与Sigmoid激活函数模式之间切换，从而降低了芯片的面积，提高运算速度。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (4)

1.一种基于CCSA与Sigmoid激活函数复用的电路结构，其特征在于，包括：外围电路和复用电路；所述外围电路设置于所述复用电路的外部，所述复用电路包括：CCSA模式电路和Sigmoid激活函数模式电路；
其中，CCSA模式电路包括：PMOS晶体管P1和P2、NMOS晶体管M1、M2和M3；所述Sigmoid激活函数模式电路在CCSA模式电路的基础上增加了三个PMOS晶体管N0，N1和N2；
所述PMOS晶体管P1和P2的源极均与VDD相连，PMOS晶体管P1与NMOS晶体管M2的漏极连接在一起，PMOS晶体管P2与NMOS晶体管M3的漏极连接在一起；NMOS晶体管M2和M3的栅极都与外围电路相连；
所述NMOS晶体管M1的源极与VSS相连，漏极与NMOS晶体管M2和M3的源极相连，栅极与使能信号Saen相连；
PMOS晶体管N0的源极与PMOS晶体管P2的栅极相连，漏极与PMOS晶体管P1的栅极相连，栅极与控制信号SW1相连；
PMOS晶体管N1的源极与PMOS晶体管P2的栅极相连，漏极与输出节点QB相连，栅极与VSS相连；
PMOS晶体管N2的源极与PMOS晶体管P1的栅极相连，漏极与输出节点Q相连，栅极与控制信号SW2相连。
2.根据权利要求1所述的一种基于CCSA与Sigmoid激活函数复用的电路结构，其特征在于，所述外围电路包括：预充电路、反相器以及传输管；所述预充电路包括四个PMOS晶体管，分别记为P3、P4、P7与P8；NMOS晶体管M4与PMOS晶体管P5以及NMOS晶体管M5与PMOS晶体管P6构成了两个对称的反相器；PMOS晶体管P9和P10构成两个传输管；其中：
PMOS晶体管P3的源极与VDD相连，漏极与输出节点QB相连，栅极与预充信号Preck相连；
PMOS晶体管P4的源极与VDD相连，漏极与输出节点Q相连，栅极与预充信号Preck相连；
PMOS晶体管P7的源极与VDD相连，漏极与NMOS晶体管M2的栅极相连，栅极与预充信号Preck相连；
PMOS晶体管P8的源极与电源VDD相连，漏极与NMOS晶体管M3的栅极相连，栅极与预充信号Preck相连；
NMOS晶体管M4和PMOS晶体管P5构成的反相器的输入端与交叉耦合电路的输出节点QB相连，输出端连接OUTA；
NMOS晶体管M5和PMOS晶体管P6构成的反相器的输入端与输出节点Q相连，输出端连接OUTB；
传输管P9的源极与第一输入信号及第一输入电压相连，漏极与NMOS晶体管M2的栅极相连，栅极与控制信号SW0相连；
传输管P10的源极与第二输入信号及第二输入电压相连，漏极与NMOS晶体管M3的栅极相连，栅极与控制信号SW0相连。
3.根据权利要求2所述的一种基于CCSA与Sigmoid激活函数复用的电路结构，其特征在于，所述CCSA模式电路的工作过程如下：
当控制信号SW1为高电平，SW2为低电平时，PMOS晶体管N0断开，PMOS晶体管N1和N2导通，PMOS晶体管P1、P2、N0、N1与N2、以及NMOS晶体管M2和M3构成交叉耦合结构，复合电路为CCSA模式电路；
当使能信号Saen和预充信号Preck为低电平，控制信号SW0为高电平时，NMOS晶体管M1断开，CCSA不工作，预充电路给输出节点Q、QB以及NMOS晶体管M2和M3的栅极预充到电源电压VDD，传输管P9和P10断开；当两第一与第二输入信号之间的电压差达到CCSA的开启电压时，使能信号Saen和预充信号Preck都变为高电平，CCSA开始工作；当第一输入信号电位比第二输入信号高时，通过NMOS晶体管M2的电流大于流过NMOS晶体管M3的电流，则输出节点QB的点位下降速度快于输出节点Q，当输出节点QB下降到PMOS管阈值电压值后，PMOS晶体管P2导通，VDD通过PMOS晶体管P2对输出节点Q充电，当充电速度大于放电速度时，输出节点Q的点位上升，则输出节点QB的电位下降，从而形成正反馈，输出节点QB电位越来越低，输出节点Q电位越来越高，最终分别达到0和1，实现放大功能。
4.根据权利要求2所述的一种基于CCSA与Sigmoid激活函数复用的电路结构，其特征在于，Sigmoid激活函数模式电路的工作过程如下：
当控制信号SW1为低电平，SW2为高电平时，PMOS晶体管N2断开，PMOS晶体管N0和N1导通，电路的交叉耦合结构被打破，复合电路为Sigmoid激活函数模式电路；
当使能信号Saen和预充信号Preck为高电平，控制信号SW0为低电平，NMOS晶体管M1工作在饱和区，为整个电路提供稳定的电流源；NMOS晶体管M2与M3为差分输入对管，NMOS晶体管M2的栅极接第一输入电压，NMOS晶体管M3的栅极接第二输入电压；PMOS晶体管P1、P2、N0、N1与N2构成有源负载的电流镜；
当NMOS晶体管M2与M3的栅源和漏源相等时，则流过NMOS晶体管M2与M3的沟道电流相等，PMOS晶体管P1与P2构成的电流镜将流过NMOS晶体管M2的电流镜像到NMOS晶体管M3，与流过NMOS晶体管M3的电流进行比较，从而得到输出结果，并通过输出节点Q输出；在电路中，能够通过调整第二输入电压得到所需的输入电压范围。
CN202010758947.4A 2020-07-31 2020-07-31 基于CCSA与Sigmoid激活函数复用的电路结构 Active CN111969993B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010758947.4A CN111969993B (zh) 2020-07-31 2020-07-31 基于CCSA与Sigmoid激活函数复用的电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010758947.4A CN111969993B (zh) 2020-07-31 2020-07-31 基于CCSA与Sigmoid激活函数复用的电路结构

Publications (2)

Publication Number Publication Date
CN111969993A CN111969993A (zh) 2020-11-20
CN111969993B true CN111969993B (zh) 2022-10-18

Family

ID=73364141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010758947.4A Active CN111969993B (zh) 2020-07-31 2020-07-31 基于CCSA与Sigmoid激活函数复用的电路结构

Country Status (1)

Country Link
CN (1) CN111969993B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117476074B (zh) * 2023-12-28 2024-03-12 安徽大学 基于上交叉耦合的自控制型感应放大电路、模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949394A (zh) * 2006-10-25 2007-04-18 华中科技大学 一种用于电可擦除可编程只读存储器的灵敏放大器
CN107545305A (zh) * 2017-09-15 2018-01-05 中国科学技术大学 一种基于cmos工艺的、数模混合的、电荷域的神经元电路
CN108847265A (zh) * 2018-05-17 2018-11-20 上海华虹宏力半导体制造有限公司 灵敏放大器电路
CN110414677A (zh) * 2019-07-11 2019-11-05 东南大学 一种适用于全连接二值化神经网络的存内计算电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11556771B2 (en) * 2017-04-10 2023-01-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor neural network device including a synapse circuit comprising memory cells and an activation function circuit
US10679123B2 (en) * 2017-04-25 2020-06-09 International Business Machines Corporation Implementation of sigmoid function using non-complementary transistors
US10885970B2 (en) * 2018-08-30 2021-01-05 Micron Technology, Inc. Non-linear activation for sensing circuitry
US10812084B2 (en) * 2018-11-06 2020-10-20 The Regents Of The University Of California Reconfigurable physically unclonable functions based on analog non-volatile memories

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949394A (zh) * 2006-10-25 2007-04-18 华中科技大学 一种用于电可擦除可编程只读存储器的灵敏放大器
CN107545305A (zh) * 2017-09-15 2018-01-05 中国科学技术大学 一种基于cmos工艺的、数模混合的、电荷域的神经元电路
CN108847265A (zh) * 2018-05-17 2018-11-20 上海华虹宏力半导体制造有限公司 灵敏放大器电路
CN110414677A (zh) * 2019-07-11 2019-11-05 东南大学 一种适用于全连接二值化神经网络的存内计算电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
可编程神经元sigmoid函数及其导数发生器的实现;张黎黎等;《云南大学学报(自然科学版)》;20160110(第01期);全文 *

Also Published As

Publication number Publication date
CN111969993A (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
CN206147705U (zh) 神经元突触电路及神经元电路
CN111969993B (zh) 基于CCSA与Sigmoid激活函数复用的电路结构
CN108766493A (zh) 一种应用于sram的可调节wlud读写辅助电路
CN116206650B (zh) 一种8t-sram单元及基于该种8t-sram单元的运算电路、芯片
CN114441842B (zh) 一种用于峰值电流模控制Buck变换器的过零检测电路
CN107071640A (zh) 一种双电压域驱动运算电路
CN116168736B (zh) 基于上交叉耦合的自适应关断型sram灵敏放大器电路、模块
CN112910452A (zh) 一种低失调低功耗高速动态比较器及其应用
CN114139692B (zh) 一种基于模拟态架构的cmos人工神经元功能电路
CN107241086A (zh) 一种高压器件工作在低电压下的全差分低功耗比较器
US20210216856A1 (en) Switched artificial synapse
KR19990088624A (ko) 고속샘플홀드어플리케이션을위한저전압버퍼증폭기
CN105511542A (zh) 一种应用于sar adc的电压缓冲器
CN114840051A (zh) 低功耗高瞬态响应无片外电容低压差线性稳压器
CN106155153A (zh) 防电压脉冲干扰的系统
TANG et al. Implementing neural architectures using CMOS current-mode VLSI circuits
CN108920779B (zh) 一种基于再生的可变增益放大器结构及其控制方法
CN109257024B (zh) 灵敏放大器电路
Schmid et al. Realisation of multiple-valued functions using the capacitive threshold logic gate
Tyagi et al. MOSFET based comparator with static reduction logic for SAR ADC in biomedical applications and its comparison with conventional comparator
KR100366523B1 (ko) 센스 앰프 회로
CN117610629B (zh) 一种基于仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路
CN112350696B (zh) 一种双反馈回路比较器
PramodKumar et al. A Novel Voltage Level-Up Shifter Design for Power Efficient Methods Using Dual Current Mirror Technique
CN211506289U (zh) 一种用于检测双阈值使能控制信号的电路系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant