CN117610629B - 一种基于仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路 - Google Patents
一种基于仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路 Download PDFInfo
- Publication number
- CN117610629B CN117610629B CN202311756138.XA CN202311756138A CN117610629B CN 117610629 B CN117610629 B CN 117610629B CN 202311756138 A CN202311756138 A CN 202311756138A CN 117610629 B CN117610629 B CN 117610629B
- Authority
- CN
- China
- Prior art keywords
- node
- operational amplifier
- resistor
- inverting input
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008451 emotion Effects 0.000 title claims abstract description 49
- 230000002401 inhibitory effect Effects 0.000 title claims abstract description 18
- 238000013528 artificial neural network Methods 0.000 title claims abstract description 17
- 230000007246 mechanism Effects 0.000 title claims abstract description 14
- 239000011664 nicotinic acid Substances 0.000 title claims abstract description 11
- 210000004727 amygdala Anatomy 0.000 claims abstract description 84
- 210000001061 forehead Anatomy 0.000 claims abstract description 78
- 230000008439 repair process Effects 0.000 claims abstract description 36
- 230000001629 suppression Effects 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims description 21
- 210000002442 prefrontal cortex Anatomy 0.000 claims description 14
- 239000013642 negative control Substances 0.000 claims description 12
- 239000013641 positive control Substances 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000036651 mood Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 235000011437 Amygdalus communis Nutrition 0.000 claims description 2
- 241000220304 Prunus dulcis Species 0.000 claims description 2
- 235000020224 almond Nutrition 0.000 claims description 2
- 230000008859 change Effects 0.000 description 12
- 210000004556 brain Anatomy 0.000 description 11
- 230000002829 reductive effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000004088 simulation Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 230000005764 inhibitory process Effects 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 241000282412 Homo Species 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 210000005153 frontal cortex Anatomy 0.000 description 2
- 210000005036 nerve Anatomy 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 210000000225 synapse Anatomy 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000003920 cognitive function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种基于仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路，它包括前额叶皮层模块、前额叶皮层损伤判断模块、前额叶皮层修复模块、杏仁核模块，杏仁核损伤判断模块和杏仁核修复模块。前额叶皮层模块接收输入负面信号后对杏仁核模块输出抑制信号，杏仁核模块接收输入负面信号和来自前额叶皮层模块的抑制信号后输出受控的、较低的负面情绪。当输入负面信号过于强烈使前额叶皮层模块和杏仁核模块受损时，杏仁核模块输出失控的、强烈的负面情绪；前额叶皮层损伤判断模块输出损伤信号，前额叶皮层修复模块收到该损伤信号后对前额叶皮层进行修复；杏仁核损伤判断模块输出损伤信号，杏仁核修复模块收到该损伤信号后对杏仁核模块进行修复。因此，本发明提出的忆阻神经网络电路能够抑制负面情绪并在模块受损的情况下完成自我修复。
Description
技术领域
本发明涉及一种忆阻神经网络电路设计领域，特别涉及一种基于仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路。
背景技术
大脑中的前额叶皮层是一个重要的区域，它主要是实现人类的认知功能，包括决策、规划、思考和判断等，同时它也可以抑制负面情绪。大脑中的杏仁核是产生负面情绪的重要区域，它在接收负面信息的同时也受到前额叶皮层的调控，因此杏仁核产生受前额叶皮层抑制的负面情绪。然而，过于强烈的负面信息会使大脑中前额叶皮层和杏仁核受损，显著弱化大脑中前额叶皮层对杏仁核的调控能力，导致杏仁核产生失控的负面情绪。另一方面，由于大脑具有自愈能力，前额叶皮层和杏仁核受损后可以完成自我修复，图1为大脑中前额叶皮层和杏仁核产生负面情绪及自我修复的结构示意图。
传统的计算机采用存储和计算分离的冯诺依曼计算架构，同时随着CMOS芯片工艺逐渐接近物理极限，计算机硬件的发展已进入瓶颈阶段。当前基于人工神经突触的神经网络电路和类脑计算芯片可以模仿人脑的信息处理方式，实现存算一体架构。这种类脑计算架构在处理并行大数据时表现出优越的性能，可以给大数据时代下需要应对海量实时数据的大规模并行运算带来新型计算架构革命。
当前，忆阻器是模拟神经突触的理想器件。忆阻器具有阻值可塑性，给忆阻器施加特定的外加电场时，忆阻器的阻值会发生变化；此外，忆阻器的阻值可塑性具有方向性，即方向相反的外加电场也会产生相反的阻值变化结果。另外，忆阻器还具有纳米级尺寸、低功耗和易于大规模集成等优点。因此基于忆阻器的神经网络电路具有广泛的发展前景。
随着人工智能和人机交互领域不断发展，机器人的功能不断改进。一些机器人已经可以在人机交流中识别与分析人类的表情和声音，并与人类对话，表达一些简单的情绪；但目前大多数研究是关于神经网络中的情绪学习规则和软件学习算法，很少考虑在硬件电路上模拟大脑中的情绪产生机制。因此利用忆阻神经网络功耗低、易于集成与存算一体等优点，构建基于大脑仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路，它将在机器人领域中具有良好的发展前景。
本发明在忆阻器阻值可塑性的基础上，提出了一种基于仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路。不同于以往研究中使用软件算法表达情绪，本发明通过忆阻硬件电路来模拟大脑中前额叶皮层和杏仁核接收负面信息后产生受抑制的负面情绪与自我修复的工作机制，为机器人的发展提供了一定的参考。
发明内容
本发明提出了一种基于仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路。以忆阻器的阻值可塑性构建电路来模拟大脑中前额叶皮层和杏仁核接收负面信息后产生受抑制负面情绪的工作机制，并在输入负面信息过强导致前额叶皮层和杏仁核受损的情况下完成自我修复。
本发明通过如下技术方案实现：一种基于仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路，它包括前额叶皮层模块、前额叶皮层损伤判断模块、前额叶皮层修复模块、杏仁核模块、杏仁核损伤判断模块和杏仁核修复模块，如图2所示。
前额叶皮层模块接收输入负面信号后对杏仁核模块产生抑制信号。前额叶皮层模块包括电阻Ra1-Ra7、运算放大器A1-A4、电容C1、NMOS管N1和忆阻器M1。其中，电阻Ra1、Ra2和运算放大器A1构成反向放大电路；电阻Ra3、Ra4、电容C1和运算放大器A2构成反向积分放大电路；NMOS管N1受到前额叶皮层修复模块控制，正常情况时N1导通，修复状态时N1关断。反向放大电路和反向积分放大电路构成信号转换区，输入负面信号经过信号转换区后到达忆阻器M1的负极。忆阻器M1、电阻Ra5和运算放大器A3构成反相比例运算电路；电阻Ra6、Ra7和运算放大器A4构成另一反向比例运算电路，A4输出抑制信号。当M1阻值为初始值时，A4输出的抑制信号和信号转换区输出的信号相同。这两个反相比例运算电路使忆阻器M1两端的电压始终与信号转换区输出的电压保持一致，不随M1阻值变化而变化；同时输出一个随忆阻器M1阻值变化而变化的抑制信号；通过对信号转换区输出信号和抑制信号的对比可知M1阻值的变化情况。同时，前额叶皮层损伤判断模块利用M1阻值变化情况来进行损伤判断，当忆阻器M1阻值增大到设定的损伤阈值时判定前额叶皮层模块处于受损状态。由电路原理可知，与运算放大器A3反相输入端相连的忆阻器M1正极电压为零，因此忆阻器M1两端的电压始终与信号转换区的输出电压相同。当过强的输入负面信号经过信号转换区到达忆阻器M1的负极并使得M1两端电压超过M1负阈值电压的绝对值时，忆阻器M1阻值开始增大，A4的输出电压随M1阻值增大而降低，前额叶皮层模块抑制杏仁核模块产生负面情绪的能力下降。另一方面，较弱的输入负面信号不会使M1阻值发生变化，前额叶皮层模块抑制杏仁核模块产生负面情绪的能力不会变化。
前额叶皮层损伤判断模块接收前额叶皮层信号转换区输出的信号和运算放大器A4输出的抑制信号，前额叶皮层损伤判断模块对这两个信号进行处理后可得到忆阻器M1阻值变化情况，当忆阻器M1阻值增大到设定的损伤阈值时判定前额叶皮层模块受损，前额叶皮层损伤判断模块产生损伤信号给前额叶皮层修复模块。前额叶皮层损伤判断模块包括电阻Rb1-Rb8、运算放大器A5、A6、电压比较器COMP、压控开关S1、NMOS管N2和两个直流电压源。电阻Rb1-Rb4和运算放大器A5构成同相比例运算电路，接收前额叶皮层信号转换区输出的电压信号并将其降低设定的比例后输出到电压比较器COMP同相输入端。电压比较器COMP反相输入端接收A4输出的电压。A4输出的电压大于A5输出的电压时，电压比较器COMP输出低电平，前额叶皮层模块未受损；A4输出的电压小于A5输出的电压时，电压比较器COMP输出高电平，前额叶皮层模块受损。压控开关S1的作用是缩短损伤信号的时间，当A5的输出电压降低到0.2V时，S1关断，电压比较器COMP失去5V供电，停止输出高电平，不需要等到A4输出的电压和前额叶皮层信号转换区输出的电压完全变为0时电压比较器COMP才停止输出高电平，因此缩短损伤信号的时间，从而加快后续电路生成修复信号进行前额叶皮层模块修复。电阻Rb5是电压比较器COMP的上拉电阻。NMOS管N2、0.1V直流电压源和电阻Rb6构成的电路把电压比较器COMP的输出整形成理想矩形波并传输给运算放大器A6。电阻Rb7、Rb8和运算放大器A6构成同相放大器，把矩形波幅值放大后作为损伤信号输出到前额叶皮层修复模块。
前额叶皮层修复模块接收前额叶皮层损伤判断模块输出的损伤信号，产生修复信号，给忆阻器M1的负极施加一个负电压，最终完成自我修复。前额叶皮层修复模块包括电阻Rc1-Rc11、运算放大器A7-A9，电容C2、压控开关S2-S4、四个直流电压源、NMOS管N3和N4。其中电阻Rc1、Rc2、电容C2和运算放大器A7构成反向积分放大电路，电阻Rc3、Rc4和运算放大器A8构成反向放大电路。A7、A8构成的电路把损伤信号进行积分延时，压控开关S2、电阻Rc5和3V直流电压源组成的电路把积分延时信号整形成矩形波后输出到A9的同相输入端。A9的反相输入端接收前额叶损伤判断模块输出的损伤信号。电阻Rc6-Rc9和运算放大器A9构成差分放大电路，把矩形波与前额叶皮层输出的损伤信号相减后输出，压控开关S3、2.2V直流电压源和电阻Rc10构成的电路把A9的输出信号整形成理想矩形波并作为修复信号传递给NMOS管N3、N4和压控开关S4。NMOS管N3、电阻Rc11和5V直流电压源构成控制N1的电路，修复信号持续的期间内S4和N4导通，N3导通使得N1关断，忆阻器M1只接收修复电压。-0.4V作为修复电压通过N4施加在忆阻器M1的负极使M1阻值降低，当M1恢复初始阻值，前额叶皮层模块完成修复。S4导通时忆阻器M1的正极接地，因此运算放大器A4没有输出，即修复期间前额叶皮层模块不输出抑制信号。
杏仁核模块接收输入负面信号和前额叶皮层输出的抑制信号，然后输出负面情绪信号。杏仁核模块包括电阻Rd1-Rd9、运算放大器A10-A12、电容C3、NMOS管N5和忆阻器M2。其中电阻Rd1、Rd2和运算放大器A10构成反向放大电路，电阻Rd3、Rd4、电容C3和运算放大器A11构成反向积分放大电路。这两个放大电路把输入负面信号转换后输出到A12的同相输入端，A12的反相输入端接收前额叶皮层模块输出的抑制信号。电阻Rd5-Rd8和运算放大器A12构成差分放大电路，实现A11输出的信号和前额叶皮层模块输出的抑制信号相减；抑制信号越强烈，A12输出信号越微弱，这里体现了前额叶皮层模块抑制杏仁核模块产生负面情绪。NMOS管N5正常情况下导通，修复时关断。忆阻器M2负极的电压为杏仁核模块的输出电压，即杏仁核模块输出的负面情绪信号。当输入的负面信号较小时，M1和M2阻值不变，杏仁核模块输出受控的、较低的负面情绪；当输入的负面信号过强时，M1阻值不断增大，前额叶皮层模块受损，导致杏仁核模块输出的负面情绪信号加速增大，当A12输出超过M2正阈值电压时，M2阻值降低，杏仁核模块受损，导致电阻Rd9分压变大，负面情绪信号再次加速增大，杏仁核模块输出失控的、强烈的负面情绪。
杏仁核损伤判断模块接收运算放大器A12的输出信号，以此判断杏仁核模块是否受损。杏仁核损伤判断模块包括电阻Re1-Re3、运算放大器A13、-1.1V直流电压源和NMOS管N6。N6开启电压与忆阻器M2正阈值电压相同。因此当M2两端电压超过M2正阈值电压时，N6也导通，使得-1.1V电压施加在电阻Re1上，因此A13反相输入端电压为-1.1V，电阻Re2、Re3和运算放大器A13构成的放大电路输出损伤信号传输给杏仁核修复模块。
杏仁核修复模块接收杏仁核损伤判断模块输出的损伤信号，产生修复信号，给忆阻器M2的正极施加负电压，最终完成自我修复。杏仁核修复模块包括电阻Rf1-Rf8、运算放大器A14、A15、三个直流电压源、NMOS管N7、N8、压控开关S4和S5。电阻Rf1、Rf2、电容C4和运算放大器A14构成反向积分放大电路，把A13输出的损伤信号进行积分延时；压控开关S4、电阻Rf3和3V直流电压源组成的电路把积分延时信号整形成矩形波后输出。电阻Rf4-Rf6和运算放大器A15构成反向加法器，A15反相输入端接收矩形波和A13输出的损伤信号，A15把矩形波和A13输出的损伤信号反向相加后输出，压控开关S5、2.2V直流电压源和电阻Rf7构成的电路把A15的输出整形成理想矩形波并作为修复信号传递给NMOS管N7和N8。NMOS管N8、电阻Rf8和5V直流电压源构成控制N5的电路，修复信号持续的期间内N7导通，N8导通使得N5关断，忆阻器M2只接收修复电压。-0.4V作为修复电压通过N7施加在忆阻器M2的正极使M2阻值增大，当M2恢复初始阻值，杏仁核模块完成自我修复。
附图说明
图1为前额叶皮层和杏仁核产生负面情绪与自我修复的结构示意图。
图2为基于仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路。
图3为前额叶皮层模块中忆阻器M1两端电压仿真图。
图4为前额叶皮层模块中忆阻器M1阻值的变化图。
图5为前额叶皮层模块输出的抑制信号仿真图。
图6为杏仁核模块中忆阻器M2两端电压仿真图。
图7为杏仁核模块中忆阻器M2阻值的变化图。
图8为杏仁核模块中输出的负面情绪信号Vout仿真图。
具体实施方式
为了使本发明的技术方案、目的和优势更加清晰明确，下面结合附图，对本发明作进一步详细说明。
如图2所示，本发明提供一种基于仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路，它包括前额叶皮层模块、前额叶皮层损伤判断模块、前额叶皮层修复模块、杏仁核模块，杏仁核损伤判断模块和杏仁核修复模块。
如图2所示，前额叶皮层模块由电阻Ra1-Ra7、运算放大器A1-A4、电容C1、NMOS管N1和忆阻器M1构成。输入负面信号Vin与电阻Ra1的一端连接，电阻Ra1的另一端与运算放大器A1的反相输入端相连于节点1，运算放大器A1的同相输入端接地，电阻Ra2与运算放大器A1的反相输入端和输出端分别相连于节点1和节点2；电阻Ra3与运算放大器A1的输出端和运算放大器A2的反相输入端分别相连于节点2和节点3，运算放大器A2的同相输入端接地，电阻Ra4和电容C1并联且与运算放大器A2的反相输入端和输出端分别相连于节点3和节点4；NMOS管N1的栅极与NMOS管N3的漏极相连于节点27，NMOS管N1的漏极与运算放大器A2的输出端连接于节点4，NMOS管N1的源极与忆阻器M1的负极连接于节点5，忆阻器M1的正极与运算放大器A3的反相输入端连接于节点6，运算放大器A3的同相输入端接地，电阻Ra5与运算放大器A3的反相输入端和输出端分别相连于节点6和节点7；运算放大器A4的同相输入端接地，电阻Ra6与运算放大器A3的输出端和运算放大器A4的反相输入端分别相连于节点7和节点8，电阻Ra7与运算放大器A4的反相输入端和输出端分别相连于节点8和节点9，运算放大器A4的输出端输出抑制信号。
如图2所示，前额叶皮层损伤判断模块由电阻Rb1-Rb8、运算放大器A5、运算放大器A6、电压比较器COMP、压控开关S1、NMOS管N2和两个直流电压源构成。电阻Rb1与运算放大器A2的输出端和运算放大器A5的反相输入端分别相连于节点4和节点10，电阻Rb4与运算放大器A5的反相输入端和输出端分别相连于节点10和节点12，电阻Rb2与运算放大器A2的输出端和运算放大器A5的同相输入端分别相连于节点4和节点11，电阻Rb3的一端接地，电阻Rb3的另一端与运算放大器A5的同相输入端相连于节点11；运算放大器A5的输出端与电压比较器COMP的同相输入端相连于节点12，运算放大器A4的输出端与电压比较器COMP的反相输入端相连于节点9，压控开关S1的正控制端与运算放大器A5的输出端连接于节点12，压控开关S1的负控制端接地，压控开关S1的输入端与5V直流电压源连接，压控开关S1的输出端与电压比较器COMP的正电源管脚相连于节点13，电阻Rb5与电压比较器COMP的正电源管脚和输出端分别相连于节点13和节点14，电压比较器COMP的负电源管脚接地；NMOS管N2的栅极与电压比较器COMP的输出端相连于节点14，NMOS管N2的源极与0.1V直流电压源连接，NMOS管N2的漏极与运算放大器A6的同相输入端相连于节点15，电阻Rb6的一端接地，电阻Rb6的另一端与运算放大器A6的同相输入端相连于节点15，电阻Rb7与运算放大器A6的输出端和反相输入端分别相连于节点17和节点16，电阻Rb8的一端接地，电阻Rb8的另一端与运算放大器A6的反相输入端相连于节点16，运算放大器A6的输出端输出前额叶皮层模块损伤信号。
如图2所示，前额叶皮层修复模块由电阻Rc1-Rc11、运算放大器A7-A9，电容C2、压控开关S2-S4、四个直流电压源、NMOS管N3和NMOS管N4构成。电阻Rc1与运算放大器A6的输出端和运算放大器A7的反相输入端分别相连于节点17和节点18，运算放大器A7的同相输入端接地，电阻Rc2和电容C2并联且与运算放大器A7的反相输入端和输出端分别相连于节点18和节点19；运算放大器A8的同相输入端接地，电阻Rc3与运算放大器A7的输出端和运算放大器A8的反相输入端分别相连于节点19和节点20，电阻Rc4与运算放大器A8的反相输入端和输出端分别相连于节点20和节点21；压控开关S2的正负控制端分别与运算放大器A8的输出端和地连接，压控开关S2的输入端与3V直流电压源连接，压控开关S2的输出端与电阻Rc5的一端相连于节点22，电阻Rc5的另一端接地；电阻Rc6与压控开关S2的输出端和运算放大器A9的同相输入端分别相连于节点22和节点23；电阻Rc8的一端接地，电阻Rc8的另一端与运算放大器A9的同相输入端相连于节点23，电阻Rc7与运算放大器A6的输出端和运算放大器A9的反相输入端分别相连于节点17和节点24，电阻Rc9与运算放大器A9的反相输入端和输出端分别相连于节点24和节点25；压控开关S3的正负控制端分别与运算放大器A9的输出端和地连接，压控开关S3的输入端与2.2V直流电压源连接，压控开关S3的输出端与电阻Rc10的一端相连于节点26，电阻Rc10的另一端接地；压控开关S4的正控制端、NMOS管N4的栅极和NMOS管N3的栅极以并联形式与电阻Rc10的一端相连于节点26，压控开关S4的负控制端接地，压控开关S4的输入端与忆阻器M1的正极相连于节点6，压控开关S4的输出端接地，NMOS管N4的源极与-0.4V直流电压源连接，NMOS管N4的漏极与忆阻器M1的负极相连于节点5，NMOS管N3的源极接地，NMOS管N3的漏极与NMOS管N1的栅极相连于节点27，电阻Rc11的一端与5V直流电压源连接，电阻Rc11的另一端与NMOS管N1的栅极相连于节点27。
如图2所示，杏仁核模块由电阻Rd1-Rd9、运算放大器A10-A12、电容C3、NMOS管N5和忆阻器M2构成。运算放大器A10的同相输入端接地，电阻Rd1的一端与输入信号Vin连接，电阻Rd1的另一端与运算放大器A10的反相输入端相连于节点28，电阻Rd2与运算放大器A10的反相输入端和输出端分别相连于节点28和节点29；电阻Rd3与运算放大器A10的输出端和运算放大器A11的反相输入端分别相连于节点29和节点30，运算放大器A11的同相输入端接地，电阻Rd4和电容C3并联且与运算放大器A11的反相输入端和输出端分别相连于节点30和节点31；电阻Rd5与运算放大器A11的输出端和运算放大器A12的同相输入端分别相连于节点31和节点32，电阻Rd6的一端与运算放大器A12的同相输入端相连于节点32，电阻Rd6的另一端接地，电阻Rd7与运算放大器A4的输出端和运算放大器A12的反相输入端分别相连于节点9和节点33，电阻Rd8与运算放大器A12的反相输入端和输出端分别相连于节点33和节点34；NMOS管N5的栅极与NMOS管N8的漏极相连于节点45，NMOS管N5的漏极与运算放大器A12的输出端相连于节点34，忆阻器M2的正极与NMOS管N5的源极相连于节点46，忆阻器M2的负极与电阻Rd9的一端相连于节点35，电阻Rd9的另一端接地，电阻Rd9的分压即节点35的电压为杏仁核模块输出的负面情绪信号Vout。
如图2所示，杏仁核损伤判断模块由电阻Re1-Re3、-1.1V直流电压源、运算放大器A13和NMOS管N6构成。NMOS管N6的栅极与运算放大器A12的输出端相连于节点34，NMOS管N6的源极与-1.1V直流电压源连接，NMOS管N6的漏极与运算放大器A13的同相输入端相连于节点36，电阻Re1的一端与运算放大器A13的同相输入端相连于节点36，电阻Re1的另一端接地，电阻Re3的一端与运算放大器A13的反相输入端相连于节点38，电阻Re3的另一端接地，电阻Re2与运算放大器A13的输出端和反相输入端分别相连于节点37和节点38，运算放大器A13的输出端输出杏仁核模块损伤信号。
如图2所示，杏仁核修复模块由电阻Rf1-Rf8、运算放大器A14和A15、四个直流电压源、NMOS管N7和N8、压控开关S4和S5构成。电阻Rf1与运算放大器A13的输出端和运算放大器A14的反相输入端分别相连于节点37和节点39，运算放大器A14的同相输入端接地，电阻Rf2和电容C4并联且与运算放大器A14的反相输入端和输出端分别相连于节点39和节点40；压控开关S4的正负控制端分别与运算放大器A14的输出端和地相连，压控开关S4的输入端与3V直流电压源连接，压控开关S4的输出端与电阻Rf3的一端相连于节点41，电阻Rf3的另一端接地；电阻Rf4与压控开关S4的输出端和运算放大器A15的反相输入端分别相连于节点41和节点42，电阻Rf5与运算放大器A13的输出端和运算放大器A15的反相输入端分别相连于节点37和节点42，电阻Rf6与运算放大器A15的反相输入端和输出端分别相连于节点42和节点43；压控开关S5的正负控制端分别与运算放大器A15的输出端和地连接，压控开关S5的输入端与2.2V直流电压源连接，压控开关S5的输出端与电阻Rf7的一端相连于节点44，电阻Rf7的另一端接地，NMOS管N7的栅极和NMOS管N8的栅极以并联的形式与电阻Rf7的一端相连于节点44，NMOS管N7的源极与-0.4V直流电压源连接，NMOS管N7的漏极与忆阻器M2的正极相连于节点46，NMOS管N8的源极接地，NMOS管N8的漏极与NMOS管N5的栅极相连于节点45，电阻Rf8的一端与NMOS管N5的栅极相连于节点45，电阻Rf8的另一端与5V直流电压源连接。
如图3所示为前额叶皮层模块中忆阻器M1两端电压的仿真图，图4为前额叶皮层模块中忆阻器M1阻值的变化图，图5为前额叶皮层模块输出的抑制信号仿真图。由图可知，在2s-5s内输入负面信号较弱导致忆阻器M1两端电压低于忆阻器M1负阈值电压的绝对值1V，因此忆阻器M1阻值不变，前额叶皮层模块抑制杏仁核模块产生负面情绪的能力不变，抑制信号电压的变化趋势与忆阻器M1两端电压的变化趋势相同。5s后输入强烈的负面信号，在5s-5.2s内忆阻器M1两端电压迅速增大但仍低于1V，因此忆阻器M1阻值不变，前额叶皮层模块抑制杏仁核模块产生负面情绪的能力不变，抑制信号电压迅速增大；在5.2s-6s内忆阻器M1两端电压超过1V且持续增大，因此忆阻器M1阻值持续增大，前额叶皮层模块抑制杏仁核模块产生负面情绪的能力迅速下降，抑制信号电压只增大一点，当忆阻器M1阻值超过设定的损伤阈值时前额叶皮层损伤判断模块输出损伤信号给前额叶皮层修复模块；在6s-6.2s内忆阻器M1两端电压逐渐降低到1V，忆阻器M1阻值缓慢增大，抑制信号电压随忆阻器M1两端电压降低而降低；在6.2s-6.53s内忆阻器M1两端电压低于1V且持续降低，忆阻器M1阻值不变，抑制信号电压随忆阻器M1两端电压降低而降低；在6.53s-7.51s内前额叶皮层修复模块产生修复信号，忆阻器M1接收修复电压，忆阻器M1阻值逐渐降低到初始值，前额叶皮层模块完成自我修复，前额叶皮层模块修复期间抑制信号电压为零。
如图6所示为杏仁核模块中忆阻器M2两端电压仿真图，图7为杏仁核模块中忆阻器M2阻值的变化图，图8为杏仁核模块中输出的负面情绪信号Vout仿真图，Vout为正值时认为杏仁核模块输出负面情绪，Vout为0或负值时杏仁核不输出负面情绪。由图可知，在2s-5.2s内忆阻器M1两端电压低于忆阻器M1负阈值电压的绝对值1V且忆阻器M2两端电压低于忆阻器M2的正阈值电压1V，因此忆阻器M1和M2的阻值均不变，前额叶皮层模块抑制杏仁核模块产生负面情绪的能力不变，杏仁核模块没有受损，负面情绪信号Vout被抑制在很低的范围内。在5.2s-5.53s内忆阻器M1两端电压超过1V而忆阻器M2两端电压低于1V，忆阻器M1阻值持续增大，前额叶皮层模块抑制杏仁核模块产生负面情绪的能力迅速下降，忆阻器M2阻值不变，杏仁核模块没有受损，因此忆阻器M2两端电压和负面情绪信号Vout在5.2s时增大速度加快且在5.2s-5.53s内持续增大；在5.53s-6.08s内忆阻器M1阻值持续增大，前额叶皮层模块抑制杏仁核模块产生负面情绪的能力持续下降，忆阻器M2两端电压超过1V，忆阻器M2阻值持续降低，杏仁核模块受损，杏仁核损伤判断模块产生损伤信号给杏仁核修复模块，因此负面情绪信号Vout在5.53s时增大速度再次加快且在5.53s-6s内持续增大，在6s-6.08s内负面情绪信号Vout随忆阻器M2两端电压降低而降低；在6.08s-7.51s内杏仁核修复模块产生修复信号，忆阻器M2接收修复电压，忆阻器M2阻值逐渐增大至初始值，杏仁核模块完成自我修复，杏仁核模块修复期间Vout为负值，杏仁核模块不输出负面情绪。
Claims (1)
1.一种基于仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路，其特征在于，它包括前额叶皮层模块、前额叶皮层损伤判断模块、前额叶皮层修复模块、杏仁核模块，杏仁核损伤判断模块和杏仁核修复模块；
所述前额叶皮层模块接收输入负面信号并产生抑制信号给杏仁核模块和前额叶皮层损伤判断模块；前额叶皮层模块由电阻Ra1-Ra7、运算放大器A1-A4、电容C1、NMOS管N1和忆阻器M1构成；输入负面信号Vin与电阻Ra1的一端连接，电阻Ra1的另一端与运算放大器A1的反相输入端相连于节点1，运算放大器A1的同相输入端接地，电阻Ra2与运算放大器A1的反相输入端和输出端分别相连于节点1和节点2；电阻Ra3与运算放大器A1的输出端和运算放大器A2的反相输入端分别相连于节点2和节点3，运算放大器A2的同相输入端接地，电阻Ra4和电容C1并联且与运算放大器A2的反相输入端和输出端分别相连于节点3和节点4；NMOS管N1的栅极与NMOS管N3的漏极相连于节点27，NMOS管N1的漏极与运算放大器A2的输出端连接于节点4，NMOS管N1的源极与忆阻器M1的负极连接于节点5，忆阻器M1的正极与运算放大器A3的反相输入端连接于节点6，运算放大器A3的同相输入端接地，电阻Ra5与运算放大器A3的反相输入端和输出端分别相连于节点6和节点7；运算放大器A4的同相输入端接地，电阻Ra6与运算放大器A3的输出端和运算放大器A4的反相输入端分别相连于节点7和节点8，电阻Ra7与运算放大器A4的反相输入端和输出端分别相连于节点8和节点9，运算放大器A4的输出端输出抑制信号；
所述前额叶皮层损伤判断模块接收前额叶皮层信号转换区输出的信号和运算放大器A4输出的抑制信号，当判定前额叶皮层模块受损，前额叶皮层损伤判断模块产生损伤信号给前额叶皮层修复模块；前额叶皮层损伤判断模块由电阻Rb1-Rb8、运算放大器A5、运算放大器A6、电压比较器COMP、压控开关S1、NMOS管N2和两个直流电压源构成；电阻Rb1与运算放大器A2的输出端和运算放大器A5的反相输入端分别相连于节点4和节点10，电阻Rb4与运算放大器A5的反相输入端和输出端分别相连于节点10和节点12，电阻Rb2与运算放大器A2的输出端和运算放大器A5的同相输入端分别相连于节点4和节点11，电阻Rb3的一端接地，电阻Rb3的另一端与运算放大器A5的同相输入端相连于节点11；运算放大器A5的输出端与电压比较器COMP的同相输入端相连于节点12，运算放大器A4的输出端与电压比较器COMP的反相输入端相连于节点9，压控开关S1的正控制端与运算放大器A5的输出端连接于节点12，压控开关S1的负控制端接地，压控开关S1的输入端与5V直流电压源连接，压控开关S1的输出端与电压比较器COMP的正电源管脚相连于节点13，电阻Rb5与电压比较器COMP的正电源管脚和输出端分别相连于节点13和节点14，电压比较器COMP的负电源管脚接地；NMOS管N2的栅极与电压比较器COMP的输出端相连于节点14，NMOS管N2的源极与0.1V直流电压源连接，NMOS管N2的漏极与运算放大器A6的同相输入端相连于节点15，电阻Rb6的一端接地，电阻Rb6的另一端与运算放大器A6的同相输入端相连于节点15，电阻Rb7与运算放大器A6的输出端和反相输入端分别相连于节点17和节点16，电阻Rb8的一端接地，电阻Rb8的另一端与运算放大器A6的反相输入端相连于节点16，运算放大器A6的输出端输出前额叶皮层模块损伤信号；
所述前额叶皮层修复模块接收前额叶皮层损伤判断模块输出的损伤信号，产生修复信号，给忆阻器M1的负极施加一个负电压；前额叶皮层修复模块由电阻Rc1-Rc11、运算放大器A7-A9，电容C2、压控开关S2-S4、四个直流电压源、NMOS管N3和NMOS管N4构成；电阻Rc1与运算放大器A6的输出端和运算放大器A7的反相输入端分别相连于节点17和节点18，运算放大器A7的同相输入端接地，电阻Rc2和电容C2并联且与运算放大器A7的反相输入端和输出端分别相连于节点18和节点19；运算放大器A8的同相输入端接地，电阻Rc3与运算放大器A7的输出端和运算放大器A8的反相输入端分别相连于节点19和节点20，电阻Rc4与运算放大器A8的反相输入端和输出端分别相连于节点20和节点21；压控开关S2的正负控制端分别与运算放大器A8的输出端和地连接，压控开关S2的输入端与3V直流电压源连接，压控开关S2的输出端与电阻Rc5的一端相连于节点22，电阻Rc5的另一端接地；电阻Rc6与压控开关S2的输出端和运算放大器A9的同相输入端分别相连于节点22和节点23；电阻Rc8的一端接地，电阻Rc8的另一端与运算放大器A9的同相输入端相连于节点23，电阻Rc7与运算放大器A6的输出端和运算放大器A9的反相输入端分别相连于节点17和节点24，电阻Rc9与运算放大器A9的反相输入端和输出端分别相连于节点24和节点25；压控开关S3的正负控制端分别与运算放大器A9的输出端和地连接，压控开关S3的输入端与2.2V直流电压源连接，压控开关S3的输出端与电阻Rc10的一端相连于节点26，电阻Rc10的另一端接地；压控开关S4的正控制端、NMOS管N4的栅极和NMOS管N3的栅极以并联形式与电阻Rc10的一端相连于节点26，压控开关S4的负控制端接地，压控开关S4的输入端与忆阻器M1的正极相连于节点6，压控开关S4的输出端接地，NMOS管N4的源极与-0.4V直流电压源连接，NMOS管N4的漏极与忆阻器M1的负极相连于节点5，NMOS管N3的源极接地，NMOS管N3的漏极与NMOS管N1的栅极相连于节点27，电阻Rc11的一端与5V直流电压源连接，电阻Rc11的另一端与NMOS管N1的栅极相连于节点27；
所述杏仁核模块通过接收输入负面信号和前额叶皮层输出的抑制信号，来输出负面情绪信号；杏仁核模块由电阻Rd1-Rd9、运算放大器A10-A12、电容C3、NMOS管N5和忆阻器M2构成；运算放大器A10的同相输入端接地，电阻Rd1的一端与输入信号Vin连接，电阻Rd1的另一端与运算放大器A10的反相输入端相连于节点28，电阻Rd2与运算放大器A10的反相输入端和输出端分别相连于节点28和节点29；电阻Rd3与运算放大器A10的输出端和运算放大器A11的反相输入端分别相连于节点29和节点30，运算放大器A11的同相输入端接地，电阻Rd4和电容C3并联且与运算放大器A11的反相输入端和输出端分别相连于节点30和节点31；电阻Rd5与运算放大器A11的输出端和运算放大器A12的同相输入端分别相连于节点31和节点32，电阻Rd6的一端与运算放大器A12的同相输入端相连于节点32，电阻Rd6的另一端接地，电阻Rd7与运算放大器A4的输出端和运算放大器A12的反相输入端分别相连于节点9和节点33，电阻Rd8与运算放大器A12的反相输入端和输出端分别相连于节点33和节点34；NMOS管N5的栅极与NMOS管N8的漏极相连于节点45，NMOS管N5的漏极与运算放大器A12的输出端相连于节点34，忆阻器M2的正极与NMOS管N5的源极相连于节点46，忆阻器M2的负极与电阻Rd9的一端相连于节点35，电阻Rd9的另一端接地，电阻Rd9的分压即节点35的电压为杏仁核模块输出的负面情绪信号Vout；
所述杏仁核损伤判断模块接收运算放大器A12的输出信号，以此判断杏仁核模块是否受损；杏仁核损伤判断模块由电阻Re1-Re3、-1.1V直流电压源、运算放大器A13和NMOS管N6构成；NMOS管N6的栅极与运算放大器A12的输出端相连于节点34，NMOS管N6的源极与-1.1V直流电压源连接，NMOS管N6的漏极与运算放大器A13的同相输入端相连于节点36，电阻Re1的一端与运算放大器A13的同相输入端相连于节点36，电阻Re1的另一端接地，电阻Re3的一端与运算放大器A13的反相输入端相连于节点38，电阻Re3的另一端接地，电阻Re2与运算放大器A13的输出端和反相输入端分别相连于节点37和节点38，运算放大器A13的输出端输出杏仁核模块损伤信号；
所述杏仁核修复模块接收杏仁核损伤判断模块输出的损伤信号，输出修复信号，给忆阻器M2的正极施加负电压，最终完成自我修复；杏仁核修复模块由电阻Rf1-Rf8、运算放大器A14和A15、四个直流电压源、NMOS管N7和N8、压控开关S4和S5构成；电阻Rf1与运算放大器A13的输出端和运算放大器A14的反相输入端分别相连于节点37和节点39，运算放大器A14的同相输入端接地，电阻Rf2和电容C4并联且与运算放大器A14的反相输入端和输出端分别相连于节点39和节点40；压控开关S4的正负控制端分别与运算放大器A14的输出端和地相连，压控开关S4的输入端与3V直流电压源连接，压控开关S4的输出端与电阻Rf3的一端相连于节点41，电阻Rf3的另一端接地；电阻Rf4与压控开关S4的输出端和运算放大器A15的反相输入端分别相连于节点41和节点42，电阻Rf5与运算放大器A13的输出端和运算放大器A15的反相输入端分别相连于节点37和节点42，电阻Rf6与运算放大器A15的反相输入端和输出端分别相连于节点42和节点43；压控开关S5的正负控制端分别与运算放大器A15的输出端和地连接，压控开关S5的输入端与2.2V直流电压源连接，压控开关S5的输出端与电阻Rf7的一端相连于节点44，电阻Rf7的另一端接地，NMOS管N7的栅极和NMOS管N8的栅极以并联的形式与电阻Rf7的一端相连于节点44，NMOS管N7的源极与-0.4V直流电压源连接，NMOS管N7的漏极与忆阻器M2的正极相连于节点46，NMOS管N8的源极接地，NMOS管N8的漏极与NMOS管N5的栅极相连于节点45，电阻Rf8的一端与NMOS管N5的栅极相连于节点45，电阻Rf8的另一端与5V直流电压源连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311756138.XA CN117610629B (zh) | 2023-12-20 | 2023-12-20 | 一种基于仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311756138.XA CN117610629B (zh) | 2023-12-20 | 2023-12-20 | 一种基于仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117610629A CN117610629A (zh) | 2024-02-27 |
| CN117610629B true CN117610629B (zh) | 2024-06-04 |
Family
ID=89951642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311756138.XA Active CN117610629B (zh) | 2023-12-20 | 2023-12-20 | 一种基于仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117610629B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112651495A (zh) * | 2020-12-16 | 2021-04-13 | 郑州轻工业大学 | 一种面向情绪自稳态调节和联想记忆的神经网络电路 |
| CN115600665A (zh) * | 2022-11-16 | 2023-01-13 | 湖南师范大学（Cn） | 一种基于vta-da神经元的忆阻自修复神经网络电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210097379A1 (en) * | 2019-09-26 | 2021-04-01 | Qatar Foundation For Education, Science And Community Development | Circuit for calculating weight adjustments of an artificial neural network, and a module implementing a long short-term artificial neural network |
-
2023
- 2023-12-20 CN CN202311756138.XA patent/CN117610629B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112651495A (zh) * | 2020-12-16 | 2021-04-13 | 郑州轻工业大学 | 一种面向情绪自稳态调节和联想记忆的神经网络电路 |
| CN115600665A (zh) * | 2022-11-16 | 2023-01-13 | 湖南师范大学（Cn） | 一种基于vta-da神经元的忆阻自修复神经网络电路 |
Non-Patent Citations (2)
| Title |
|---|
| 神经反馈增强积极情绪在抑郁症治疗中的应用;车强燕等;《心理科学进展》;20231106;第342-362页 * |
| 负面情绪的脑电特征及功能连接环路的研究进展;李铮等;《东南国防医药》;20230531;第307-311页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117610629A (zh) | 2024-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112183739B (zh) | 基于忆阻器的低功耗脉冲卷积神经网络的硬件架构 | |
| CN106447033B (zh) | 神经元突触电路及神经元电路 | |
| US10671911B2 (en) | Current mirror scheme for an integrating neuron circuit | |
| US11461621B2 (en) | Methods and systems of implementing positive and negative neurons in a neural array-based flash memory | |
| JP6794891B2 (ja) | ニューラルネットワーク回路 | |
| TWI762719B (zh) | 用於混和訊號運算的系統及方法 | |
| CN115600665B (zh) | 一种基于vta-da神经元的忆阻自修复神经网络电路 | |
| CN210488595U (zh) | 基于忆阻器实现多样化stdp学习规则的突触仿生电路 | |
| TW202032545A (zh) | 記憶體裝置及其操作方法 | |
| CN115630693B (zh) | 一种基于Elman神经网络学习算法的忆阻器自学习电路 | |
| Kang et al. | A spiking neural network with a global self-controller for unsupervised learning based on spike-timing-dependent plasticity using flash memory synaptic devices | |
| KR102026332B1 (ko) | 뉴런 모방 회로 | |
| CN117610629B (zh) | 一种基于仿生机制的抑制负面情绪与自我修复的忆阻神经网络电路 | |
| Loyez et al. | Subthreshold neuromorphic devices for spiking neural networks applied to embedded ai | |
| CN112734022B (zh) | 一种具有识别和排序功能的四字符忆阻神经网络电路 | |
| Zhang et al. | The framework and memristive circuit design for multisensory mutual associative memory networks | |
| JP3708113B2 (ja) | 確率的演算素子、その駆動方法及びこれを用いた認識処理装置 | |
| CN110443356B (zh) | 一种基于多阻态忆阻器的电流型神经网络 | |
| Saraswat et al. | Hardware-friendly synaptic orders and timescales in liquid state machines for speech classification | |
| KR20200060204A (ko) | 조건적 바이어스 전류에 의해 작동되는 비교기를 포함하는 스파이크 뉴럴 네트워크 회로 | |
| CN111969993B (zh) | 基于CCSA与Sigmoid激活函数复用的电路结构 | |
| Weiss et al. | A synchronized axon hillock neuron for memristive neuromorphic systems | |
| Vohra et al. | CMOS circuit implementation of spiking neural network for pattern recognition using on-chip unsupervised STDP learning | |
| Archana et al. | Design of CMOS current mode and voltage mode Winner Take all circuit on 180nm technology | |
| Polidori et al. | Experimental validation of an analog spiking neural network with STDP learning rule in CMOS technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |