CN105047644B - 一种抗辐射ono反熔丝单元结构及其制备方法 - Google Patents
一种抗辐射ono反熔丝单元结构及其制备方法 Download PDFInfo
- Publication number
- CN105047644B CN105047644B CN201510386047.0A CN201510386047A CN105047644B CN 105047644 B CN105047644 B CN 105047644B CN 201510386047 A CN201510386047 A CN 201510386047A CN 105047644 B CN105047644 B CN 105047644B
- Authority
- CN
- China
- Prior art keywords
- layer
- ono
- silicon
- radioresistance
- unit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明涉及一种抗辐射ONO反熔丝单元结构及其制备方法,属于微电子的技术领域。按照本发明提供的技术方案,抗辐射ONO反熔丝单元结构包括ONO反熔丝单元,ONO反熔丝单元制作在SOI硅衬底的顶层硅膜上,并被STI隔离槽全介质隔离;STI隔离槽的侧壁上覆盖有SiOxNy层,并填充有非掺杂的多晶硅或者非晶硅介质。本发明抗辐射ONO反熔丝单元结构的制作工艺简单,兼容于CMOS工艺,该抗辐射ONO反熔丝单元结构,不仅具有编程电压均匀性好、编程时间短、编程导通电阻低,而且具有抗总剂量和单粒子能力等优点,同时,本发明抗辐射ONO反熔丝单元结构的制备方法也适用于体硅CMOS工艺。
Description
技术领域
本发明属于微电子集成电路技术领域,涉及一种ONO反熔丝单元结构及其制备方法,尤其是一种基于SOI硅衬底的抗辐射ONO反熔丝单元结构及其制备方法。
背景技术
ONO反熔丝单元结构中的介质是天然的抗辐射单元,具有非易失性、高可靠性、体积小、速度快、功耗低等优点,在未编程时,反熔丝单元表现出高阻状态,可高达1010欧姆,在上下电极间加上合适电压编程后,反熔丝单元表现出良好的欧姆电阻特性。目前,ONO反熔丝技术已在计算机、通信、汽车、卫星以及航空航天等领域具有极其广泛的应用。
虽然ONO反熔丝单元本身具有很高的抗辐射总剂量能力(1.5 Mrad(Si)) ,但是目前ONO反熔丝电路绝大多数是基于体硅CMOS工艺技术开发应用的,由于体硅技术在抗辐射方面的劣势,使得其外围体硅电路成为制约ONO反熔丝FPGA/PROM的瓶颈。而SOI CMOS技术是一种全介质隔离技术,PN结面积小,不存在体硅CMOS技术中寄生的场区MOS管和可控硅结构,其辐射产生的光电流比体硅CMOS电路小近三个数量级,使SOI CMOS集成电路在抗单粒子事件、瞬时辐射等方面有着体硅CMOS技术无法比拟的优势。因此,将ONO反熔丝技术移植到SOI材料上,可以解决基于体硅的ONO反熔丝FPGA/PROM电路外围的CMOS电路抗辐射能力低的问题,突破制约基于体硅的ONO反熔丝电路抗辐射能力的瓶颈,从而有效提高ONO反熔丝FPGA/PROM电路的抗辐射能力。但是,普通场隔离的ONO反熔丝单元,并不具有很好的抗辐射能力,尤其在总剂量辐射(TID)方面,主要表现在器件之间因TID辐射效应引起场区边缘的漏电而产生的漏电通道。为此,本发明基于SOI硅衬底设计了一种具有抗单粒子及总剂量效应的ONO反熔丝单元结构和工艺集成方法。
发明内容
本发明要解决的技术问题是克服现有的缺陷,综合应用SOI CMOS集成和ONO介质的优良抗辐射性能,提供了一种抗辐射ONO反熔丝单元结构及其制备方法,其工艺步骤简单,兼容于CMOS工艺,安全可靠。
为了解决上述技术问题,本发明提供了如下的技术方案:
一种抗辐射ONO反熔丝单元结构,包括ONO反熔丝单元,ONO反熔丝单元制作在SOI硅衬底的顶层硅膜上,并被STI隔离槽全介质隔离;STI隔离槽的侧壁上覆盖有SiOxNy层,并填充有非掺杂的多晶硅或者非晶硅介质。
进一步地,抗辐射ONO反熔丝单元结构包括以SOI顶层硅膜作为衬底的下电极板,SOI硅衬底的上部设有P阱,P阱上部设置N+扩散区和P+环注入区;N+扩散区的正上方设置贯通注入掩蔽层和腐蚀掩蔽层的反熔丝孔,注入掩蔽层覆盖在P阱、P+环注入区、N+扩散区上,腐蚀掩蔽层覆盖于注入掩蔽层上;腐蚀掩蔽层上覆盖有ONO介质层;反熔丝孔内填充有ONO介质;ONO介质层上覆盖有上电极板。
进一步地,腐蚀掩蔽层是非掺杂的非晶硅或者多晶硅或者SiOxNy或者Si3N4介质层,上电极板是N型掺杂的多晶硅。
一种抗辐射ONO反熔丝单元结构的制备方法,包括如下步骤:
a、提供SOI硅衬底,并SOI硅衬底上依次制作所需的STI隔离槽和P阱,并去除有源区内的氧化层,有源区外边缘与STI隔离槽外边缘相切;
b、在上述SOT硅衬底上热氧化生长注入掩蔽层;
c、在P阱内制作下电极板N+扩散区的窗口,利用注入掩蔽层注入N型离子,并经过退火工艺形成N+扩散区,以作为ONO反熔丝单元的下电极板;
d、在P阱内制作有源区P+环注入区的窗口,并利用注入掩蔽层注入P型离子,以形成P+环注入区,P+环注入区包覆STI隔离槽;
e、在注入掩蔽层上淀积腐蚀掩蔽层,并制作反熔丝孔的腐蚀窗口、腐蚀掩蔽层和注入掩蔽层,以形成反熔丝孔;
f、在上述腐蚀掩蔽层的表面上形成ONO介质层;
g、在ONO介质层上淀积一层N型掺杂的多晶硅,以形成ONO反熔丝单元的上电极板;
进一步地,步骤a包括如下步骤:
a1、在SOI硅衬底上生长第一二氧化硅层,并淀积第一氮化硅层;
a2、光刻制定STI隔离槽窗口,腐蚀STI隔离槽窗口内的第一二氧化硅层、第一氮化硅层和SOI硅衬底的顶层硅膜;
a3、生长第二二氧化硅层,以作牺牲氧化层,去除第二二氧化硅层,再生长第三二氧化硅层,并采用N2O或NO氧化掺N及退火,以在STI隔离槽的侧壁上形成SiOxNy层;
a4、采用非掺杂的多晶硅或者非晶硅填充STI隔离槽,并去除STI隔离槽以外的非掺杂的多晶硅或非晶硅;
a5、在STI隔离槽的顶层生长第四二氧化硅层;
a6、去除STI隔离槽内部的第一氮化硅层和第一二氧化硅层;
a7、生长第五氧化硅层作为P阱注入掩蔽层,光刻制定P阱,并做P阱注入和高温推结,以形成P阱。
进一步地,步骤c中,N型注入元素P和As,其N+扩散区表面的N杂质原子的浓度为1.0E19-1.0E20个/cm2。
进一步地,步骤d中,P型注入元素B,其离子的注入能量为80-150kev,注入剂量为1.0E14-1.0E15个/cm2。
进一步地,步骤f中,ONO介质层由下至上依次为隧道氧化层、氮化硅层、顶层氧化层;隧道氧化层的厚度为25-50 Å,其含N量为20%-40%;氮化硅层的厚度为60-100Å,其含N量为45%-65%;顶层氧化层的厚度为25-50 Å,其含N量为20%-40%。
进一步地,步骤g中,上电极板中N型掺杂的多晶硅的厚度为3000-5000 Å,上电极板的方可电阻为20-27欧姆/方块。
本发明还提供一种抗辐射ONO反熔丝单元结构,包括ONO反熔丝单元,ONO反熔丝单元制作在体硅衬底的顶层硅膜上。
本发明的优点:采用STI隔离槽的侧壁上覆盖有掺N的氧化层以及非掺杂的多晶硅或者非晶硅作为STI隔离槽的填充材料,增强STI隔离槽的总剂量抗辐射能力;P+环注入区能够实现被STI隔离槽全介质隔离的ONO反熔丝单元与SOI硅衬底的良好接触,同时,P+环注入区和STI隔离槽可以应用于NMOS管、N+电阻、N+P二极管,实现整个ONO反熔丝单元的外部电路的抗总剂量和单粒子辐射能力;在STI隔离槽或场区边缘的下方形成P+环注入区,对基于体硅工艺的ONO反熔丝单元之间因总剂量辐射致使场氧或STI隔离槽的氧化层中产生电子陷阱中心而产生的漏电通道起到阻隔作用;采用具有天然的抗单粒子闩锁能力优势的SOI材料,提高ONO反熔丝单元的抗辐射性能;采用腐蚀掩蔽层,提高控制反熔丝孔的侧壁形貌工艺质量的能力,有助于提升ONO反熔丝单元的可靠性能。
本发明采用业界常用的器件制作工艺流程,与CMOS工艺流程兼容,工艺简单、可控。与常规的ONO反熔丝单元结构比较,本发明ONO反熔丝单元的介质层采用了氮氧化硅/氮化硅/氮氧化硅复合层结构,ONO反熔丝单元具有编程电压均匀性好、编程时间和编程后导通电阻低等优点,同时,提升了ONO反熔丝集成电路的抗辐照性能;同时,本发明的方法不仅适用于基于SOI硅衬底的CMOS工艺,而且也适用于基于体硅和外延片衬底的工艺。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。在附图中:
图1-图4为本发明基于SOI硅衬底的具体实施工艺步骤剖视图,其中
图1为在SOI硅衬底上制作完成STI隔离槽和P阱的剖视图;
图2为ONO反熔丝单元的下电极板及P+环注入区形成的结构剖视图;
图3为反熔丝孔腐蚀后的结构剖视图;
图4为ONO反熔丝单元形成的结构剖视图;
图5为本发明的抗辐射ONO反熔丝单元结构的平面俯视图;
图6为本发明基于SOI硅衬底的抗辐射ONO反熔丝单元结构NMOS管剖视图;
图7为本发明基于体硅的抗辐射ONO反熔丝单元结构的剖视图。
附图标记说明:00-STI隔离槽;11-SOI硅衬底;12-SOI基的埋氧层;13-SOI顶层硅膜;14-STI隔离槽的侧壁上覆盖的掺N氧化层;15-STI隔离槽中的填充介质层;16-P阱;17-注入掩蔽层; 18-ONO反熔丝单元的下电极板N+扩散区;19-有源区P+环注入区;20-腐蚀掩蔽层;21-反熔丝孔;22-ONO介质层;23-ONO反熔丝单元的上电极板;24-体硅衬底;25-栅氧化层;26-多晶栅;27-N+源漏;28-多晶栅的侧墙氧化层SPACER。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
如图4所示:为了能够提升ONO反熔丝单元结构的抗辐射性能,本发明的ONO反熔丝单元制作在SOI硅衬底的顶层硅膜13上,并被STI隔离槽00进行全介质隔离;STI隔离槽的侧壁上覆盖的掺N氧化层14是 SiOxNy,并用非掺杂的多晶硅或者非晶硅介质层15填充满;抗辐射ONO反熔丝单元结构包括以SOI顶层硅膜作为SOI硅衬底的下电极板,SOI硅衬底的上部设有P阱16,P阱上部设置N+扩散区及P+环注入区(或者P阱接触引出区)19;N+扩散区的正上方设置贯通注入掩蔽层17及腐蚀掩蔽层的反熔丝孔21,注入掩蔽层17覆盖在P阱16、P+环注入区19、N+扩散区上,腐蚀掩蔽层20覆盖于注入掩蔽层17上;腐蚀掩蔽层20是非掺杂的非晶硅或者多晶硅或者SiOxNy或者Si3N4介质层,其介质层的引入是为了提高工艺质量控制过程中的反熔丝孔21的形貌及孔径尺寸的一致性,有助于ONO反熔丝单元的击穿电压及编程电阻的均匀性控制,进一步增强了ONO反熔丝单元的可靠性;ONO介质层22覆盖在腐蚀掩蔽层20,ONO介质层22填充在反熔丝孔21内,在ONO介质层22的上方是ONO反熔丝单元的上电极板23;ONO反熔丝单元的上电极板23是N型掺杂的多晶硅。
图1-图4所示:上述的抗辐射ONO反熔丝单元结构,可以通过下述工艺步骤制备得到,制备方法包括如下具体步骤:
a、如图1所示,提供SOI硅衬底,并在SOI硅衬底上依次制作所需的STI 隔离槽00、P阱16,并去除有源区内的氧化层;
其中,所述步骤a包括如下步骤:
a1、在SOI硅衬底上生长厚度为200-600 Å的 第一二氧化硅层-SiO2层,并在第一二氧化硅层上淀积厚度为800-1700 Å 的第一氮化硅层-Si3N4层;SOI顶层硅膜13的晶相为<100> ;SOI材料包括SOI顶层硅膜13、SOI基的埋氧层12和SOI硅衬底11,SOI基的埋氧层12的厚度为5000-50000 Å,SOI顶层硅膜的厚度为3000-30000 Å;本发明实例中,第一二氧化硅层及第一氮化硅层均通过常规的工艺进行制备得到。
a2、光刻上述SOI硅衬底上第一二氧化硅层及第一氮化硅层,以制作STI隔离槽00窗口,腐蚀STI隔离槽00窗口内的第一二氧化硅层、第一氮化硅层、SOI顶层硅膜13,以形成STI隔离槽00,STI隔离槽的底部为第一二氧化硅层顶部;本发明实例中,STI隔离槽形成工艺为本领域中常规技术手段;
a3、生长第二二氧化硅层,以作牺牲氧化层,去除第二二氧化硅层,再生长第三二氧化硅层,并采用N2O或NO氧化掺N及退火,以在STI隔离槽的侧壁上形成氮氧化硅层,氮氧化硅层的厚度为150-400 Å;氮氧化硅层有助于增强隔离区的抗总剂量辐照能力(常规结构式二氧化硅/P型衬底硅的界面在总剂量辐照的环境下,界面易产生反型,不利于器件之间的隔离);
a4、采用厚度为5000-10000 Å的非掺杂的多晶硅或者非晶硅填充STI隔离槽00,并去除STI隔离槽00以外的非掺杂的多晶硅或非晶硅;STI隔离槽00中的填充材料在总剂量抗辐射方面具有较强的优势,改变传统的介质层;同时,上述填充材料在深硅槽填充方面具有较强的填充覆盖能力;
a5、在STI隔离槽的顶层(非氮化硅层区)生长第四二氧化硅层,二氧化硅层的厚度为2000-6000Å;
a6、去除STI隔离槽00内侧(即有源区)的第一氮化硅层和第一二氧化硅层,以便对有源区进行后续的操作;
a7、生长第五氧化硅层作为P阱注入掩蔽层,光刻制定P阱16,并做P阱注入和高温推结,以形成P阱16,P阱区的P型杂质原子浓度为5.0E16-5.0E17个/cm2;去除P阱注入掩蔽层;
b、以上述SOI硅作为衬底,生长注入掩蔽层17;得到的STI隔离槽结构如图1所示;
c、在P阱16内制作ONO反熔丝单元的下电极板N+扩散区18窗口,利用注入掩蔽层17注入N型离子,并经过退火工艺形成N+扩散区,以作为ONO反熔丝单元的下电极板;N型注入元素P和As,N+扩散区表面的N杂质原子的浓度为:1.0E19-1.0E20个/cm2;
d、在P阱16内制作有源区P+环注入区19的窗口,并利用注入掩蔽层17注入P型离子以形成有源区P+环注入区19;P型注入元素B,其离子的注入能量为80-150kev,注入剂量为1.0E14-1.0E15个/cm2;得到的ONO反熔丝单元的下电极板及P+注入区结构如图2所示;P+环注入区19包覆STI隔离槽00,其平面俯视图如图5所示;P+环注入区19的作用是为了形成P阱接触引出区,且有助于增强ONO反熔丝单元的隔离效果,为STI隔离槽00是否隔离到SOI基的埋氧层12提供了工艺容宽;同时,在CMOS集成工艺中NMOS管的有源区边缘均可以采用P+环注入区包覆STI隔离槽00的结构,如图6所示,还包括栅氧化层25,多晶栅26,N+源漏27及多晶栅的侧墙氧化层SPACER 28;如果将该结构应用到体硅工艺中,因STI隔离槽为非隔离到底的结构,如图7所示,则ONO反熔丝单元的下电极板之间会因总剂量辐照引起漏电通道(经过STI隔离槽00下界面反型区),因此,引入了P+环注入区包覆STI隔离槽的结构,可以充分阻断了因TID引起的器件之间的漏电通道;
e、在注入掩蔽层17上淀积一层腐蚀掩蔽层20,并制作反熔丝孔21的腐蚀窗口、腐蚀掩蔽层20及注入掩蔽层17,以形成反熔丝孔21;得到反熔丝孔结构如图3所示;
f、在上述腐蚀掩蔽层20的表面上形成ONO介质层22;ONO介质层22的构成为隧道氧化层(SiOxNy)、氮化硅层、顶层氧化层(SiOxNy),其顺序由下至上;隧道氧化层(SiOxNy)的厚度为25-50 Å,其含N量为20%-40%;氮化硅层的厚度为60-100Å,其含N量为45%-65%;顶层氧化层(SiOxNy)的厚度为25-50 Å,其含N量为20%-40%;
g、在ONO介质层22的表面淀积一层N型掺杂的多晶硅,以形成ONO反熔丝单元的上电极板23;上电极板23中N型掺杂的多晶硅的厚度为3000-5000 Å,上电极极的方可电阻为20-27欧姆/方块;得到如图4所示的ONO反熔丝单元结构。
h、刻蚀去除非反熔丝区的掺杂的多晶硅/ONO/腐蚀掩蔽层;
k、孔及金属化工艺。
同时,本发明可以在体硅衬底24上形成抗辐射ONO反熔丝单元结构,如图7所示,P+环注入区19能够阻隔ONO反熔丝单元之间因总剂量辐照效应而在STI隔离槽与P型硅衬底界面产生的漏电通道,有助于增强体硅工艺的ONO反熔丝单元的抗辐射性能;体硅衬底24的晶向为<100>,掺杂类型为P型。
本发明的优点:采用STI隔离槽的侧壁上覆盖有掺N的氧化层以及非掺杂的多晶硅或者非晶硅作为STI隔离槽的填充材料,增强STI隔离槽的总剂量抗辐射能力;P+环注入区能够实现被STI隔离槽全介质隔离的ONO反熔丝单元与SOI硅衬底的良好接触,同时,P+环注入区和STI隔离槽可以应用于NMOS管、N+电阻、N+P二极管,实现整个ONO反熔丝单元的外部电路的抗总剂量和单粒子辐射能力;在STI隔离槽或场区边缘的下方形成P+环注入区,对基于体硅工艺的ONO反熔丝单元之间因总剂量辐射致使场氧或STI隔离槽的氧化层中产生电子陷阱中心而产生的漏电通道起到阻隔作用;采用具有天然的抗单粒子闩锁能力优势的SOI材料,提高ONO反熔丝单元的抗辐射性能;采用腐蚀掩蔽层,提高控制反熔丝孔的侧壁形貌工艺质量的能力,有助于提升ONO反熔丝单元的可靠性能。
本发明采用业界常用的器件制作工艺流程,与CMOS工艺流程兼容,工艺简单、可控。与常规的ONO反熔丝单元结构比较,本发明ONO反熔丝单元的介质层采用了氮氧化硅/氮化硅/氮氧化硅复合层结构,ONO反熔丝单元具有编程电压均匀性好、编程时间和编程后导通电阻低等优点,同时,提升了ONO反熔丝集成电路的抗辐照性能;同时,本发明的方法不仅适用于基于SOI硅衬底的CMOS工艺,而且也适用于基于体硅和外延片衬底的工艺。
最后应说明的是:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种抗辐射ONO反熔丝单元结构,其特征在于:包括ONO反熔丝单元,所述ONO反熔丝单元制作在SOI硅衬底的顶层硅膜上,并被STI隔离槽全介质隔离;所述STI隔离槽的侧壁上覆盖有SiOxNy层,并填充有非掺杂的多晶硅或者非晶硅介质,所述ONO反熔丝单元包括以SOI顶层硅膜作为衬底的下电极板,所述SOI硅衬底的上部设有P阱,所述P阱上部设置N+扩散区和P+环注入区;所述N+扩散区的正上方设置贯通注入掩蔽层和腐蚀掩蔽层的反熔丝孔,所述注入掩蔽层覆盖在P阱、P+环注入区、N+扩散区上,腐蚀掩蔽层覆盖于注入掩蔽层上;所述腐蚀掩蔽层上覆盖有ONO介质层;所述反熔丝孔内填充有ONO介质;所述ONO介质层上覆盖有上电极板。
2.根据权利要求1所述的抗辐射ONO反熔丝单元结构,其特征在于:所述腐蚀掩蔽层是非掺杂的非晶硅或者多晶硅或者SiOxNy或者Si3N4介质层,上电极板是N型掺杂的多晶硅。
3.一种抗辐射ONO反熔丝单元结构的制备方法,其特征在于:所述抗辐射反熔丝单元结构的制备方法包括如下步骤:
a、提供SOI硅衬底,并在SOI硅衬底上依次制作所需的STI隔离槽和P阱,并去除有源区内的氧化层,有源区外边缘与STI隔离槽外边缘相切;
b、在上述SOI硅衬底上热氧化生长注入掩蔽层;
c、在P阱内制作下电极板N+扩散区的窗口,利用注入掩蔽层注入N型离子,并经过退火工艺形成N+扩散区,以作为ONO反熔丝单元的下电极板;
d、在P阱内制作有源区P+环注入区的窗口,并利用注入掩蔽层注入P型离子,以形成P+环注入区,P+环注入区包覆STI隔离槽;
e、在注入掩蔽层上淀积腐蚀掩蔽层,并制作反熔丝孔的腐蚀窗口、腐蚀掩蔽层和注入掩蔽层,以形成反熔丝孔;
f、在上述腐蚀掩蔽层的表面上形成ONO介质层;
g、在ONO介质层上淀积一层N型掺杂的多晶硅,以形成ONO反熔丝单元的上电极板。
4.根据权利要求3所述的抗辐射ONO反熔丝单元结构的制备方法,其特征在于:所述步骤a包括如下步骤:
a1、在SOI硅衬底上生长第一二氧化硅层,并淀积第一氮化硅层;
a2、光刻制定STI隔离槽窗口,腐蚀STI隔离槽窗口内的第一二氧化硅层、第一氮化硅层和SOI硅衬底的顶层硅膜;
a3、生长第二二氧化硅层,以作牺牲氧化层,去除第二二氧化硅层,再生长第三二氧化硅层,并采用N2O或NO氧化掺N及退火,以在STI隔离槽的侧壁上形成SiOxNy层;
a4、采用非掺杂的多晶硅或者非晶硅填充STI隔离槽,并去除STI隔离槽以外的非掺杂的多晶硅或非晶硅;
a5、在STI隔离槽的顶层生长第四二氧化硅层;
a6、去除STI隔离槽内部的第一氮化硅层和第一二氧化硅层;
a7、生长第五氧化硅层作为P阱注入掩蔽层,光刻制定P阱,并做P阱注入和高温推结,以形成P阱。
5.根据权利要求3所述的抗辐射ONO反熔丝单元结构的制备方法,其特征在于:所述步骤c中,所述N型注入元素P和As,其N+扩散区表面的N杂质原子的浓度为1.0E19-1.0E20个/cm2。
6.根据权利要求4所述的抗辐射ONO反熔丝单元结构的制备方法,其特征在于:所述步骤d中,所述P型注入元素B,其离子的注入能量为80-150kev,注入剂量为1.0E14-1.0E15个/cm2。
7.根据权利要求3所述的抗辐射ONO反熔丝单元结构的制备方法,其特征在于:所述步骤f中,所述ONO介质层由下至上依次为隧道氧化层、氮化硅层、顶层氧化层;所述隧道氧化层的厚度为25-50 Å,其含N量为20%-40%;所述氮化硅层的厚度为60-100Å,其含N量为45%-65%;所述顶层氧化层的厚度为25-50 Å,其含N量为20%-40%。
8.根据权利要求3所述的抗辐射ONO反熔丝单元结构的制备方法,其特征在于:所述步骤g中,所述上电极板中N型掺杂的多晶硅的厚度为3000-5000 Å,所述上电极板的方可电阻为20-27欧姆/方块。
9.一种抗辐射ONO反熔丝单元结构,包括ONO反熔丝单元,其特征在于:所述ONO反熔丝单元制作在体硅衬底的顶层硅膜上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510386047.0A CN105047644B (zh) | 2015-06-30 | 2015-06-30 | 一种抗辐射ono反熔丝单元结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510386047.0A CN105047644B (zh) | 2015-06-30 | 2015-06-30 | 一种抗辐射ono反熔丝单元结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105047644A CN105047644A (zh) | 2015-11-11 |
CN105047644B true CN105047644B (zh) | 2018-03-02 |
Family
ID=54454063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510386047.0A Active CN105047644B (zh) | 2015-06-30 | 2015-06-30 | 一种抗辐射ono反熔丝单元结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105047644B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109390317B (zh) * | 2017-08-11 | 2020-06-16 | 长鑫存储技术有限公司 | 反熔丝结构及其形成方法、半导体器件 |
CN108470676A (zh) * | 2018-04-04 | 2018-08-31 | 睿力集成电路有限公司 | 击穿式电熔丝结构及其形成方法、半导体器件 |
CN110047837A (zh) * | 2019-04-26 | 2019-07-23 | 中国电子科技集团公司第五十八研究所 | 一种Sense-Switch型pFLASH阵列结构及其制备方法 |
CN114068565A (zh) * | 2021-11-18 | 2022-02-18 | 中国电子科技集团公司第五十八研究所 | 基于Sense-Switch型nFLASH开关单元结构的制备以及加固方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1812086A (zh) * | 2004-11-12 | 2006-08-02 | 国际商业机器公司 | 具有一个集成加热元件的反熔断器结构 |
CN1901191A (zh) * | 2005-07-21 | 2007-01-24 | 台湾积体电路制造股份有限公司 | 浅沟槽隔离物及其制造方法 |
CN101656226A (zh) * | 2009-07-22 | 2010-02-24 | 上海宏力半导体制造有限公司 | 一种形成浅沟槽隔离结构的方法 |
CN101740569A (zh) * | 2009-12-15 | 2010-06-16 | 无锡中微晶园电子有限公司 | 一种基于soi基底的反熔丝单元结构及制备工艺 |
CN101930941A (zh) * | 2010-07-30 | 2010-12-29 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的制造方法 |
CN102214664A (zh) * | 2010-04-02 | 2011-10-12 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
-
2015
- 2015-06-30 CN CN201510386047.0A patent/CN105047644B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1812086A (zh) * | 2004-11-12 | 2006-08-02 | 国际商业机器公司 | 具有一个集成加热元件的反熔断器结构 |
CN1901191A (zh) * | 2005-07-21 | 2007-01-24 | 台湾积体电路制造股份有限公司 | 浅沟槽隔离物及其制造方法 |
CN101656226A (zh) * | 2009-07-22 | 2010-02-24 | 上海宏力半导体制造有限公司 | 一种形成浅沟槽隔离结构的方法 |
CN101740569A (zh) * | 2009-12-15 | 2010-06-16 | 无锡中微晶园电子有限公司 | 一种基于soi基底的反熔丝单元结构及制备工艺 |
CN102214664A (zh) * | 2010-04-02 | 2011-10-12 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
CN101930941A (zh) * | 2010-07-30 | 2010-12-29 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105047644A (zh) | 2015-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105047644B (zh) | 一种抗辐射ono反熔丝单元结构及其制备方法 | |
CN102903633B (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
CN104051540B (zh) | 超级结器件及其制造方法 | |
KR101688831B1 (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
CN103094359B (zh) | 高压肖特基二极管及其制作方法 | |
CN105140283A (zh) | 一种碳化硅MOSFETs功率器件及其制作方法 | |
CN109065615A (zh) | 一种新型平面InAs/Si异质隧穿场效应晶体管及其制备方法 | |
CN102437087B (zh) | 抗辐照加固的soi结构及其制作方法 | |
CN102194827A (zh) | 一种基于高介电常数材料的抗辐照soi器件及制备方法 | |
WO2010050130A1 (ja) | 半導体装置及びその製造方法 | |
CN106169461B (zh) | 抗辐射pip型ono反熔丝结构及cmos工艺集成法 | |
WO2018000223A1 (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
CN103928309A (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
US20130032863A1 (en) | Integrated gate controlled high voltage divider | |
CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
TW200308089A (en) | A semiconductor device and methods of manufacturing the same, a zener diode, a consumer electronic product | |
CN109390317A (zh) | 反熔丝结构及其形成方法、半导体器件 | |
CN1331209C (zh) | 半导体器件及其制造方法 | |
WO2017161645A1 (zh) | 薄膜晶体管及其制作方法、以及显示装置 | |
CN110164814B (zh) | Soi衬底及其制备方法 | |
JP2009004763A (ja) | 半導体装置 | |
CN106952891A (zh) | 一种反熔丝单元结构及其制备方法 | |
JP2013201190A (ja) | 接合形電界効果トランジスタ及びその製造方法 | |
US20070224748A1 (en) | Semiconductor body comprising a transistor structure and method for producing a transistor structure | |
CN104332409B (zh) | 基于深n阱工艺隔离隧穿场效应晶体管的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |