CN110047837A - 一种Sense-Switch型pFLASH阵列结构及其制备方法 - Google Patents
一种Sense-Switch型pFLASH阵列结构及其制备方法 Download PDFInfo
- Publication number
- CN110047837A CN110047837A CN201910344967.4A CN201910344967A CN110047837A CN 110047837 A CN110047837 A CN 110047837A CN 201910344967 A CN201910344967 A CN 201910344967A CN 110047837 A CN110047837 A CN 110047837A
- Authority
- CN
- China
- Prior art keywords
- program
- layer
- erase
- pipe
- transfer tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 238000007667 floating Methods 0.000 claims abstract description 128
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 238000002955 isolation Methods 0.000 claims abstract description 42
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 230000008054 signal transmission Effects 0.000 claims abstract description 18
- 230000003471 anti-radiation Effects 0.000 claims abstract description 8
- 238000009826 distribution Methods 0.000 claims abstract description 5
- 238000012546 transfer Methods 0.000 claims description 160
- 229910052751 metal Inorganic materials 0.000 claims description 137
- 239000002184 metal Substances 0.000 claims description 137
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 82
- 229910021332 silicide Inorganic materials 0.000 claims description 66
- 238000002347 injection Methods 0.000 claims description 56
- 239000007924 injection Substances 0.000 claims description 56
- 230000003647 oxidation Effects 0.000 claims description 50
- 238000007254 oxidation reaction Methods 0.000 claims description 50
- 230000007797 corrosion Effects 0.000 claims description 30
- 238000005260 corrosion Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 210000004907 gland Anatomy 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 9
- 238000005510 radiation hardening Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000005855 radiation Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000011049 filling Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- -1 45- cell cube Substances 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 208000019155 Radiation injury Diseases 0.000 description 1
- 229910004286 SiNxOy Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 239000002351 wastewater Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及一种Sense‑Switch型pFLASH阵列结构及其制备方法，其包括若干呈阵列分布的pFLASH开关单元，每个pFLASH开关单元包括编程/擦除MOS管T1以及信号传输MOS管T2；有源区隔离体上向外侧延伸的浮栅多晶硅层、ONO介质层以及控制栅多晶层能形成单元体内PIP电容；对同一行的多个pFLASH开关单元，相邻的两pFLASH开关单元间通过开关单元隔离体隔离；开关单元隔离体上向外侧延伸的浮栅多晶硅层、ONO介质层以及控制栅多晶层能形成单元体间PIP电容。本发明结构紧凑，能提升编程和擦除效率，降低编程和擦除电压，增大抗辐射总剂量加固工艺容宽，与现有CMOS工艺兼容，安全可靠。
Description
技术领域
本发明涉及一种pFLASH阵列结构及其制备方法，尤其是一种Sense-Switch型pFLASH阵列结构及其制备方法，属于pFLASH阵列的技术领域。
背景技术
抗辐射FLASH开关单元是实现抗辐射可重构的FLASH型可编程逻辑器件的内核基本组成单元，与SRAM和反熔丝相比，其性能介于二者之间，而且其抗辐射FLASH型FPGA工艺技术是继反熔丝FPGA工艺技术的下一代主流技术，其军事应用领域主要是航天和航空领域，包括基于海、陆、空的军用系统、雷达、指挥与控制，以及导航系统，这主要得益于FLASH型FPGA电路的诸多优势，如非易失、可重构性、低功耗、高密度、上电即运行、高安全性、固件错误(firm-error)免疫性等。基于Flash技术的FPGA不仅唯一具有ASIC的特征，而且其高安全性、高可靠性、低功耗等特点正是满足我们对于未来FPGA的需求，在计算机、通信、汽车、卫星以及航空航天等领域显示出产品强大的应用前景。
目前，应用FLASH型可编程逻辑器件的核心开关单元结构为Sense-Switch型nFLASH，该结构是由两个共浮栅型基本单元构成，依赖于编程/擦除管控制共享电荷量来实现信号管传输的“开”、“关”态。该结构主要基于体硅CMOS工艺集成，具有工艺简单、集成度高等优点，但nFLASH的浮栅型基本单元抗辐射加固技术难点在于总剂量加固，其受总剂量辐射损伤主要表现为擦/写阈值窗口变窄、场边缘漏电引起源漏漏电及器件之间漏电，前者因总剂量电离效应引起编程态电子发射、擦除态空穴注入导致浮栅电荷损失，后者因总剂量电离效应引起场区SiO2介质层俘获陷阱电荷导致P衬底场边缘的反型阈值电压降低，目前，该结构的抗总剂量辐射能力约50Krad(Si)，严重限制了其自身了抗固件错误免疫、低功耗、可重构等方面的优势在航空航天领域中的应用。而且，目前该结构主要采用的是FN编程与FN擦除方式，其编程方式的选择给器件高可靠性带来挑战，该结构单元可循环擦/写的次数仅有500次左右，同时，编程时间效率也低。
在公开号为CN107180833A的申请中已经提出了一种具有较高编程效率的抗辐射pFLASH开关单元基本结构和制备方法，但其擦除效率还需进一步提升(擦除时间10ms以上)。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种Sense-Switch型pFLASH阵列结构及其制备方法，其结构紧凑，能提升编程和擦除效率，降低编程和擦除电压，增大抗辐射总剂量加固工艺容宽，与现有CMOS工艺兼容，安全可靠。
按照本发明提供的技术方案，所述Sense-Switch型pFLASH阵列结构，包括若干呈阵列分布的pFLASH开关单元，阵列内的pFLASH开关单元均制备于同一衬底内；每个pFLASH开关单元包括编程/擦除MOS管T1以及与所述编程/擦除MOS管T1呈共浮栅、共控制栅连接配合的信号传输MOS管T2；
衬底内的上部设置N阱，每个pFLASH开关单元内编程/擦除MOS管T1的编程/擦除管有源区、信号传输MOS管T2的信号传输管有源区均位于N阱内，编程/擦除管有源区、信号传输管有源区通过N阱内的有源区隔离体隔离；
在编程/擦除管有源区以及信号传输管有源区上均设置隧道氧化层，在所述隧道氧化层上设有浮栅多晶层，浮栅多晶层覆盖在隧道氧化层以及有源区隔离体上，在所述浮栅多晶硅层上设有ONO介质层，在所述ONO介质层上设有控制栅多晶层，有源区隔离体上向外侧延伸的浮栅多晶硅层、ONO介质层以及控制栅多晶层能形成单元体内PIP电容；
对同一行的多个pFLASH开关单元，相邻的两pFLASH开关单元间通过开关单元隔离体隔离；对同一行的pFLASH开关单元，在设置浮栅多晶层后，对浮栅多晶层进行刻蚀，以得到贯通浮栅多晶层的浮栅腐蚀窗口，所述浮栅腐蚀窗口位于开关单元隔离体的正上方，ONO介质层覆盖在浮栅多晶层上并填充浮栅腐蚀窗口，与浮栅腐蚀窗口对应的控制栅多晶层填充在浮栅腐蚀窗口内并覆盖在ONO介质层上；开关单元隔离体上向外侧延伸的浮栅多晶硅层、ONO介质层以及控制栅多晶层能形成单元体间PIP电容。
对每个pFLASH开关单元，在编程/擦除管有源区内设有编程/擦除管P+漏区以及编程/擦除管P+源区)，在信号传输管有源区内设有信号传输管P+漏区以及信号传输管P+源区；编程/擦除管P+漏区、编程/擦除管P+源区分别位于控制栅多晶层的两侧，信号传输管P+漏区、信号传输管P+源区分别位于控制栅多晶层的两侧；
在所述控制栅多晶层的外侧设有侧墙，所述侧墙支撑于隧道氧化层上，且侧墙(08)覆盖浮栅多晶层、ONO介质层以及控制栅多晶层的外侧壁；
在N阱上方设有ILD介质层，所述ILD介质层覆盖在控制栅多晶层、侧墙以及N阱上，在所述ILD介质层上设有金属层，所述金属层包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管P+漏区欧姆接触的编程/擦除管漏极金属以及与编程/擦除管P+源区欧姆接触的编程/擦除管源极金属，所述信号传输管金属体包括与信号传输管P+漏区欧姆接触的信号传输管漏极金属以及与信号传输管P+源区欧姆接触的信号传输管源极金属。
所述编程/擦除管有源区内设有编程/擦除管漏极PLDD注入区以及编程/擦除管源极PLDD注入区，编程/擦除管P+漏区位于编程/擦除管漏极PLDD注入区内，编程/擦除管P+源区位于编程/擦除管源极PLDD注入区；
在所述信号传输管有源区内设有信号传输管漏极PLDD注入区以及信号传输管源极PLDD注入区，信号传输管P+漏区位于信号传输管漏极PLDD注入区内，信号传输管P+源区位于信号传输管PLDD注入区内。
在所述隧道氧化层外圈设有SAB介质层，在所述SAB介质层内填充有编程/擦除管漏极连接金属硅化物以及编程/擦除管源极连接金属硅化物；在所述编程/擦除管漏极连接金属硅化物的正上方设有贯通ILD介质层的编程/擦除管漏极连接填充体，编程/擦除管漏极金属通过编程/擦除管漏极连接填充体、编程/擦除管漏极连接金属硅化物与编程/擦除管P+漏区欧姆接触；在编程/擦除管源极连接金属硅化物的正上方设有贯通ILD介质层的编程/擦除管源极连接填充体，编程/擦除管源极金属通过编程/擦除管源极连接填充体、编程/擦除管源极连接金属硅化物与编程/擦除管P+源区欧姆接触；
在控制栅多晶层上设置控制栅连接金属硅化物，所述控制栅连接金属硅化物与编程/擦除管漏极连接金属硅化物、编程/擦除管源极连接金属硅化物为同一工艺制造层。
所述有源区隔离体、开关单元隔离体采用STI工艺制备得到，有源区隔离体、开关单元隔离体的沟槽深度为N阱的结深为3μm～7μm。
一种Sense-Switch型pFLASH阵列结构的制备方法，所述pFLASH开阵列结构的制备方法包括如下步骤：
a、提供所需的衬底，并在所述衬底内的上部设置N阱，并在N阱内形成若干pFLASH开关单元所需的有源区，所述有源区包括同一pFLASH开关单元结构的编程/擦除管有源区与信号传输管有源区，同一pFLASH开关单元内编程/擦除管有源区与信号传输管有源区通过N阱内的有源区隔离体隔离；相邻nFLASH开关单元间通过N阱内的开关单元隔离体相互隔离；
b、在上述衬底的上表面设置隧道氧化层，所述隧道氧化层覆盖N阱的上表面，并在所述隧道氧化层上设置浮栅多晶层，选择性地掩蔽所述浮栅多晶层，以得到贯通浮栅多晶层的浮栅腐蚀窗口，所述浮栅腐蚀窗口位于开关单元隔离体的正上方；
c、在上述浮栅多晶层上设置ONO介质层，所述ONO介质层覆盖在浮栅多晶层上并填充浮栅腐蚀窗口，并在ONO介质层上设置控制栅多晶层；
有源区隔离体上向外侧延伸的浮栅多晶硅层、ONO介质层以及控制栅多晶层能形成单元体内PIP电容；开关单元隔离体上向外侧延伸的浮栅多晶硅层、ONO介质层以及控制栅多晶层能形成单元体间PIP电容；
d、在上述控制栅多晶层的外侧设置侧墙，所述侧墙支撑于隧道氧化层上，且侧墙覆盖浮栅多晶层、ONO介质层以及控制栅多晶层的外侧壁；
e、在上述的编程/擦除管有源区内设有编程/擦除管P+漏区以及编程/擦除管P+源区，在信号传输管有源区内设有信号传输管P+漏区以及信号传输管P+源区；
f、在上述N阱上设置ILD介质层以及金属层，所述ILD介质层压盖在N阱上，侧墙以及控制栅多晶层均位于ILD介质层内，所述金属层包括包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管P+漏区欧姆接触的编程/擦除管漏极金属以及与编程/擦除管P+源区欧姆接触的编程/擦除管源极金属，所述信号传输管金属体包括与信号传输管P+漏区欧姆接触的信号传输管漏极金属以及与信号传输管P+源区欧姆接触的信号传输管源极金属。
在得到侧墙前，在所述编程/擦除管有源区内设有编程/擦除管漏极PLDD注入区以及编程/擦除管源极PLDD注入区，在所述信号传输管有源区内设有信号传输管漏极PLDD注入区以及信号传输管源极PLDD注入区；在得到侧墙后，在所述编程/擦除管P+漏区位于编程/擦除管漏极PLDD注入区内，编程/擦除管P+源区位于编程/擦除管源极PLDD注入区，在所述信号传输管P+漏区位于信号传输管漏极PLDD注入区内，信号传输管P+源区位于信号传输管PLDD注入区内。
在所述隧道氧化层外圈设有SAB介质层，在所述SAB介质层内填充有编程/擦除管漏极连接金属硅化物以及编程/擦除管源极连接金属硅化物；在所述编程/擦除管漏极连接金属硅化物的正上方设有贯通ILD介质层的编程/擦除管漏极连接填充体，编程/擦除管漏极金属通过编程/擦除管漏极连接填充体、编程/擦除管漏极连接金属硅化物与编程/擦除管P+漏区欧姆接触；在编程/擦除管源极连接金属硅化物的正上方设有贯通ILD介质层的编程/擦除管源极连接填充体，编程/擦除管源极金属通过编程/擦除管源极连接填充体、编程/擦除管源极连接金属硅化物与编程/擦除管P+源区欧姆接触；
在控制栅多晶层上设置控制栅连接金属硅化物，所述控制栅连接金属硅化物与编程/擦除管漏极连接金属硅化物、编程/擦除管源极连接金属硅化物为同一工艺制造层。
所述控制栅多晶层采用非掺杂的多晶硅制成，控制栅多晶层的厚度为
ONO介质层由下至上依次为低层氧化、氮化硅层、顶层氧化层；低层氧化层的厚度为 氮化硅层的厚度为顶层氧化层的厚度为其中，低层氧化层和顶层氧化层均采用HTO工艺完成。
隧道氧化层的厚度为浮栅多晶层的厚度为
本发明的优点：利用pFLASH开关单元自身的优势，如p沟道类型的衬底上的场边缘具有天然的抗总剂量辐射电离能力、pFLASH无window colsure阈值窗口特性，可以增加该结构的开关阵列单元的抗辐射性能和可靠性；通过单元体内PIP(即Poly1/ONO/Poly2结构)电容、单元体间PIP电容来提升擦除、编程态的偶合系数，进而提高pFLASH开关单元构成的阵列结构的擦除和编程的效率；采用源源、漏漏共用的方式提升了其集成度。另外，在工艺制备方面，基于高低压兼容eFLASH(嵌入式FLASH)工艺，采用掺N热氧化加固工艺，有效增强其可靠性和抗总剂量辐射能力，与CMOS工艺兼容，面积小，适用于千万门级及以下硅膜的FPGA电路的工艺集成。
附图说明
图1为本发明Sense-Switch型pFLASH开关单元的等效结构原理图。
图2为本发明Sense-Switch型pFLASH阵列逻辑结构示意图。
图3为本发明Sense-Switch型pFLASH开关单元阵列结构平面图。
图4为本发明单个Sense-Switch型pFLASH开关单元的平面图。
图5～图9为本发明的Sense-Switch型pFLASH开关单元的具体制备过程的剖视图，其中
图5为本发明完成有源区工艺制作后的剖视图(沿图4中的AA’方向)。
图6为本发明得到浮栅腐蚀窗口后的剖视图(沿图4中的AA’方向)。
图7为本发明得到控制栅多晶层后的剖视图(沿图4中的AA’方向)。
图8为本发明得到金属层后的剖视图(沿图4中的AA’方向)。
图9为本发明沿图4中BB’方向的剖视图。
附图标记说明：CG-控制栅、FG-浮栅、T1-编程/擦除MOS管、T2-信号传输MOS管、D1-编程/擦除MOS管的漏极、S1-编程/擦除MOS管的源极、D2-信号传输MOS管的漏极、S2-信号传输MOS管的源极、B-衬底(N阱)、01-N阱、02A-有源区隔离体、02B-开关单元隔离体、03-隧道氧化层、04-浮栅多晶层、05-ONO介质层、06-控制栅多晶层、07-控制栅连接金属硅化物、08-ILD介质层、09A-编程/擦除管漏极连接填充体、09B-编程/擦除管源极连接填充体、10-金属层、10A-编程/擦除管漏极金属、10B-编程/擦除管源极金属、11-信号传输管有源区、12A-编程/擦除管漏极PLDD注入区、12B-编程/擦除管源极PLDD注入区、13-侧墙、14A-编程/擦除管P+漏区、14B-编程/擦除管P+源区、15A-编程/擦除管漏极连接金属硅化物、15B-编程/擦除管源极连接金属硅化物、22-编程/擦除管有源区、33-浮栅腐蚀窗口、40-pFLASH开关单元、44-单元体内PIP电容、45-单元体间PIP电容、AA’-与控制栅沟道平行方向；BB’-与控制栅沟道垂直方向。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1、图2、图3和图4所示：为了能提升编程和擦除效率，降低编程和擦除电压，增大抗辐射总剂量加固工艺容宽，本发明包括若干呈阵列分布的pFLASH开关单元，阵列内的pFLASH开关单元均制备于同一衬底00内；每个pFLASH开关单元包括编程/擦除MOS管T1以及与所述编程/擦除MOS管T1呈共浮栅、共控制栅连接配合的信号传输MOS管T2；
衬底00内的上部设置N阱01，每个pFLASH开关单元内编程/擦除MOS管T1的编程/擦除管有源区22、信号传输MOS管T2的信号传输管有源区11均位于N阱01内，编程/擦除管有源区22、信号传输管有源区11通过N阱01内的有源区隔离体02A隔离；
在编程/擦除管有源区22以及信号传输管有源区11上均设置隧道氧化层03，在所述隧道氧化层03上设有浮栅多晶层04，浮栅多晶层04覆盖在隧道氧化层03以及有源区隔离体02A上，在所述浮栅多晶硅层04上设有ONO介质层05，在所述ONO介质层05上设有控制栅多晶层06，有源区隔离体02A上向外侧延伸的浮栅多晶硅层04、ONO介质层05以及控制栅多晶层06能形成单元体内PIP电容44；
对同一行的多个pFLASH开关单元，相邻的两pFLASH开关单元间通过开关单元隔离体02B隔离；对同一行的pFLASH开关单元，在设置浮栅多晶层04后，对浮栅多晶层04进行刻蚀，以得到贯通浮栅多晶层04的浮栅腐蚀窗口33，所述浮栅腐蚀窗口33位于开关单元隔离体02B的正上方，ONO介质层05覆盖在浮栅多晶层04上并填充浮栅腐蚀窗口33，与浮栅腐蚀窗口33对应的控制栅多晶层06填充在浮栅腐蚀窗口33内并覆盖在ONO介质层05上；开关单元隔离体02B上向外侧延伸的浮栅多晶硅层04、ONO介质层05以及控制栅多晶层06能形成单元体间PIP电容45。
具体地，对一个pFLASH开关单元40，包括编程/擦除MOS管T1以及信号传输MOS管T2，其中，编程/擦除MOS管T1以及信号传输MOS管T2均制备于同一衬底00内。编程/擦除MOS管T1的编程/擦除管有源区22与信号传输MOS管T2的信号传输管有源区11通过N阱01内的有源区隔离体02A隔离，有源区隔离体02A采用STI工艺制备得到，即在N阱01内刻蚀得到沟槽并在所述沟槽内填充隔离介质，具体制备有源区隔离体02A的工艺过程为本技术领域人员所熟知，此处不再赘述。
对于编程/擦除MOS管T1，包括编程/擦除管有源区22、位于所述编程/擦除管有源区22内的编程/擦除管P+漏区14A以及编程/擦除管P+源区14B，在编程/擦除管有源区22上覆盖隧道氧化层03，在所述隧道氧化层03上设置浮栅多晶层04，在所述浮栅多晶层04上设置ONO介质层05，在所述ONO介质层05上设置控制栅多晶层06，通过控制栅多晶层06用于形成编程/擦除MOS管T1的栅极端。在沿控制栅多晶层06沟道的平行方向，隧道氧化层03、浮栅多晶层04、ONO介质层05以及控制栅多晶层06均沿编程/擦除管有源区22的长度方向分布。
综上可知，对pFLASH开关单元40内的编程/擦除MOS管T1与信号传输MOS管T2，共用浮栅多晶层04以及控制栅多晶层06，pFLASH开关单元40的原理如图1所示，图1中，控制栅CG由控制栅多晶层06形成，浮栅FG由浮栅多晶层04形成，对编程/擦除MOS管T1的漏极端D1由编程/擦除管漏极金属10A形成，编程/擦除MOS管T1的源极端S1由编程/擦除管源极金属10B形成；对信号传输MOS管T2的漏极端D2由信号传输管漏极金属形成，信号传输MOS管T2的源极端S2由信号传输管源极金属形成，图中的B由N阱01形成。
浮栅多晶层04为编程/擦除MOS管T1与信号传输MOS管T2共用，通过浮栅多晶层04存储电荷量来实现信号传输MOS管T2的开关状态，以将编程/擦除MOS管T1、信号传输MOS管T2的栅极端连接在一起，编程/擦除MOS管T1管通过位选择信号来控制浮栅FG上电子，从而实现编程、擦除、校验等功能；而信号传输MOS管T2作为信号控制开关管。
pFLASH开关单元40的工作原理图，采用漏端的BTBT方式对浮栅多晶层04充入电荷，移去浮栅多晶层04上的电荷主要采用源端FN隧穿方式或全沟道均匀FN隧穿方式，通过编程/擦除MOS管T1的编程和擦除两种方式改变共有浮栅多晶层04中的电荷，进而控制信号传输MOS管T2的浮栅多晶层04开关两种工作状态，即当浮栅多晶层04上被充电时，信号传输MOS管T2导通，当浮栅多晶层04的电子被移除时，信号传输MOS管T2关闭。
综上，利用p沟道类型的衬底00上的场边缘具有天然的抗总剂量电离效应引起的漏电，同时，pFLASH无window colsure(编程/擦除窗口不存在完全闭合现象)，可以增加开关单元阈值窗口(即开关态的可靠性高)，进一步增强其抗总剂量辐射能力；采用电子注入效率高的BTBT编程方式，可以有效地提升编程速率，同时，该编程方式与FN相比，可以减小其隧道氧化层质量的影响，进一步地提升了该结构单元的可靠性；采用底压掺N超薄栅氧加固工艺，有效增强其可靠性和抗总剂量辐射能力。
本发明实施例中，单个pFLASH开关单元40中设置单元体内PIP电容44，同一行相邻的pFLASH开关单元40间设置单元体间PIP电容45；单元体内PIP电容44由控制栅多晶层06沟道两侧的浮栅多晶层04、ONO介质层05以及控制栅多晶层06形成，单元体内PIP电容44位于有源区隔离体02A上，即在有源区隔离体02A上通过在控制栅多晶层06沟道两侧延伸的浮栅多晶层04、ONO介质层05以及控制栅多晶层06能形成单元体内PIP电容44。单元体间PIP电容45由开关单元隔离体02B上的浮栅多晶层04、ONO介质层05以及控制栅多晶层06形成，形成单元体间PIP电容45的浮栅多晶层04、ONO介质层05以及控制栅多晶层06位于编程/擦除管有源区22上对应控制栅多晶层06沟道的两侧。
本发明实施例中，所述有源区隔离体02A、开关单元隔离体02B采用STI工艺制备得到，有源区隔离体02A、开关单元隔离体02B的沟槽深度为N阱01的结深为3μm～7μm。当然，利用开关单元隔离体02B也能实现相邻编程/擦除MOS管T1间、以及相邻信号传输MOS管T2间的隔离。
衬底00上的多个PFLASH开关单元40呈阵列分布，由不同的控制栅多晶层06控制得到不同行的pFLASH开关单元40，即同一行的pFLASH开关单元40具有相同的浮栅多晶层06，而同一行的pFLASH开关单元40内不同浮栅多晶层06通过浮栅腐蚀窗口33隔离，以保证不同pFLASH开关单元40间的独立。
本发明实施例中，在单个pFLASH开关单元40内设置单元体内PIP电容44，在同一行相邻pFLASH开关单元40间设置单元体间PIP电容45，利用单元体内PIP电容44以及单元体间PIP电容45配合能提升其擦除、编程态的偶合系数，进而提高该pFLASH开关单元40以及由其构成阵列结构的擦除和编程效率。一般地，为了提高其pFLASH开关单元40的耦合系数，需尽可能利用控制栅多晶层06之间的间距增大其单元体内PIP电容44以及单元体间PIP电容45的面积。
本发明实施例中，根据耦合系数的定义，上述得到单个的pFLASH开关单元40的耦合系数Ke为，其中，Cpp为PIP电容，所述PIP电容是由pFLASH开关单元40的浮栅多晶层04、ONO介质层05和控制栅多晶层06构成(其中，单元体内PIP电容44和单元体间PIP电容45仅是pFLASH开关单元40中PIP电容的一部分)；CT1-t为编程/擦除MOS管T1的隧道氧化层电容；CT2-t为信号传输MOS管T2的隧道氧化层电容。此外，耦合系数还可以进一步地等价为：其中，SP0//P1表示PIP电容的面积；ST1和ST2分别表示编程/擦除MOS管T1有源区的面积、信号传输MOS管T2管有源区的面积；ηCt表示单位面积的隧道氧化层电容；ηCONO表示单位面积的ONO介质层电容。由上述藕合系数的表达式可知，通过单元体内PIP电容44以及单元体间PIP电容45，能有效提升耦合系数。
如图2所示，提供了4*4阵列结构设计的基本逻辑图，基于上述的Sence-Switch型pFLASH开关单元40，在行方向上，采用控制栅CG相连，可以定义为字线(CG1、CG2、CG3、CG4)；在列方向上，分别采用编程/擦除MOS管T1/信号传输MOS管T2的源源、漏漏相连接，可以定义为位线(D1、S1、D2、S2)，位线是指编程/擦除MOS管T1共源或共漏引出线、信号传输MOS管T2工源或共漏引出线。在该阵列中一Sence-Switch型pFLASH开关单元40执行开态(即编程态)工作时，其与所述pFLASH开关单元40的共有源区(信号传输管有源区11和编程/擦除管有源区22共有)的相邻pFLASH开关单元40均采用擦除态来保证信号传输管的独立性和可靠性；即所述共有源区的两个pFLASH开关单元40位于阵列中相邻的两行内。本发明实施例中，采用源源、漏漏共用的方式提高了集成度，其中，源源共用是指共源方式；漏漏共用是指共漏方式；不可以采用源漏共接的原因是编程/擦除MOS管T1管的源端和漏端耐压不一样，漏端编程时所需电压高于源端。
进一步地，对每个pFLASH开关单元40，在编程/擦除管有源区22内设有编程/擦除管P+漏区14A以及编程/擦除管P+源区14B，在信号传输管有源区11内设有信号传输管P+漏区以及信号传输管P+源区；编程/擦除管P+漏区14A、编程/擦除管P+源区14B分别位于控制栅多晶层06的两侧，信号传输管P+漏区、信号传输管P+源区分别位于控制栅多晶层06的两侧；
在所述控制栅多晶层06的外侧设有侧墙13，所述侧墙13支撑于隧道氧化层03上，且侧墙13覆盖浮栅多晶层04、ONO介质层05以及控制栅多晶层06的外侧壁；
在N阱01上方设有ILD介质层08，所述ILD介质层08覆盖在控制栅多晶层06、侧墙13以及N阱01上，在所述ILD介质层08上设有金属层10，所述金属层包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管P+漏区14A欧姆接触的编程/擦除管漏极金属10A以及与编程/擦除管P+源区14B欧姆接触的编程/擦除管源极金属10B，所述信号传输管金属体包括与信号传输管P+漏区欧姆接触的信号传输管漏极金属以及与信号传输管P+源区欧姆接触的信号传输管源极金属。
本发明实施例中，编程/擦除管漏极金属10A与编程/擦除管P+漏区14A欧姆接触后，利用编程/擦除管漏极金属10A能将编程/擦除MOS管T1的漏极端引出，编程/擦除管源极金属10B与编程/擦除管P+源区14B欧姆接触后，利用编程/擦除管源极金属10B将编程/擦除MOS管T1的源极端引出，编程/擦除管漏极金属10A以及编程/擦除管源极金属10B为同一工艺制造层，均支撑在ILD介质层08上。
对于信号传输MOS管T2，包括信号传输管有源区11、位于所述信号传输管有源区11内的信号传输管P+漏区以及信号传输管P+源区，在信号传输管有源区11上覆盖隧道氧化层03，在所述隧道氧化层03上设置浮栅多晶层04，在所述浮栅多晶层04上设置ONO介质层05，在所述ONO介质层05上设置控制栅多晶层06，通过控制栅多晶层06用于形成信号传输MOS管T2的栅极端。
信号传输管漏极金属与信号传输管P+漏区欧姆接触后，利用信号传输管漏极金属能将信号传输MOS管T2的漏极端引出，信号传输管源极金属与信号传输管P+源区欧姆接触后，利用信号传输管源极金属将信号传输MOS管T2的源极端引出，信号传输管漏极金属以及信号传输管源极金属为同一工艺制造层，均支撑在ILD介质层08上，且与编程/擦除管漏极金属、编程/擦除管源极金属为同一工艺制造层。
所述编程/擦除管有源区22内设有编程/擦除管漏极PLDD注入区12A以及编程/擦除管源极PLDD注入区12B，编程/擦除管P+漏区14A位于编程/擦除管漏极PLDD注入区12A内，编程/擦除管P+源区14B位于编程/擦除管源极PLDD注入区12B；
在所述信号传输管有源区11内设有信号传输管漏极PLDD注入区以及信号传输管源极PLDD注入区，信号传输管P+漏区位于信号传输管漏极PLDD注入区内，信号传输管P+源区位于信号传输管PLDD注入区内。
本发明实施例中，通过编程/擦除管漏极PLDD注入区12A、编程/擦除管源极PLDD注入区12B能提高导通压降，信号传输管漏极PLDD注入区以及信号传输管源极PLDD注入区的作用类似，此处不再赘述。
在所述隧道氧化层03外圈设有SAB介质层，在所述SAB介质层内填充有编程/擦除管漏极连接金属硅化物15A以及编程/擦除管源极连接金属硅化物15B；在所述编程/擦除管漏极连接金属硅化物15A的正上方设有贯通ILD介质层08的编程/擦除管漏极连接填充体09A，编程/擦除管漏极金属10A通过编程/擦除管漏极连接填充体09A、编程/擦除管漏极连接金属硅化物15A与编程/擦除管P+漏区14A欧姆接触；在编程/擦除管源极连接金属硅化物15B的正上方设有贯通ILD介质层08的编程/擦除管源极连接填充体09B，编程/擦除管源极金属10B通过编程/擦除管源极连接填充体09B、编程/擦除管源极连接金属硅化物15B与编程/擦除管P+源区14B欧姆接触；
在控制栅多晶层06上设置控制栅连接金属硅化物07，所述控制栅连接金属硅化物07与编程/擦除管漏极连接金属硅化物15A、编程/擦除管源极连接金属硅化物15B为同一工艺制造层。
本发明实施例中，所述SAB介质层为二氧化硅层，SAB介质层位于隧道氧化层03的外圈，制备得到SAB介质层后，需要对SAB介质层进行刻蚀，在刻蚀后填充得到编程/擦除管漏极连接金属硅化物15A以及编程/擦除管源极连接金属硅化物15B。为了能实现编程/擦除管漏极金属10A与编程/擦除管P+漏区14A的欧姆接触，需要在ILD介质层08制备若干接触孔，并对接触孔填充后分别得到编程/擦除管漏极连接填充体09A以及编程/擦除管源极连接填充体09B，从而编程/擦除管漏极金属10A通过编程/擦除管漏极连接填充体09A、编程/擦除管漏极连接金属硅化物15A与编程/擦除管P+漏区14A欧姆接触，且编程/擦除管源极金属10B通过编程/擦除管源极连接填充体09B、编程/擦除管源极连接金属硅化物15B与编程/擦除管P+源区14B欧姆接触。控制栅多晶层06上的控制栅连接金属硅化物07能提高控制栅多晶层06连接的导电能力。
信号传输管漏极连接填充体、信号传输管源极连接填充体、编程/擦除管漏极连接填充体09A与编程/擦除管源极连接填充体09B为同一工艺制造层，填充的材料可以为钨、铜等。信号传输管漏极连接金属硅化物、信号传输管源极连接金属硅化物、编程/擦除管漏极连接金属硅化物15A、编程/擦除管源极连接金属硅化物15B为同一工艺制造层，材料为TixSiy、CoxSiy等，具体材料的类型为本技术领域人员所熟知，此处不再赘述。
对于信号传输MOS管T2，在信号传输管P+漏区上方设置信号传输管漏极连接金属硅化物，在信号传输管P+源区上方设置信号传输管源极连接金属硅化物，在信号传输管漏极连接金属硅化物的上方设置信号传输管漏极连接填充体，在信号传输管源极连接金属硅化物的上方设置信号传输管源极连接填充体，从而信号传输管漏极金属通过信号传输管漏极连接填充体、信号传输管漏极连接金属硅化物与信号传输管P+漏区欧姆接触，且信号传输管源极金属通过信号传输管源极连接填充体、信号传输管源极连接金属硅化物与信号传输管P+源区欧姆接触。信号传输MOS管T2的信号传输管P+漏区、信号传输管P+源区等位置关系以及配合等均可以参考编程/擦除MOS管T1的说明，此处不再赘述。
如图5～9所示，上述的Sense-Switch型pFLASH阵列结构，可以通过下述工艺步骤制备得到，具体地，所述pFLASH开阵列结构的制备方法包括如下步骤：
a、提供所需的衬底00，并在所述衬底00内的上部设置N阱01，并在N阱01内形成若干pFLASH开关单元所需的有源区，所述有源区包括同一pFLASH开关单元结构的编程/擦除管有源区22与信号传输管有源区11，同一pFLASH开关单元内编程/擦除管有源区22与信号传输管有源区11通过N阱01内的有源区隔离体02A隔离；相邻nFLASH开关单元间通过N阱01内的开关单元隔离体02B相互隔离；
具体地，衬底00的材料包括硅，衬底00的导电类型为P型，通过本技术领域常用的技术手段依次在衬底00内制作得到开关单元隔离体02B、有源区隔离体02A、N阱01、编程/擦除管有源区22以及信号传输管有源区11，如图5所示。
得到的开关单元隔离体02B以及有源区隔离体02A中包括沟槽以及填充在沟槽内的隔离介质，槽深度为填充在沟槽内的隔离介质的类型为SiO2或者SiNxOy。N阱01的结深为3μm～7μm。利用有源区隔离体02A将编程/擦除管有源区22以及信号传输管有源区11进行隔离。
此外，按照业界标准CMOS工艺，在上述衬底00上还制作牺牲氧化层，并对编程/擦除管有源区22和信号传输管有源区11进行表面沟道离子浓度调节的光刻和注入工艺，实现pFLASH开关单元的编程/擦除管T1和信号传输管T2所需的本征阈值电压，具体光刻与注入过程为本技术领域人员所熟知，此处不再赘述。
b、在上述衬底00的上表面设置隧道氧化层03，所述隧道氧化层03覆盖N阱01的上表面，并在所述隧道氧化层03上设置浮栅多晶层04，选择性地掩蔽所述浮栅多晶层04，以得到贯通浮栅多晶层04的浮栅腐蚀窗口33，所述浮栅腐蚀窗口33位于开关单元隔离体02B的正上方；
具体地，当在衬底00上制作牺牲氧化层的工艺时，为了进行后续的工艺，还需要采用湿法工艺去除相应的牺牲氧化层，具体可以采用本技术领域常用的技术手段实现对相应牺牲氧化层的去除，具体为本技术领域人员所熟知，此处不再赘述。
在去除牺牲氧化层后，采用低压掺N热生长工艺生长隧道氧化层03，隧道氧化层03生长在编程/擦除管有源区22以及信号传输管有源区11上，存在开关单元隔离体02B以及有源区隔离体02A的位置无法生长隧道氧化层03。在得到隧道氧化层03的表面上覆盖原位掺杂的N型多晶硅层，以得到浮栅多晶层04；在得到浮栅多晶层04后，利用业界光刻、腐蚀工艺形成编程/擦除管T1与信号传输管T2共享的浮栅多晶层04，即通过对浮栅多晶层04刻蚀后，得到贯通浮栅多晶层04的浮栅腐蚀窗口33，所述浮栅腐蚀窗口33位于开关单元隔离体02B的正上方，具体如图6所示；所述形成隧道氧化层03的隧道氧化工艺的掺N热生长工艺气氛为N2O或者NO，工艺压力<100torr，工艺温度800～900℃，其中，隧道氧化层03的厚度为掺N量为：0.01％～0.1％atm/cm2；所述浮栅多晶层04由原位POCL3掺杂多晶硅工艺制备而成，其中工艺温度为：900℃～970℃，浮栅多晶层04的厚度为
c、在上述浮栅多晶层04上设置ONO介质层05，所述ONO介质层05覆盖在浮栅多晶层04上并填充浮栅腐蚀窗口33，并在ONO介质层05上设置控制栅多晶层06；
有源区隔离体02A上向外侧延伸的浮栅多晶硅层04、ONO介质层05以及控制栅多晶层06能形成单元体内PIP电容44；开关单元隔离体02B上向外侧延伸的浮栅多晶硅层04、ONO介质层05以及控制栅多晶层06能形成单元体间PIP电容45；
本发明实施例中，在上述的表面上形成ONO介质层05；所述ONO介质层05由下至上依次为底层氧化、氮化硅层、顶层氧化层；所述底层氧化层是厚度为氮化硅层厚度为顶层氧化层为其中，底层氧化层和顶层氧化层均采用掺N的HTO工艺完成，其含N量为20％-40％。ONO介质层05的厚度小于窗口33的深度，ONO介质层05覆盖在窗口33的侧壁及底壁。
如图6所示，在上述ONO介质层05表面淀积控制栅多晶层06，并填充浮栅腐蚀窗口33；所述控制栅多晶层06为非掺杂的多晶硅；所述控制栅多晶层06的厚度为并通过业界多晶硅层/ONO/多晶硅层叠层光刻、腐蚀工艺，以形成控制栅；具体光刻、腐蚀工艺为本技术领域人员所熟知，此处不再赘述。
本发明实施例中，形成单元体内PIP电容44以及单元体间PIP电容45时不需要增加特别的工艺步骤，不会增加工艺成本，能与现有工艺兼容。
d、在上述控制栅多晶层06的外侧设置侧墙13，所述侧墙13支撑于隧道氧化层03上，且侧墙13覆盖浮栅多晶层04、ONO介质层05以及控制栅多晶层06的外侧壁；
具体实施时，在制备侧墙13前，需要先在编程/擦除管有源区22内设有编程/擦除管漏极PLDD注入区12A以及编程/擦除管源极PLDD注入区12B，并在所述信号传输管有源区11内设有信号传输管漏极PLDD注入区以及信号传输管源极PLDD注入区。编程/擦除管漏极PLDD注入区12A、编程/擦除管源极PLDD注入区12B、信号传输管漏极PLDD注入区以及信号传输管源极PLDD注入区的具体作用可以参考上述说明，具体制备过程为本技术领域人员所熟知，此处不再赘述。
由于同一pFLASH开关单元40中浮栅多晶层04、ONO介质层05以及控制栅多晶层06共用，因此，侧墙13需要沿编程/擦除MOS管T1以及信号传输MOS管T2的连接方向分布，并分布在控制栅多晶层06的两侧，侧墙13的材料可以为二氧化硅、氮化硅、氮氧化硅等，侧墙13可以采用本技术领域常用的技术手段制备，具体为本技术领域人员所熟知，此处不再赘述。
e、在上述的编程/擦除管有源区22内设有编程/擦除管P+漏区14A以及编程/擦除管P+源区14B，在信号传输管有源区11内设有信号传输管P+漏区以及信号传输管P+源区；
本发明实施例中，具体制备编程/擦除管P+漏区14A、编程/擦除管P+源区14B、信号传输管P+漏区以及信号传输管P+源区的工艺过程为本技术领域人员所熟知，此处不再赘述。
f、在上述N阱01上设置ILD介质层08以及金属层10，所述ILD介质层08压盖在N阱01上，侧墙13以及控制栅多晶层06均位于ILD介质层08内，所述金属层包括包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管P+漏区14A欧姆接触的编程/擦除管漏极金属10A以及与编程/擦除管P+源区14B欧姆接触的编程/擦除管源极金属10B，所述信号传输管金属体包括与信号传输管P+漏区欧姆接触的信号传输管漏极金属以及与信号传输管P+源区欧姆接触的信号传输管源极金属。
本发明实施例中，ILD介质层08可以为二氧化硅层，金属层10的材料可以为铝或铜，制备ILD介质层08以及金属层10的具体工艺过程为本技术领域人员所熟知，此处不再赘述。当然，在制备ILD介质层08前，还可以制备SAB介质层、接触孔硅化物等工艺过程，具体可以参考上述说明，只要能实现编程/擦除MOS管T1、信号传输MOS管T2相对应的漏极端、源极端的引出与连接即可，具体为本技术领域人员所熟知，此处不再赘述。
Claims (10)
1.一种Sense-Switch型pFLASH阵列结构，包括若干呈阵列分布的pFLASH开关单元，阵列内的pFLASH开关单元均制备于同一衬底(00)内；每个pFLASH开关单元包括编程/擦除MOS管T1以及与所述编程/擦除MOS管T1呈共浮栅、共控制栅连接配合的信号传输MOS管T2；其特征是：
衬底(00)内的上部设置N阱(01)，每个pFLASH开关单元内编程/擦除MOS管T1的编程/擦除管有源区(22)、信号传输MOS管T2的信号传输管有源区(11)均位于N阱(01)内，编程/擦除管有源区(22)、信号传输管有源区(11)通过N阱(01)内的有源区隔离体(02A)隔离；
在编程/擦除管有源区(22)以及信号传输管有源区(11)上均设置隧道氧化层(03)，在所述隧道氧化层(03)上设有浮栅多晶层(04)，浮栅多晶层(04)覆盖在隧道氧化层(03)以及有源区隔离体(02A)上，在所述浮栅多晶硅层(04)上设有ONO介质层(05)，在所述ONO介质层(05)上设有控制栅多晶层(06)，有源区隔离体(02A)上向外侧延伸的浮栅多晶硅层(04)、ONO介质层(05)以及控制栅多晶层(06)能形成单元体内PIP电容(44)；
对同一行的多个pFLASH开关单元，相邻的两pFLASH开关单元间通过开关单元隔离体(02B)隔离；对同一行的pFLASH开关单元，在设置浮栅多晶层(04)后，对浮栅多晶层(04)进行刻蚀，以得到贯通浮栅多晶层(04)的浮栅腐蚀窗口(33)，所述浮栅腐蚀窗口(33)位于开关单元隔离体(02B)的正上方，ONO介质层(05)覆盖在浮栅多晶层(04)上并填充浮栅腐蚀窗口(33)，与浮栅腐蚀窗口(33)对应的控制栅多晶层(06)填充在浮栅腐蚀窗口(33)内并覆盖在ONO介质层(05)上；开关单元隔离体(02B)上向外侧延伸的浮栅多晶硅层(04)、ONO介质层(05)以及控制栅多晶层(06)能形成单元体间PIP电容(45)。
2.根据权利要求1所述的Sense-Switch型pFLASH阵列结构，其特征是：对每个pFLASH开关单元，在编程/擦除管有源区(22)内设有编程/擦除管P+漏区(14A)以及编程/擦除管P+源区(14B)，在信号传输管有源区(11)内设有信号传输管P+漏区以及信号传输管P+源区；编程/擦除管P+漏区(14A)、编程/擦除管P+源区(14B)分别位于控制栅多晶层(06)的两侧，信号传输管P+漏区、信号传输管P+源区分别位于控制栅多晶层(06)的两侧；
在所述控制栅多晶层(06)的外侧设有侧墙(13)，所述侧墙(13)支撑于隧道氧化层(03)上，且侧墙(08)覆盖浮栅多晶层(04)、ONO介质层(05)以及控制栅多晶层(06)的外侧壁；
在N阱(01)上方设有ILD介质层(08)，所述ILD介质层(08)覆盖在控制栅多晶层(06)、侧墙(08)以及N阱(01)上，在所述ILD介质层(08)上设有金属层(10)，所述金属层包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管P+漏区(14A)欧姆接触的编程/擦除管漏极金属(10A)以及与编程/擦除管P+源区(14B)欧姆接触的编程/擦除管源极金属(10B)，所述信号传输管金属体包括与信号传输管P+漏区欧姆接触的信号传输管漏极金属以及与信号传输管P+源区欧姆接触的信号传输管源极金属。
3.根据权利要求1所述的Sense-Switch型pFLASH阵列结构，其特征是：所述编程/擦除管有源区(22)内设有编程/擦除管漏极PLDD注入区(12A)以及编程/擦除管源极PLDD注入区(12B)，编程/擦除管P+漏区(14A)位于编程/擦除管漏极PLDD注入区(12A)内，编程/擦除管P+源区(14B)位于编程/擦除管源极PLDD注入区(12B)；
在所述信号传输管有源区(11)内设有信号传输管漏极PLDD注入区以及信号传输管源极PLDD注入区，信号传输管P+漏区位于信号传输管漏极PLDD注入区内，信号传输管P+源区位于信号传输管PLDD注入区内。
4.根据权利要求2所述抗辐射Sense-Switch型pFLASH开关单元结构，其特征是：在所述隧道氧化层(03)外圈设有SAB介质层，在所述SAB介质层内填充有编程/擦除管漏极连接金属硅化物(15A)以及编程/擦除管源极连接金属硅化物(15B)；在所述编程/擦除管漏极连接金属硅化物(15A)的正上方设有贯通ILD介质层(08)的编程/擦除管漏极连接填充体(09A)，编程/擦除管漏极金属(10A)通过编程/擦除管漏极连接填充体(09A)、编程/擦除管漏极连接金属硅化物(15A)与编程/擦除管P+漏区(14A)欧姆接触；在编程/擦除管源极连接金属硅化物(15B)的正上方设有贯通ILD介质层(08)的编程/擦除管源极连接填充体(09B)，编程/擦除管源极金属(10B)通过编程/擦除管源极连接填充体(09B)、编程/擦除管源极连接金属硅化物(15B)与编程/擦除管P+源区(14B)欧姆接触；
在控制栅多晶层(06)上设置控制栅连接金属硅化物(07)，所述控制栅连接金属硅化物(07)与编程/擦除管漏极连接金属硅化物(15A)、编程/擦除管源极连接金属硅化物(15B)为同一工艺制造层。
5.根据权利要求1所述抗辐射Sense-Switch型pFLASH开关单元结构，其特征是：所述有源区隔离体(02A)、开关单元隔离体(02B)采用STI工艺制备得到，有源区隔离体(02A)、开关单元隔离体(02B)的沟槽深度为N阱(01)的结深为3μm～7μm。
6.一种Sense-Switch型pFLASH阵列结构的制备方法，其特征是，pFLASH开阵列结构的制备方法包括如下步骤：
(a)、提供所需的衬底(00)，并在所述衬底(00)内的上部设置N阱(01)，并在N阱(01)内形成若干pFLASH开关单元所需的有源区，所述有源区包括同一pFLASH开关单元结构的编程/擦除管有源区(22)与信号传输管有源区(11)，同一pFLASH开关单元内编程/擦除管有源区(22)与信号传输管有源区(11)通过N阱(01)内的有源区隔离体(02A)隔离；相邻nFLASH开关单元间通过N阱(01)内的开关单元隔离体(02A)相互隔离；
(b)、在上述衬底(00)的上表面设置隧道氧化层(03)，所述隧道氧化层(03)覆盖N阱(01)的上表面，并在所述隧道氧化层(03)上设置浮栅多晶层(04)，选择性地掩蔽所述浮栅多晶层(04)，以得到贯通浮栅多晶层(04)的浮栅腐蚀窗口(33)，所述浮栅腐蚀窗口(33)位于开关单元隔离体(02B)的正上方；
(c)、在上述浮栅多晶层(04)上设置ONO介质层(05)，所述ONO介质层(05)覆盖在浮栅多晶层(04)上并填充浮栅腐蚀窗口(33)，并在ONO介质层(05)上设置控制栅多晶层(06)；
有源区隔离体(02A)上向外侧延伸的浮栅多晶硅层(04)、ONO介质层(05)以及控制栅多晶层(06)能形成单元体内PIP电容(44)；开关单元隔离体(02B)上向外侧延伸的浮栅多晶硅层(04)、ONO介质层(05)以及控制栅多晶层(06)能形成单元体间PIP电容(45)；
(d)、在上述控制栅多晶层(06)的外侧设置侧墙(13)，所述侧墙(13)支撑于隧道氧化层(03)上，且侧墙(13)覆盖浮栅多晶层(04)、ONO介质层(05)以及控制栅多晶层(06)的外侧壁；
(e)、在上述的编程/擦除管有源区(22)内设有编程/擦除管P+漏区(14A)以及编程/擦除管P+源区(14B)，在信号传输管有源区(11)内设有信号传输管P+漏区以及信号传输管P+源区；
(f)、在上述N阱(01)上设置ILD介质层(08)以及金属层(10)，所述ILD介质层(08)压盖在N阱(01)上，侧墙(13)以及控制栅多晶层(06)均位于ILD介质层(08)内，所述金属层包括包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管P+漏区(14A)欧姆接触的编程/擦除管漏极金属(10A)以及与编程/擦除管P+源区(14B)欧姆接触的编程/擦除管源极金属(10B)，所述信号传输管金属体包括与信号传输管P+漏区欧姆接触的信号传输管漏极金属以及与信号传输管P+源区欧姆接触的信号传输管源极金属。
7.根据权利要求6所述的Sense-Switch型pFLASH阵列结构的制备方法，其特征是：在得到侧墙(13)前，在所述编程/擦除管有源区(22)内设有编程/擦除管漏极PLDD注入区(12A)以及编程/擦除管源极PLDD注入区(12B)，在所述信号传输管有源区(11)内设有信号传输管漏极PLDD注入区以及信号传输管源极PLDD注入区；在得到侧墙(13)后，在所述编程/擦除管P+漏区(14A)位于编程/擦除管漏极PLDD注入区(12A)内，编程/擦除管P+源区(14B)位于编程/擦除管源极PLDD注入区(12B)，在所述信号传输管P+漏区位于信号传输管漏极PLDD注入区内，信号传输管P+源区位于信号传输管PLDD注入区内。
8.根据权利要求7所述Sense-Switch型pFLASH阵列结构的制备方法，其特征是，在所述隧道氧化层(03)外圈设有SAB介质层，在所述SAB介质层内填充有编程/擦除管漏极连接金属硅化物(15A)以及编程/擦除管源极连接金属硅化物(15B)；在所述编程/擦除管漏极连接金属硅化物(15A)的正上方设有贯通ILD介质层(08)的编程/擦除管漏极连接填充体(09A)，编程/擦除管漏极金属(10A)通过编程/擦除管漏极连接填充体(09A)、编程/擦除管漏极连接金属硅化物(15A)与编程/擦除管P+漏区(14A)欧姆接触；在编程/擦除管源极连接金属硅化物(15B)的正上方设有贯通ILD介质层(08)的编程/擦除管源极连接填充体(09B)，编程/擦除管源极金属(10B)通过编程/擦除管源极连接填充体(09B)、编程/擦除管源极连接金属硅化物(15B)与编程/擦除管P+源区(14B)欧姆接触；
在控制栅多晶层(06)上设置控制栅连接金属硅化物(07)，所述控制栅连接金属硅化物(07)与编程/擦除管漏极连接金属硅化物(15A)、编程/擦除管源极连接金属硅化物(15B)为同一工艺制造层。
9.根据权利要求6所述Sense-Switch型pFLASH阵列结构的制备方法，其特征是，所述控制栅多晶层(06)采用非掺杂的多晶硅制成，控制栅多晶层(06)的厚度为
10.根据权利要求6所述Sense-Switch型pFLASH阵列结构的制备方法，其特征是，ONO介质层(05)由下至上依次为低层氧化、氮化硅层、顶层氧化层；低层氧化层的厚度为 氮化硅层的厚度为顶层氧化层的厚度为其中，低层氧化层和顶层氧化层均采用HTO工艺完成；
隧道氧化层(03)的厚度为浮栅多晶层(04)的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910344967.4A CN110047837A (zh) | 2019-04-26 | 2019-04-26 | 一种Sense-Switch型pFLASH阵列结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910344967.4A CN110047837A (zh) | 2019-04-26 | 2019-04-26 | 一种Sense-Switch型pFLASH阵列结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110047837A true CN110047837A (zh) | 2019-07-23 |
Family
ID=67279615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910344967.4A Pending CN110047837A (zh) | 2019-04-26 | 2019-04-26 | 一种Sense-Switch型pFLASH阵列结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110047837A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668223A (zh) * | 2020-06-16 | 2020-09-15 | 中国电子科技集团公司第五十八研究所 | 一种高功率、低漏电的Sense-Switch型pFLASH单元结构 |
| CN113054001A (zh) * | 2021-03-16 | 2021-06-29 | 中国电子科技集团公司第五十八研究所 | 可编程的电源开关器件及其制备方法 |
| CN114023753A (zh) * | 2021-11-03 | 2022-02-08 | 中国电子科技集团公司第五十八研究所 | 一种Flash开关单元结构及其制备方法 |
| CN114068725A (zh) * | 2021-11-23 | 2022-02-18 | 武汉新芯集成电路制造有限公司 | Pip电容器及pip电容器的制造方法 |
| CN114373767A (zh) * | 2021-12-23 | 2022-04-19 | 中国电子科技集团公司第五十八研究所 | 一种多位扇出共栅型flash开关单元结构及其制备方法 |
| CN114068725B (zh) * | 2021-11-23 | 2024-05-28 | 武汉新芯集成电路制造有限公司 | Pip电容器及pip电容器的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047644A (zh) * | 2015-06-30 | 2015-11-11 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射ono反熔丝单元结构及其制备方法 |
| CN107180833A (zh) * | 2017-06-22 | 2017-09-19 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法 |
| CN107302003A (zh) * | 2017-06-22 | 2017-10-27 | 中国电子科技集团公司第五十八研究所 | 抗辐射Sence‑Switch型nFLASH开关单元结构及其制备方法 |
-
2019
- 2019-04-26 CN CN201910344967.4A patent/CN110047837A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047644A (zh) * | 2015-06-30 | 2015-11-11 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射ono反熔丝单元结构及其制备方法 |
| CN107180833A (zh) * | 2017-06-22 | 2017-09-19 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法 |
| CN107302003A (zh) * | 2017-06-22 | 2017-10-27 | 中国电子科技集团公司第五十八研究所 | 抗辐射Sence‑Switch型nFLASH开关单元结构及其制备方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668223A (zh) * | 2020-06-16 | 2020-09-15 | 中国电子科技集团公司第五十八研究所 | 一种高功率、低漏电的Sense-Switch型pFLASH单元结构 |
| CN113054001A (zh) * | 2021-03-16 | 2021-06-29 | 中国电子科技集团公司第五十八研究所 | 可编程的电源开关器件及其制备方法 |
| CN113054001B (zh) * | 2021-03-16 | 2021-11-09 | 中国电子科技集团公司第五十八研究所 | 可编程的电源开关器件及其制备方法 |
| CN114023753A (zh) * | 2021-11-03 | 2022-02-08 | 中国电子科技集团公司第五十八研究所 | 一种Flash开关单元结构及其制备方法 |
| CN114023753B (zh) * | 2021-11-03 | 2024-03-29 | 中国电子科技集团公司第五十八研究所 | 一种Flash开关单元结构及其制备方法 |
| CN114068725A (zh) * | 2021-11-23 | 2022-02-18 | 武汉新芯集成电路制造有限公司 | Pip电容器及pip电容器的制造方法 |
| CN114068725B (zh) * | 2021-11-23 | 2024-05-28 | 武汉新芯集成电路制造有限公司 | Pip电容器及pip电容器的制造方法 |
| CN114373767A (zh) * | 2021-12-23 | 2022-04-19 | 中国电子科技集团公司第五十八研究所 | 一种多位扇出共栅型flash开关单元结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110047837A (zh) | 一种Sense-Switch型pFLASH阵列结构及其制备方法 | |
| CN107180833A (zh) | 一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法 | |
| CN100576568C (zh) | 分裂栅极存储单元及制造分裂栅极存储单元阵列的方法 | |
| CN205428927U (zh) | 形成于半导体衬底中的存储器单元、存储器单元的群组及存储器电路 | |
| CN100552978C (zh) | 分裂栅极存储单元及制造其阵列的方法 | |
| US5173436A (en) | Method of manufacturing an EEPROM with trench-isolated bitlines | |
| US5506431A (en) | Double poly trenched channel accelerated tunneling electron (DPT-CATE) cell, for memory applications | |
| CN107302003A (zh) | 抗辐射Sence‑Switch型nFLASH开关单元结构及其制备方法 | |
| CN102088028B (zh) | 闪存存储器单元及其控制方法，存储器阵列及其构造方法 | |
| US5675161A (en) | Channel accelerated tunneling electron cell, with a select region incorporated, for high density low power applications | |
| CN100468780C (zh) | 一种nrom闪存单元的制备方法 | |
| CN102054843B (zh) | Otp器件的单元结构及其制造方法 | |
| CN106981493A (zh) | 闪存单元的制备方法 | |
| US20190088665A1 (en) | Compact eeprom memory cell | |
| CN114373767B (zh) | 一种多位扇出共栅型flash开关单元结构及其制备方法 | |
| CN102130132B (zh) | Eeprom器件及其制造方法 | |
| CN110504273B (zh) | 1.5t sonos闪存器件及工艺方法 | |
| CN111668223A (zh) | 一种高功率、低漏电的Sense-Switch型pFLASH单元结构 | |
| CN106169461A (zh) | 抗辐射pip型ono反熔丝结构及cmos工艺集成法 | |
| CN101930982B (zh) | 基于flotox结构的抗辐射eeprom存储单元结构 | |
| CN103594519A (zh) | 一种隧穿场效应浮栅晶体管及其制造方法 | |
| CN201758125U (zh) | 基于flotox结构的抗辐射eeprom存储单元结构 | |
| CN102130133B (zh) | Sonos器件及其制造方法 | |
| CN114141782A (zh) | 3d sonos存储器结构及工艺方法 | |
| CN114242723B (zh) | 一种高驱动Sense-Switch型pFLASH开关单元结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190723 |