CN114068725A - Pip电容器及pip电容器的制造方法 - Google Patents

Pip电容器及pip电容器的制造方法 Download PDF

Info

Publication number
CN114068725A
CN114068725A CN202111395474.7A CN202111395474A CN114068725A CN 114068725 A CN114068725 A CN 114068725A CN 202111395474 A CN202111395474 A CN 202111395474A CN 114068725 A CN114068725 A CN 114068725A
Authority
CN
China
Prior art keywords
region
pip capacitor
threshold voltage
drain region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111395474.7A
Other languages
English (en)
Inventor
王帆
钟朝枫
于鹏
方明海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202111395474.7A priority Critical patent/CN114068725A/zh
Publication of CN114068725A publication Critical patent/CN114068725A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Abstract

本发明提供一种PIP电容器及PIP电容器的制造方法，所述PIP电容器包括：衬底；栅极结构，包括自下向上形成于所述衬底上的隧穿氧化层、浮栅层、栅间介质层和控制栅层；体区，形成于所述衬底中；源极区和漏极区，分别形成于所述栅极结构两侧的体区中；阈值电压注入区，形成于所述源极区和所述漏极区之间的体区顶部，所述阈值电压注入区与所述源极区和所述漏极区的导电类型相同，所述阈值电压注入区与所述体区的导电类型不同。本发明的技术方案使得PIP电容器在具有高容值效率的同时，工作电压还能向低压区扩展，从而能够满足更多电路的需求。

Description

PIP电容器及PIP电容器的制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种PIP电容器及PIP电容器的制造方法。
背景技术
PIP(Poly-insulator-poly)电容器是浮栅型存储器工艺平台提供的一种寄生电容器件，是将浮栅型存储器的栅间介质层对应的电容和隧穿氧化层对应的电容并联，以提供一种高容值效率的电容器件，主要用于电荷泵(Charge Pump)升压电路或滤波电路。
在现有的PIP电容器中，隧穿氧化层下方的衬底顶部形成有用于调节阈值电压的阈值电压注入区，隧穿氧化层两侧衬底中的源极区和漏极区的导电类型为N型，阈值电压注入区的导电类型为P型，源极区和漏极区的导电类型与阈值电压注入区的导电类型不同。对于具有此PIP电容器，在测得的电容随工作电压变化的趋势图中，可用工作电压的范围例如为2.7V～4.2V，在此工作电压范围内时隧穿氧化层和衬底的交界处实现反型，PIP电容器的容值效率高；而若工作电压低于2.7V，则隧穿氧化层和衬底的交界处实现耗尽，PIP电容器的容值效率低，且容值随着工作电压变化非常剧烈。那么，PIP电容器在高的工作电压下才能具有高容值效率；而在实际应用的电路中，会要求PIP电容器具有高容值效率的同时，还具有更低的工作电压(例如1.8V)，使得电容器满足更多的电路需求。
因此，如何使得PIP电容器在具有高容值效率的同时，还能使得工作电压向低压区扩展是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种PIP电容器及PIP电容器的制造方法，使得PIP电容器在具有高容值效率的同时，工作电压还能向低压区扩展，从而能够满足更多电路的需求。
为实现上述目的，本发明提供了一种PIP电容器，包括：
衬底；
栅极结构，包括自下向上形成于所述衬底上的隧穿氧化层、浮栅层、栅间介质层和控制栅层；
体区，形成于所述衬底中；
源极区和漏极区，分别形成于所述栅极结构两侧的体区中；
阈值电压注入区，形成于所述源极区和所述漏极区之间的体区顶部，所述阈值电压注入区与所述源极区和所述漏极区的导电类型相同，所述阈值电压注入区与所述体区的导电类型不同。
可选地，所述PIP电容器还包括：
轻掺杂源区，形成于所述源极区和所述阈值电压注入区之间；
轻掺杂漏区，形成于所述漏极区和所述阈值电压注入区之间，所述轻掺杂源区和所述轻掺杂漏区与所述阈值电压注入区的导电类型相同。
可选地，所述轻掺杂源区和所述轻掺杂漏区的底表面高于所述源极区和所述漏极区的底表面。
可选地，所述阈值电压注入区的底表面高于所述轻掺杂源区和所述轻掺杂漏区的底表面。
可选地，所述栅极结构中形成有贯穿所述控制栅层和所述栅间介质层的凹槽，所述凹槽中形成有与所述浮栅层电连接的第一导电插塞，所述控制栅层上形成有第二导电插塞，所述源极区的衬底上形成有第三导电插塞，所述漏极区的衬底上形成有第四导电插塞。
可选地，所述PIP电容器还包括：
体接触区，形成于所述体区顶部，所述体接触区位于所述源极区远离所述阈值电压注入区的一侧以及所述漏极区远离所述阈值电压注入区的一侧，所述体接触区与所述体区的导电类型相同。
可选地，所述体接触区的衬底上形成有第五导电插塞。
可选地，所述第一导电插塞连接电源，所述第二导电插塞、所述第三导电插塞、所述第四导电插塞和所述第五导电插塞接地。
可选地，所述PIP电容器还包括：
浅沟槽隔离结构，形成于所述体区中，所述浅沟槽隔离结构位于所述源极区和所述体接触区之间以及所述漏极区和所述体接触区之间。
可选地，所述栅间介质层包括自下向上的第一氧化硅层、氮化硅层和第二氧化硅层。
可选地，所述浮栅层作为所述PIP电容器的第一电极；所述控制栅层、所述源极区和所述漏极区作为所述PIP电容器的第二电极，或者，所述控制栅层、所述体区、所述源极区和所述漏极区作为所述PIP电容器的第二电极。
本发明提供一种所述的PIP电容器的制造方法，所述阈值电压注入区与一晶体管中的掺杂区的导电类型相同，所述PIP电容器的制造方法包括：
采用相同的光罩进行离子注入工艺，以同时形成所述阈值电压注入区和所述掺杂区。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的PIP电容器，由于所述阈值电压注入区与所述源极区和所述漏极区的导电类型相同，且所述阈值电压注入区与所述体区的导电类型不同，使得所述PIP电容器在具有高容值效率的同时，工作电压还能向低压区扩展，从而能够满足更多电路的需求。
2、本发明的PIP电容器的制造方法，使得所述PIP电容器在制作时兼容现有工艺，不需增加工艺步骤，只需通过简单的光罩改版即可实现。
附图说明
图1是本发明一实施例的PIP电容器的示意图；
图2是本发明一实施例的PIP电容器与现有的PIP电容器对应的电容随工作电压变化的趋势图。
其中，附图1～图2的附图标记说明如下：
11-衬底；111-源极区；112-漏极区；113-轻掺杂源区；114-轻掺杂漏区；115-阈值电压注入区；116-浅沟槽隔离结构；117-体区；118-体接触区；12-栅极结构；121-隧穿氧化层；122-浮栅层；123-栅间介质层；124-控制栅层；125-侧墙；13-绝缘介质层；141-第一导电插塞；142-第二导电插塞；143-第三导电插塞；144-第四导电插塞；145-第五导电插塞；151-电源端；152-公共端；16-金属硅化物层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的PIP电容器及PIP电容器的制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。本文中“和/或”的含义是二选一或者二者兼具。
本发明一实施例提供了一种PIP电容器，包括：衬底；栅极结构，包括自下向上形成于所述衬底上的隧穿氧化层、浮栅层、栅间介质层和控制栅层；体区，形成于所述衬底中；源极区和漏极区，分别形成于所述栅极结构两侧的体区中；阈值电压注入区，形成于所述源极区和所述漏极区之间的体区顶部，所述阈值电压注入区与所述源极区和所述漏极区的导电类型相同，所述阈值电压注入区与所述体区的导电类型不同。
下面参阅图1和图2详细描述本实施例提供的PIP(Poly-Insulator-Poly,多晶硅-绝缘层-多晶硅)电容器。图1也是PIP电容器的纵向截面示意图。
所述衬底11的材质可以为本领域技术人员所熟知的底材。
所述栅极结构12包括自下向上形成于所述衬底11上的隧穿氧化层121、浮栅层122、栅间介质层123和控制栅层124。所述栅极结构12还包括形成于所述隧穿氧化层121、所述浮栅层122、所述栅间介质层123和所述控制栅层124的侧壁上的侧墙125。
所述栅间介质层123可以为单层结构或者至少两层的堆叠结构。若所述栅间介质层123为至少两层的堆叠结构，优选所述栅间介质层123包括自下向上的第一氧化硅层、氮化硅层和第二氧化硅层。
所述体区117形成于所述衬底11中，且所述体区117从所述栅极结构12一侧的衬底11中延伸至所述栅极结构12另一侧的衬底11中。
所述源极区111和所述漏极区112分别形成于所述栅极结构12两侧的体区117中，所述源极区111和所述漏极区112位于所述体区117的顶部；优选的，所述源极区111和所述漏极区112的靠近所述栅极结构12的一侧均与对应的所述侧墙125的侧壁对齐，或者，所述源极区111和所述漏极区112均部分延伸至对应的所述侧墙125下方。
并且，所述源极区111和所述漏极区112的位置可以互换，因此，所述源极区111和所述漏极区112并不作为特殊功能的限定。
所述阈值电压注入区115形成于所述源极区111和所述漏极区112之间的体区117的顶部，所述阈值电压注入区115用于调节器件的阈值电压。
所述PIP电容器还包括轻掺杂源区113和轻掺杂漏区114。所述轻掺杂源区113形成于所述源极区111和所述阈值电压注入区115之间；所述轻掺杂漏区114形成于所述漏极区112和所述阈值电压注入区115之间。可选的，所述轻掺杂源区113和所述轻掺杂漏区114均从所述侧墙125下方延伸至所述隧穿氧化层121下方，所述阈值电压注入区115位于所述隧穿氧化层121下方。在另一些实施例中，所述轻掺杂源区113和所述轻掺杂漏区114均位于或部分位于所述侧墙125下方。
在一些实施例中，所述阈值电压注入区115的离子浓度低于所述轻掺杂源区113和所述轻掺杂漏区114的离子浓度，所述轻掺杂源区113和所述轻掺杂漏区114的离子浓度低于所述源极区111和所述漏极区112的离子浓度。
在一些实施例中，所述轻掺杂源区113和所述轻掺杂漏区114的底表面高于所述源极区111和所述漏极区112的底表面。所述阈值电压注入区115的底表面高于所述轻掺杂源区113和所述轻掺杂漏区114的底表面。
所述体区117包围所述源极区111、所述漏极区112、所述轻掺杂源区113、所述轻掺杂漏区114和所述阈值电压注入区115。
所述PIP电容器还包括体接触区118，所述体接触区118形成于所述体区117顶部，所述体接触区118位于所述源极区111远离所述阈值电压注入区115的一侧和/或所述漏极区112远离所述阈值电压注入区115的一侧。
所述PIP电容器还包括浅沟槽隔离结构116，所述浅沟槽隔离结构116形成于所述体区117中，所述浅沟槽隔离结构116位于所述源极区111和所述体接触区118之间以及所述漏极区112和所述体接触区118之间。所述源极区111和所述漏极区112可以分别与对应的所述浅沟槽隔离结构116接触，所述体接触区118可以未与对应的所述浅沟槽隔离结构116接触。所述浅沟槽隔离结构116的底表面低于所述源极区111、所述漏极区112和所述体接触区118的底表面且高于所述体区117的底表面。
所述阈值电压注入区115与所述源极区111、所述漏极区112、所述轻掺杂源区113和所述轻掺杂漏区114的导电类型相同，所述体区117、所述体接触区118和所述衬底11与所述阈值电压注入区115的导电类型不同。若所述阈值电压注入区115、所述源极区111、所述漏极区112、所述轻掺杂源区113和所述轻掺杂漏区114的导电类型为N型，则所述体区117、所述体接触区118和所述衬底11的导电类型为P型；若所述阈值电压注入区115、所述源极区111、所述漏极区112、所述轻掺杂源区113和所述轻掺杂漏区114的导电类型为P型，则所述体区117、所述体接触区118和所述衬底11的导电类型为N型。
所述浮栅层122作为所述PIP电容器的第一电极；所述控制栅层124、所述源极区111和所述漏极区112作为所述PIP电容器的第二电极，或者，所述控制栅层124、所述体区117、所述源极区111和所述漏极区112作为所述PIP电容器的第二电极。
所述栅极结构12中形成有贯穿所述控制栅层124和所述栅间介质层123的凹槽，所述凹槽暴露出所述浮栅层122的部分顶表面，所述凹槽中填充有绝缘介质层13；所述绝缘介质层13中形成有与所述浮栅层122电连接的第一导电插塞141。
所述控制栅层124上形成有第二导电插塞142，所述衬底11的源极区111上形成有第三导电插塞143，所述衬底11的漏极区112上形成有第四导电插塞144，所述衬底11的体接触区118上形成有第五导电插塞145。可选的，所述浮栅层122的至少与所述第一导电插塞141接触的顶部区域、所述控制栅层124的至少与所述第二导电插塞142接触的顶部区域、所述源极区111的至少与所述第三导电插塞143接触的顶部区域、所述漏极区112的至少与所述第四导电插塞144接触的顶部区域以及所述体接触区118的至少与所述第五导电插塞145接触的顶部区域均形成有金属硅化物层16。
所述第一导电插塞141通过金属线(未标示)连接电源端151(即输入端)；所述第二导电插塞142、所述第三导电插塞143和所述第四导电插塞144通过金属线连接公共端152，或者，所述第二导电插塞142、所述第三导电插塞143、所述第四导电插塞144和所述第五导电插塞145通过金属线连接公共端152(即接地)。所述电源端151可以为电源正极。
那么，在工作状态下，所述PIP电容器中形成的电路和电流路径包括：
所述电源端151、所述第一导电插塞141、所述浮栅层122、所述栅间介质层123、所述控制栅层124、所述第二导电插塞142和所述公共端152构成的第一电路；在所述第一电路中，电流从所述电源端151依次经所述第一导电插塞141、所述浮栅层122、所述栅间介质层123、所述控制栅层124、所述第二导电插塞142流至所述公共端152；
所述电源端151、所述第一导电插塞141、所述浮栅层122、所述隧穿氧化层121、所述阈值电压注入区115、所述源极区111、所述第三导电插塞143和所述公共端152构成的第二电路；在所述第二电路中，电流从所述电源端151依次经所述第一导电插塞141、所述浮栅层122、所述隧穿氧化层121、所述阈值电压注入区115、所述源极区111、所述第三导电插塞143流至所述公共端152；
所述电源端151、所述第一导电插塞141、所述浮栅层122、所述隧穿氧化层121、所述阈值电压注入区115、所述漏极区112、所述第四导电插塞144和所述公共端152构成的第三电路；在所述第三电路中，电流从所述电源端151依次经所述第一导电插塞141、所述浮栅层122、所述隧穿氧化层121、所述阈值电压注入区115、所述漏极区112、所述第四导电插塞144流至所述公共端152；
所述电源端151、所述第一导电插塞141、所述浮栅层122、所述隧穿氧化层121、所述阈值电压注入区115、所述体区117、所述体接触区118、所述第五导电插塞145和所述公共端152构成的第四电路；在所述第四电路中，电流从所述电源端151依次经所述第一导电插塞141、所述浮栅层122、所述隧穿氧化层121、所述阈值电压注入区115、所述体区117、所述体接触区118、所述第五导电插塞145流至所述公共端152。
以上所称的电流均是为了便于表述进行的示例性描述，当然该电流也可以理解成感应电荷或者交流电流。
所述第一电路分别与所述第二电路、所述第三电路和所述第四电路并联。那么，对应所述PIP电容器中形成的电容结构包括：所述浮栅层122、所述栅间介质层123和所述控制栅层124构成的第一电容，所述浮栅层122、所述隧穿氧化层121和所述衬底11构成的第二电容，第一电容和第二电容并联。
虽然所述隧穿氧化层和所述衬底的交界处实现反型时，所述PIP电容器的容值效率(即单位面积内的电容值)高，但是，若所述源极区和漏极区的导电类型与阈值电压注入区的导电类型不同，且所述体区的导电类型与所述阈值电压注入区的导电类型相同，会导致实现反型时所使用的工作电压很高，进而导致所述PIP电容器在高的工作电压下才能具有高容值效率，从而导致无法满足更多电路的需求。因此，本发明的所述PIP电容器中，通过设定所述阈值电压注入区115与所述源极区111和所述漏极区112的导电类型相同，所述体区117的导电类型与所述阈值电压注入区115的导电类型不同，使得所述PIP电容器在具有高容值效率的同时，还能使得工作电压向低压区扩展，所述PIP电容器在很低的工作电压下即可具有高容值效率，从而能够满足更多电路的需求。
若所述源极区111和所述漏极区112的导电类型为N型，所述体区117的导电类型为P型，则所述PIP电容器中的工作电压向低压区扩展的原理为：若所述阈值电压注入区115的导电类型为P型，由于所述体区117的导电类型也为P型，需要施加很高的正电压把所述体区117中的少量的电子吸到所述隧穿氧化层121和所述衬底11的交界处才能实现反型，从而导致工作电压很高；若将所述阈值电压注入区115的导电类型由P型更换为N型，使得所述隧穿氧化层121和所述衬底11的交界处本身即具有很多电子，沟道区的表面形成一层N型的导电层，进而使得施加很小的正电压即可实现反型，从而使得实现反型更加容易，因此，使得反型电压降低，所述PIP电容器的工作电压范围向低压区扩展，工作电压的范围增大，从而使得所述PIP电容器在很低的工作电压下即可具有高容值效率。
若所述源极区111和所述漏极区112的导电类型为P型，所述体区117的导电类型为N型，则所述PIP电容器中的工作电压向低压区扩展的原理为：若所述阈值电压注入区115的导电类型为N型，由于所述体区117的导电类型也为N型，需要施加很高的负电压把所述体区117中的少量的空穴吸到所述隧穿氧化层121和所述衬底11的交界处才能实现反型，从而导致工作电压很高；若将所述阈值电压注入区115的导电类型由N型更换为P型，使得所述隧穿氧化层121和所述衬底11的交界处本身即具有很多空穴，沟道区的表面形成一层P型的导电层，进而使得施加很小的负电压即可实现反型，从而使得实现反型更加容易，因此，使得反型电压降低，所述PIP电容器的工作电压范围向低压区扩展，工作电压的范围增大，从而使得所述PIP电容器在很低的工作电压下即可具有高容值效率。
参阅图2，当所述源极区111和所述漏极区112的导电类型为N型，所述阈值电压注入区115的导电类型为P型时，曲线L1对应的实现反型的工作电压V1为2.7V～4.2V；当所述源极区111、所述漏极区112和所述阈值电压注入区115的导电类型均为N型时，曲线L2对应的实现反型的工作电压V2为1.2V～4.2V。相比曲线L1对应的实现反型的工作电压V1，曲线L2对应的实现反型的工作电压V2明显向低压区扩展，工作电压的范围明显增大；且曲线L1对应的实现反型的工作电压V1范围内的电容值与曲线L2对应的实现反型的工作电压V2范围内的电容值相等，所述PIP电容器仍具有高容值效率。
从上述PIP电容器的结构可知，由于所述阈值电压注入区与所述源极区和所述漏极区的导电类型相同，且所述阈值电压注入区与所述体区的导电类型不同，使得所述PIP电容器在具有高容值效率的同时，工作电压还能向低压区扩展，从而能够满足更多电路的需求。
并且，本发明提供一种所述的PIP电容器的制造方法，使得本发明的PIP电容器在制作时兼容现有工艺，不需增加工艺步骤，只需通过简单的光罩改版即可实现。
由于半导体器件中包含所述PIP电容器和晶体管，所述晶体管包含NMOS晶体管和PMOS晶体管；以所述PIP电容器中的所述源极区111和所述漏极区112的导电类型为N型，所述体区117的导电类型为P型为例，若将所述PIP电容器中的所述阈值电压注入区115的导电类型由P型更换为N型，则可将所述PIP电容器采用的光罩上的对应所述阈值电压注入区115的区域遮盖，将形成所述晶体管中的N型掺杂区时所采用的光罩上的对应所述阈值电压注入区115的区域打开，那么，所述阈值电压注入区115可以与所述晶体管中的所述掺杂区采用相同的光罩一起进行离子注入工艺，从而使得所述阈值电压注入区115与所述掺杂区同时形成。其中，若所述晶体管为PMOS晶体管，所述掺杂区例如为所述PMOS晶体管中的导电类型为N型的阈值电压注入区。上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种PIP电容器，其特征在于，包括：
衬底；
栅极结构，包括自下向上形成于所述衬底上的隧穿氧化层、浮栅层、栅间介质层和控制栅层；
体区，形成于所述衬底中；
源极区和漏极区，分别形成于所述栅极结构两侧的体区中；
阈值电压注入区，形成于所述源极区和所述漏极区之间的体区顶部，所述阈值电压注入区与所述源极区和所述漏极区的导电类型相同，所述阈值电压注入区与所述体区的导电类型不同。
2.如权利要求1所述的PIP电容器，其特征在于，所述PIP电容器还包括：
轻掺杂源区，形成于所述源极区和所述阈值电压注入区之间；
轻掺杂漏区，形成于所述漏极区和所述阈值电压注入区之间，所述轻掺杂源区和所述轻掺杂漏区与所述阈值电压注入区的导电类型相同。
3.如权利要求2所述的PIP电容器，其特征在于，所述轻掺杂源区和所述轻掺杂漏区的底表面高于所述源极区和所述漏极区的底表面。
4.如权利要求3所述的PIP电容器，其特征在于，所述阈值电压注入区的底表面高于所述轻掺杂源区和所述轻掺杂漏区的底表面。
5.如权利要求1所述的PIP电容器，其特征在于，所述栅极结构中形成有贯穿所述控制栅层和所述栅间介质层的凹槽，所述凹槽中形成有与所述浮栅层电连接的第一导电插塞，所述控制栅层上形成有第二导电插塞，所述源极区的衬底上形成有第三导电插塞，所述漏极区的衬底上形成有第四导电插塞。
6.如权利要求5所述的PIP电容器，其特征在于，所述PIP电容器还包括：
体接触区，形成于所述体区顶部，所述体接触区位于所述源极区远离所述阈值电压注入区的一侧以及所述漏极区远离所述阈值电压注入区的一侧，所述体接触区与所述体区的导电类型相同。
7.如权利要求6所述的PIP电容器，其特征在于，所述体接触区的衬底上形成有第五导电插塞。
8.如权利要求7所述的PIP电容器，其特征在于，所述第一导电插塞连接电源，所述第二导电插塞、所述第三导电插塞、所述第四导电插塞和所述第五导电插塞接地。
9.如权利要求6所述的PIP电容器，其特征在于，所述PIP电容器还包括：
浅沟槽隔离结构，形成于所述体区中，所述浅沟槽隔离结构位于所述源极区和所述体接触区之间以及所述漏极区和所述体接触区之间。
10.如权利要求1所述的PIP电容器，其特征在于，所述栅间介质层包括自下向上的第一氧化硅层、氮化硅层和第二氧化硅层。
11.如权利要求1所述的PIP电容器，其特征在于，所述浮栅层作为所述PIP电容器的第一电极；所述控制栅层、所述源极区和所述漏极区作为所述PIP电容器的第二电极，或者，所述控制栅层、所述体区、所述源极区和所述漏极区作为所述PIP电容器的第二电极。
12.一种如权利要求1所述的PIP电容器的制造方法，其特征在于，所述阈值电压注入区与一晶体管中的掺杂区的导电类型相同，所述PIP电容器的制造方法包括：
采用相同的光罩进行离子注入工艺，以同时形成所述阈值电压注入区和所述掺杂区。
CN202111395474.7A 2021-11-23 2021-11-23 Pip电容器及pip电容器的制造方法 Pending CN114068725A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111395474.7A CN114068725A (zh) 2021-11-23 2021-11-23 Pip电容器及pip电容器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111395474.7A CN114068725A (zh) 2021-11-23 2021-11-23 Pip电容器及pip电容器的制造方法

Publications (1)

Publication Number Publication Date
CN114068725A true CN114068725A (zh) 2022-02-18

Family

ID=80279698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111395474.7A Pending CN114068725A (zh) 2021-11-23 2021-11-23 Pip电容器及pip电容器的制造方法

Country Status (1)

Country Link
CN (1) CN114068725A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145251A1 (en) * 2004-12-30 2006-07-06 Dongbuanam Semiconductor Inc. Semiconductor device having high-voltage transistor and PIP capacitor and method for fabricating the same
US20080157158A1 (en) * 2006-12-28 2008-07-03 Jung-Ho Ahn Semiconductor device capacitor fabrication method
CN101350306A (zh) * 2007-07-20 2009-01-21 中芯国际集成电路制造(上海)有限公司 一种减小阈值电压标准方差的方法
CN104752422A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN106469723A (zh) * 2015-08-21 2017-03-01 瑞萨电子株式会社 半导体装置及其制造方法
CN106469728A (zh) * 2015-08-11 2017-03-01 瑞萨电子株式会社 半导体器件
JP2017126796A (ja) * 2017-04-20 2017-07-20 ルネサスエレクトロニクス株式会社 半導体装置
CN107134495A (zh) * 2017-06-16 2017-09-05 睿力集成电路有限公司 一种半导体晶体管结构及其制备方法
CN108365844A (zh) * 2018-05-10 2018-08-03 厦门华厦学院 一种可单片集成的负温度系数补偿振荡器电路
CN110047837A (zh) * 2019-04-26 2019-07-23 中国电子科技集团公司第五十八研究所 一种Sense-Switch型pFLASH阵列结构及其制备方法
US20190229122A1 (en) * 2018-01-23 2019-07-25 Globalfoundries Singapore Pte. Ltd. Poly-insulator-poly (pip) capacitor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145251A1 (en) * 2004-12-30 2006-07-06 Dongbuanam Semiconductor Inc. Semiconductor device having high-voltage transistor and PIP capacitor and method for fabricating the same
US20080157158A1 (en) * 2006-12-28 2008-07-03 Jung-Ho Ahn Semiconductor device capacitor fabrication method
CN101350306A (zh) * 2007-07-20 2009-01-21 中芯国际集成电路制造(上海)有限公司 一种减小阈值电压标准方差的方法
CN104752422A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN106469728A (zh) * 2015-08-11 2017-03-01 瑞萨电子株式会社 半导体器件
CN106469723A (zh) * 2015-08-21 2017-03-01 瑞萨电子株式会社 半导体装置及其制造方法
JP2017126796A (ja) * 2017-04-20 2017-07-20 ルネサスエレクトロニクス株式会社 半導体装置
CN107134495A (zh) * 2017-06-16 2017-09-05 睿力集成电路有限公司 一种半导体晶体管结构及其制备方法
US20190229122A1 (en) * 2018-01-23 2019-07-25 Globalfoundries Singapore Pte. Ltd. Poly-insulator-poly (pip) capacitor
CN108365844A (zh) * 2018-05-10 2018-08-03 厦门华厦学院 一种可单片集成的负温度系数补偿振荡器电路
CN110047837A (zh) * 2019-04-26 2019-07-23 中国电子科技集团公司第五十八研究所 一种Sense-Switch型pFLASH阵列结构及其制备方法

Similar Documents

Publication Publication Date Title
US8530931B2 (en) Semiconductor device and method of manufacturing the same
CN109427796B (zh) 具有垂直结构电容元件的集成电路及其制造方法
US10978385B2 (en) Semiconductor device and manufacturing method thereof
US20150069483A1 (en) Single-poly non-volatile memory cell
US9368506B2 (en) Integrated circuits and methods for operating integrated circuits with non-volatile memory
US20210159308A1 (en) Integrated circuit comprising a capacitive element, and manufacturing method
US7696556B2 (en) Nonvolatile memory devices including high-voltage MOS transistors with floated drain-side auxiliary gates and methods of fabricating the same
US9559178B2 (en) Non-volatile memory (NVM) cell and device structure integration
US10090330B2 (en) Structure and method for fully depleted silicon on insulator structure for threshold voltage modification
JP2001185633A (ja) Ｅｅｐｒｏｍデバイス
US7772638B2 (en) Non-volatile memory device
CN117119802A (zh) 一种嵌入式闪存器件及其制作方法
KR101003115B1 (ko) 플로팅 바디 캐패시터를 구비한 반도체 메모리 소자 및 그제조방법
CN114068725A (zh) Pip电容器及pip电容器的制造方法
CN109712984B (zh) Nor flash器件结构及其制造方法
US20070194378A1 (en) Eeprom memory cell for high temperatures
CN114068726B (zh) Pip电容器
KR100559719B1 (ko) 반도체 소자의 고전압 트랜지스터
US7491605B2 (en) Zero cost non-volatile memory cell with write and erase features
CN107863344B (zh) 半导体存储器以及半导体存储器的制造方法
TWI624034B (zh) 單閘極多次寫入非揮發性記憶體的操作方法
CN216871979U (zh) 三栅极mos晶体管以及电子电路
US20240162314A1 (en) Multi-time programmable memory cell and method therefor
CN117457747A (zh) 一种嵌入式闪存工艺的demos结构及其制备方法
CN114171586A (zh) 一种半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination