CN107863344B - 半导体存储器以及半导体存储器的制造方法 - Google Patents

半导体存储器以及半导体存储器的制造方法 Download PDF

Info

Publication number
CN107863344B
CN107863344B CN201710859188.9A CN201710859188A CN107863344B CN 107863344 B CN107863344 B CN 107863344B CN 201710859188 A CN201710859188 A CN 201710859188A CN 107863344 B CN107863344 B CN 107863344B
Authority
CN
China
Prior art keywords
diffusion layer
layer
conductive layer
capacitor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710859188.9A
Other languages
English (en)
Other versions
CN107863344A (zh
Inventor
村田伸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN107863344A publication Critical patent/CN107863344A/zh
Application granted granted Critical
Publication of CN107863344B publication Critical patent/CN107863344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H01L2924/1451—EPROM
    • H01L2924/14511—EEPROM

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供不容易产生浓度比较高的p型区域与n型区域重叠的区域的半导体存储器及其制造方法。存储单元(10)具有第一电容器(20)、第二电容器(30)以及晶体管(40)。第一电容器(20)具有设置在n阱(21)的表面的第一导电层(27)、设置在n阱(21)的表层部的n型扩散层(22a、22b)以及在n阱(21)的表层部与第一导电层(27)邻接且与n型扩散层(22a、22b)分离地设置的p型扩散层(24)。第二电容器(30)具有设置在n阱(31)的表面的第二导电层(37)、设置在n阱(31)的表层部的n型扩散层(32a、32b)以及在n阱(31)的表层部与第二导电层(37)邻接且与n型扩散层(32a、32b)分离地设置的p型扩散层(34)。

Description

半导体存储器以及半导体存储器的制造方法
技术领域
本发明涉及半导体存储器以及半导体存储器的制造方法。
背景技术
作为非易失性半导体存储器的一种，已知有能够电消除所存储的数据的EEPROM(Electrically Erasable Programmable Read-Only Memory：电可擦可编程只读存储器)。EEPROM的特征在于具有被称为浮栅的电绝缘的浮置电极层，通过使浮栅中的电荷的积蓄状态变化而实现存储器功能。
一般的EEPROM通过与存储单元的栅极(控制栅)不同的专用的电极层来实现浮栅。例如，以将构成浮栅的多晶硅层和构成控制栅的多晶硅层重叠地配置的堆栈型为代表。
另一方面，也已知有由单层的多晶硅膜构成浮栅以及控制栅的EEPROM。在该类型的EEPROM中，虽然存储单元的单位面积增大但能够以低成本进行制造。因此，在存储容量比较小的EEPROM中，通过应用单层多晶硅结构的存储单元，在成本方面有利。
作为与由单层的多晶硅膜构成浮栅以及控制栅的半导体存储器相关的技术，例如专利文献1记载了一种具备非易失性存储器的集成电路，该非易失性存储器具备具有作为第一栅极发挥作用的第一板以及由与N+掺杂区域抵接的P+掺杂区域构成的第二板的耦合电容器、具有第二栅极的读出晶体管以及具有作为第三栅极发挥作用的第三板以及第四板的隧道电容器。
另一方面，专利文献2记载了具有以与分别配置为内包于第一阱的第二～第四阱平面地重合的方式向第一方向延伸配置的浮栅电极、形成在浮栅电极与第二阱平面地重合的第一位置的数据写入以及消除用的元件、形成在浮栅电极与第三阱平面地重合的第二位置的数据读出用的场效应晶体管、以及形成在浮栅电极与第四阱平面地重合的第三位置的电容元件的非易失性存储单元。
专利文献1：美国专利第6788574号说明书
专利文献2：日本特开2007－110073号公报
在上述专利文献1所记载的半导体存储器中，在构成耦合电容器的第一板的周围设置p+掺杂区域以及n+掺杂区域，p+掺杂区域与n+掺杂区域抵接。另外，在p+掺杂区域以及n+掺杂区域分别连接有触点。
然而，在p+掺杂区域与n+掺杂区域抵接的情况下，如图1所示，由于在形成这些掺杂区域时使用的掩膜的偏移等，有在p+掺杂区域与n+掺杂区域重叠的区域200形成触点210的顾虑。杂质浓度比较高的p+掺杂区域与n+掺杂区域重叠的区域200的电阻较大，在区域200连接了触点210的情况下，有存储单元的响应性降低的顾虑。
发明内容
本发明是鉴于上述的点而完成的，其目的在于提供不容易产生浓度比较高的p型区域与n型区域重叠的区域的半导体存储器及其制造方法。
本发明所涉及的半导体存储器具有：第一电容器，其具备具有第一导电型的第一扩散层、经由第一绝缘膜设于上述第一扩散层的表面的第一导电层、设置在上述第一扩散层的表层部的具有上述第一导电型的第二扩散层、以及在上述第一扩散层的表层部与上述第一导电层邻接并且与上述第二扩散层分离地设置的与上述第一导电型不同的第二导电型的第三扩散层；第二电容器，其具有与上述第一扩散层分离地设置的具有上述第一导电型的第四扩散层、经由第二绝缘膜设置在上述第四扩散层的表面并且与上述第一导电层连接的第二导电层、设置在上述第四扩散层的表层部的具有上述第一导电型的第五扩散层、以及在上述第四扩散层的表层部与上述第二导电层邻接并且与上述第五扩散层分离地设置的上述第二导电型的第六扩散层；以及晶体管，其包含与上述第一导电层以及上述第二导电层连接的第三导电层作为栅极电极。
本发明所涉及的半导体存储器的制造方法具有：形成具备具有第一导电型的第一扩散层、经由第一绝缘膜设于上述第一扩散层的表面的第一导电层、设置在上述第一扩散层的表层部的具有上述第一导电型的第二扩散层、以及在上述第一扩散层的表层部与上述第一导电层邻接并且与上述第二扩散层分离地设置的与上述第一导电型不同的第二导电型的第三扩散层的第一电容器的工序；形成具有与上述第一扩散层分离地设置的具有上述第一导电型的第四扩散层、经由第二绝缘膜设置在上述第四扩散层的表面并且与上述第一导电层连接的第二导电层、设置在上述第四扩散层的表层部的具有上述第一导电型的第五扩散层、以及在上述第四扩散层的表层部与上述第二导电层邻接并且与上述第五扩散层分离地设置的上述第二导电型的第六扩散层的第二电容器的工序；以及形成包含与上述第一导电层以及上述第二导电层连接的第三导电层作为栅极电极的晶体管的工序。
根据本发明，提供不容易产生浓度比较高的p型区域与n型区域重叠的区域的半导体存储器及其制造方法。
附图说明
图1是表示在P+掺杂区域和N+掺杂区域重叠的区域形成触点的状态的剖视图。
图2是构成本发明的实施方式所涉及的半导体存储器的存储单元的俯视图。
图3A是沿着图2中的3A－3A线的剖视图。
图3B是沿着图2中的3B－3B线的剖视图。
图3C是沿着图2中的3C－3C线的剖视图。
图3D是沿着图2中的3D－3D线的剖视图。
图4A是表示本发明的实施方式所涉及的半导体存储器的制造方法的俯视图。
图4B是表示本发明的实施方式所涉及的半导体存储器的制造方法的俯视图。
图4C是表示本发明的实施方式所涉及的半导体存储器的制造方法的俯视图。
图4D是表示本发明的实施方式所涉及的半导体存储器的制造方法的俯视图。
图4E是表示本发明的实施方式所涉及的半导体存储器的制造方法的俯视图。
图5A是表示本发明的实施方式所涉及的半导体存储器的制造方法的剖视图。
图5B是表示本发明的实施方式所涉及的半导体存储器的制造方法的剖视图。
图5C是表示本发明的实施方式所涉及的半导体存储器的制造方法的剖视图，是沿着图4A中的5C－5C线的剖视图。
图5D是表示本发明的实施方式所涉及的半导体存储器的制造方法的剖视图。
图5E是表示本发明的实施方式所涉及的半导体存储器的制造方法的剖视图。
图5F是表示本发明的实施方式所涉及的半导体存储器的制造方法的剖视图。
图5G是表示本发明的实施方式所涉及的半导体存储器的制造方法的剖视图，是沿着图4B中的5G－5G线的剖视图。
图5H是表示本发明的实施方式所涉及的半导体存储器的制造方法的剖视图，是沿着图4C中的5H－5H线的剖视图。
图5I是表示本发明的实施方式所涉及的半导体存储器的制造方法的剖视图，是沿着图4D中的5I－5I线的剖视图。
图5J是表示本发明的实施方式所涉及的半导体存储器的制造方法的剖视图，是沿着图4E中的5J－5J线的剖视图。
图6是表示本发明的实施方式所涉及的存储单元阵列的构成的俯视图。
图7是表示本发明的实施方式所涉及的存储单元阵列的构成的俯视图。
图8是本发明的其它的实施方式所涉及的存储单元的俯视图。
图9是本发明的其它的实施方式所涉及的存储单元的俯视图。
具体实施方式
以下，参照附图对本发明的实施方式的一个例子进行说明。此外，在各附图中对相同或者等效的构成要素以及部分附加相同的参照附图标记。
图2是构成本发明的实施方式所涉及的半导体存储器的存储单元10的俯视图，图3A、图3B、图3C以及图3D分别是沿着图2中的3A－3A线、3B－3B线、3C－3C线以及3D－3D线的剖视图。
存储单元10构成由单层的多晶硅膜构成浮栅以及控制栅的EEPROM。存储单元10包含第一电容器20、第二电容器30以及晶体管40构成。构成第一电容器20的上部电极的第一导电层27，构成第二电容器30的上部电极的第二导电层37以及晶体管40的栅极电极47由单一的多晶硅膜50一体地形成，并相互连接。
如图3A～图3D所示，存储单元10具有硅基板11、和形成在硅基板11的表层部的具有p型的导电型的扩散层亦即p阱12。如图2所示，在p阱12的表层部设有相互分离地设置的具有n型的导电型的扩散层亦即n阱21以及31。第一电容器20设置在n阱21上，第二电容器30设置在n阱31上。
图3A以及图3B示出第一电容器20的剖面结构。第一电容器20构成为包含n阱21、由设置在n阱21的表面的氧化硅膜60构成的第一绝缘膜26、以及由设置在第一绝缘膜26的表面的单层的多晶硅膜50构成的第一导电层27。第一电容器20在n阱21的表层部具有与第一导电层27邻接地设置的n型扩散层22a以及22b。第一电容器20还在n阱21的表层部具有与第一导电层27邻接地设置的p型扩散层24。n型扩散层22a、22b以及p型扩散层24具有比n阱21中的杂质浓度高的杂质浓度。
在本实施方式所涉及的存储单元10中n型扩散层22a、22b与p型扩散层24相互分离地配置。第一导电层27是具有多个边的大致矩形形状，n型扩散层22a以及22b与第一导电层27的相互对置的边邻接地设置。另外，n型扩散层22a以及22b以不从第一导电层27的邻接的边突出的位置以及大小被设置，即，n型扩散层22a以及22b以在俯视时不与第一导电层27的邻接的边重叠的位置以及大小被设置。另一方面，p型扩散层24与第一导电层27的与n型扩散层22a以及22b分别邻接的边不同的边邻接地设置。另外，p型扩散层24以不从第一导电层27的邻接的边突出的位置以及大小被设置，即，p型扩散层24以在俯视时不与第一导电层27的邻接的边重叠的位置以及大小被设置。
在n型扩散层22a、22b以及p型扩散层24分别连接有由钨等导电体构成的触点23a、23b以及25。构成第一电容器20的n阱21的外周部例如被通过STI(Shallow TrenchIsolation：浅沟道隔离)法形成的由SiO2等绝缘体构成的元件分离膜28包围，第一电容器20与作为存储单元10的其它的构成要素的第二电容器30以及晶体管40绝缘分离。
图3A以及图3C示出第二电容器30的剖面结构。第二电容器30构成为包含n阱31、由设置在n阱31的表面的氧化硅膜60构成的第二绝缘膜36、以及由设置在第二绝缘膜36的表面的单层的多晶硅膜50构成的第二导电层37。此外，第二导电层37由与构成第一电容器20的第一导电层27共用的多晶硅膜50构成，因此，与第一导电层27电连接。同样地，第二绝缘膜36由与构成第一电容器20的第一绝缘膜26共用的氧化硅膜60构成。第二电容器30在n阱31的表层部具有与第二导电层37邻接地设置的n型扩散层32a以及32b。第二电容器30还在n阱31的表层部具有与第一导电层37邻接地设置的p型扩散层34。n型扩散层32a、32b以及p型扩散层34具有比n阱31中的杂质浓度高的杂质浓度。
在本实施方式所涉及的存储单元10中n型扩散层32a、32b以及p型扩散层34相互分离地配置。第二导电层37是具有多个边的大致矩形形状，n型扩散层32a以及32b与第二导电层37的相互对置的边邻接地设置。另外，n型扩散层32a以及32b设置为不从第二导电层37的邻接的边突出的位置以及大小，即，n型扩散层32a以及32b以在俯视时不与第二导电层37的邻接的边重叠的位置以及大小被设置。另一方面，p型扩散层34与第二导电层37的与n型扩散层32a以及32b分别邻接的边不同的边邻接地设置。另外，p型扩散层34以不从第二导电层37的邻接的边突出的位置以及大小被设置，即p型扩散层34以在俯视时不与第二导电层37的邻接的边重叠的位置以及大小被设置。
在n型扩散层32a以及p型扩散层34分别连接有由钨等导电体构成的触点33a以及35。构成第二电容器30的n阱31的外周部被例如通过STI法形成的由SiO2等绝缘体构成的元件分离膜38包围，第二电容器30与作为存储单元10的其它的构成要素的第一电容器20以及晶体管40绝缘分离。
构成第一电容器20的第一导电层27的面积比构成第二电容器30的第二导电层37的面积大。因此，第一电容器20的静电电容比第二电容器30的静电电容大。
如图2所示，晶体管40设置在第一电容器20与第二电容器30之间。图3D示出晶体管40的剖面结构。晶体管40构成为包含p阱12、由设置在p阱12的表面的氧化硅膜60构成的栅极绝缘膜46、由设置在栅极绝缘膜46的表面的单层的多晶硅膜50构成的栅极电极47、以及在p阱12的表层部以夹着栅极电极47的方式设置的具有n型的导电型的源极42a以及漏极42b。即，晶体管40具有n沟道型的MOSFET(metal-oxide-semiconductor field-effecttransistor：金属氧化物半导体场效应晶体管)的构成。栅极电极47由与构成第一电容器20的第一导电层27以及构成第二电容器30的第二导电层37共用的多晶硅膜50构成，因此，与第一导电层27以及第二导电层37电连接。即，在存储单元10中，第一导电层27、第二导电层37以及栅极电极47由单一的多晶硅膜50一体地形成。同样地，栅极绝缘膜46由与构成第一电容器20的第一绝缘膜26以及构成第二电容器30的第二绝缘膜36共用的氧化硅膜60构成。
在源极42a以及漏极42b分别连接有由钨等导电体构成的触点43a以及43b。晶体管40的外周部被例如通过STI法形成的由SiO2等绝缘体构成的元件分离膜48包围，晶体管40与作为存储单元10的其它的构成要素的第一电容器20以及第二电容器30绝缘分离。
在存储单元10中，构成第一导电层27、第二导电层37以及栅极电极47的多晶硅膜50担负浮栅以及控制栅这双方的作用。第一电容器20用于多晶硅膜50的电压控制。第二电容器30是对多晶硅膜50进行通过隧穿现象的电子的注入以及电子的抽出的数据写入以及数据消除用的电容器。晶体管40是流过与多晶硅膜50中的电子的积蓄状态随影的读出电流的数据读出用的晶体管。
在将电子注入多晶硅膜50的情况下，对构成第一电容器20的n阱21施加正的高电压并且对构成第二电容器30的n阱31施加接地电位。对n阱21的电压施加经由分别与n型扩散层22a、22b连接的触点23a、23b来进行，对n阱31的电压施加经由与n型扩散层32a连接的触点33a来进行。
如上述那样，构成第一电容器20的第一导电层27的面积比构成第二电容器30的第二导电层37的面积大。因此，多晶硅膜50的电压被施加给n阱21的电压支配性地控制。即，多晶硅膜50的电压追随施加给n阱21的电压。
在第一电容器20中，在对n阱21施加正的电压的情况下，优选也对作为p型的载流子供给源发挥作用的p型扩散层24施加与n阱21相同的正的电压。通过对p型扩散层24施加正的电压，在n阱21的第一导电层27的正下区域促进p型的沟道形成，良好地发挥第一电容器20中的多晶硅膜50的电压控制功能。对p型扩散层24的电压施加经由与p型扩散层24连接的触点25来进行。
在第二电容器30中，通过对多晶硅膜50施加与对n阱21的施加电压对应的正的高电压，在第二导电层37与施加了接地电位的n阱31之间产生电位差。即，在第二电容器30的第二绝缘膜36施加高电压。通过该电位差，产生FN隧穿现象(Fowler-Nordheim Tunneling：电场协助隧穿)，在第二电容器30中，对第二导电层37注入电子。即，存储单元10成为在作为浮栅发挥作用的多晶硅膜50积蓄电子的程序状态。
另一方面，在抽出积蓄在多晶硅膜50的电子的情况下，对构成第一电容器20的n阱21施加接地电位并且对构成第二电容器30的n阱31施加正的高电压。如上述那样，多晶硅膜50的电压追随施加给n阱21的电压。
在第二电容器30中，在对n阱31施加正的电压的情况下，优选也对作为p型的载流子供给源发挥作用的p型扩散层34施加与n阱31相同的正的电压。通过对p型扩散层34施加正的电压，在n阱31的第二导电层37的正下区域促进p型的沟道形成，良好地发挥第二电容器30的使隧穿效应产生的功能。
在第二电容器30中，在具有接地电位附近的电位的第二导电层37与施加了正的高电压的n阱31之间产生电位差。由于该电位差，产生FN隧穿现象，在第二电容器30中，抽出注入到第二导电层37(多晶硅膜50)的电子。即，存储单元10成为积蓄于作为浮栅发挥作用的多晶硅膜50的电子的量比程序状态时的电子的量少的消除状态。
在程序状态下晶体管40的栅极阈值电压相对较高，在消除状态下晶体管40的栅极阈值电压相对较低。通过使晶体管40的栅极电极47作为控制栅发挥作用，检测在晶体管40流过的电流，能够判定是程序状态还是消除状态，由此实现存储器功能。
以下，对存储单元10的制造方法进行说明。图4A～图4E以及图5A～图5J分别是表示存储单元10的制造方法的一个例子的俯视图以及剖视图。此外，图5C是沿着图4A中的5C－5C线的剖视图。图5G是沿着图4B中的5G－5G线的剖视图。图5H是沿着图4C中的5H－5H线的剖视图。图5I是沿着图4D中的5I－5I线的剖视图。图5J是沿着图4E中的5J－5J线的剖视图。
首先，通过离子注入法在硅基板11的表层部形成具有p型的导电型的p阱12(图5A)。
接下来，通过STI法在p阱12的表层部形成由SiO2等绝缘体构成的元件分离膜28、38以及48。即，在p阱12的表面通过蚀刻形成沟道，并通过CVD(Chemical VaporDeposition：化学气相沉积)法在该沟道埋入SiO2等绝缘体，通过CMP(ChemicalMechanical Polishing：化学机械抛光)法对该绝缘体的表面进行平坦化，从而形成元件分离膜28、38以及48。元件分离膜28、38以及48以包围构成存储单元10的第一电容器20、第二电容器30以及晶体管40的外周的方式形成，将它们相互绝缘分离(图5B)。
接下来，在p阱12的表面形成抗蚀剂膜300，并使用光刻技术对抗蚀剂膜300进行图案化。其后，通过离子注入法经由图案化后的抗蚀剂膜300向p阱12的表面注入砷或者磷。由此，在p阱12的表层部的相互分离的位置形成具有n型的导电型的n阱21以及31(图4A、图5C)。
接下来，通过热氧化法形成一体地覆盖p阱12以及n阱21、31的表面的氧化硅膜60。氧化硅膜60形成构成第一电容器20的第一绝缘膜26、构成第二电容器30的第二绝缘膜36以及晶体管40的栅极绝缘膜46(图5D)。
接下来，通过CVD法在氧化硅膜60的表面形成多晶硅膜50(图5E)。接下来，通过离子注入法，在多晶硅膜50的整个面注入磷或者砷。由此，赋予多晶硅膜50的整体n型的导电性(图5F)。
接下来，在多晶硅膜50的表面形成抗蚀剂膜310，并使用光刻技术对抗蚀剂膜310进行图案化。其后，通过使用抗蚀剂膜310作为掩膜的蚀刻，对多晶硅膜50进行图案化。通过多晶硅膜50构成第一电容器20的第一导电层27、第二电容器30的第二导电层37以及晶体管40的栅极电极47(图4B、图5G)。
接下来，在经过了上述的各工序的硅基板11的表面形成抗蚀剂膜320，并使用光刻技术对抗蚀剂膜320进行图案化。其后，通过离子注入法经由图案化后的抗蚀剂膜320对n阱21以及31的表面注入砷或者磷。在该离子注入中，抗蚀剂膜320、第一导电层27、第二导电层37以及栅极电极47作为掩膜发挥作用。由此，在n阱21的表层部与第一导电层27邻接地形成n型扩散层22a以及22b，在n阱31的表层部与第二导电层37邻接地形成n型扩散层32a以及32b，在p阱12的表层部与栅极电极47邻接地形成n型的源极42a以及漏极42b(图4C、图5H)。
接下来，在经过了上述的各工序的硅基板11的表面形成抗蚀剂膜330，并使用光刻技术对抗蚀剂膜330进行图案化。其后，通过离子注入法经由图案化后的抗蚀剂膜330对n阱21以及31的表面注入硼。在该离子注入中，抗蚀剂膜330、第一导电层27以及第二导电层37作为掩膜发挥作用。由此，在n阱21的表层部与第一导电层27邻接形成地p型扩散层24，在n阱31的表层部与第二导电层37邻接地形成p型扩散层34(图4D、图5I)。
接下来，通过CVD法在经过了上述的各工序的硅基板11的表面形成由SiO2等绝缘体构成的绝缘膜(未图示)，并在该绝缘膜形成接触孔。其后，通过CVD法由钨等导电体填埋接触孔。由此，形成分别与n型扩散层22a、22b以及32a连接的触点23a、23b以及33a，形成分别与p型扩散层24以及34连接的触点25以及35，并形成分别与源极42a以及漏极42b连接的触点43a以及43b(图4E、图5J)。
图6以及图7分别是表示构成为包含多个存储单元10的存储单元阵列100A以及100B的布局的一个例子的俯视图。在存储单元阵列100A以及100B中，多个存储单元10的各个构成为与相邻的其它的存储单元10共用n阱21、31、n型扩散层22a、22b以及p型扩散层24、34。由此，能够期待缩小存储单元阵列的面积的效果。在图7所示的存储单元阵列100B中，多个存储单元10的各个构成为还与相邻的其它的存储单元10共用第二电容器30中的n型扩散层32a、32b以及p型扩散层34，能够期待进一步的面积的缩小效果。
如以上那样，在本发明的实施方式所涉及的存储单元10中，第一电容器20具有在n阱21的表层部与第一导电层27邻接地设置的n型扩散层22a、22b和在n阱21的表层部与第一导电层27邻接并且与n型扩散层22a、22b分离地设置的p型扩散层24。这样，通过相互分离地配置杂质浓度比较高的n型扩散层22a、22b以及p型扩散层24，能够降低由于掩膜偏移等而产生n型扩散层22a、22b与p型扩散层24重叠的区域的风险。并且，n型扩散层22a、22b和p型扩散层24与第一导电层27的相互不同的边邻接地设置，所以能够使产生n型扩散层22a、22b以及p型扩散层24重叠的区域的风险几乎为零。由此，能够降低分别与n型扩散层22a、22b以及p型扩散层24连接的触点23a、23b以及25与图1所示那样的n型扩散层和p型扩散层重叠的区域200连接的风险，能够防止由于掩膜偏移引起的存储器性能的降低。
第二电容器30与第一电容器20同样具有在n阱31的表层部与第二导电层37邻接地设置的n型扩散层32a、32b和在n阱31的表层部与第二导电层37邻接并且与n型扩散层32a、32b分离地设置的p型扩散层34。这样通过相互分离地配置杂质浓度比较高的n型扩散层32a、32b以及p型扩散层34，能够降低由于掩膜偏移等而产生n型扩散层32a、32b与p型扩散层34重叠的区域的风险。并且，由于n型扩散层32a、32b和p型扩散层34与第二导电层37的相互不同的边邻接地设置，所以能够使产生n型扩散层32a、32b与p型扩散层34重叠的区域的风险几乎为零。由此，能够降低分别与n型扩散层32a、32b以及p型扩散层34连接的触点33a以及35与图1所示那样的n型扩散层与p型扩散层重叠的区域200连接的风险，能够防止由于掩膜偏移所引起的存储器性能的降低。
另外，在第一电容器20中，n型扩散层22a、22b以及p型扩散层24以不从第一导电层27的邻接的边突出的位置以及大小被设置。由此，能够减小形成n型扩散层22a、22b以及p型扩散层24时的掩膜偏移所引起的第一电容器20的静电电容的变动。
同样地，在第二电容器30中，n型扩散层32a、32b以及p型扩散层34以不从第二导电层37的邻接的边突出的位置以及大小被设置。由此，能够减小形成n型扩散层32a、32b以及p型扩散层34时的掩膜偏移所引起的第二电容器30的静电电容的变动。
在本实施方式所涉及的存储单元10中，根据第一电容器30与第二电容器20的静电电容比控制多晶硅膜50的电压使FN隧穿现象产生。因此，抑制第一电容器20以及第二电容器30的静电电容的变动，确保静电电容的精度较重要。
根据本实施方式所涉及的存储单元10的制造方法，在多晶硅膜50的成膜后，在形成n型扩散层22a、22b、32a、32b以及p型扩散层24以及34之前，对多晶硅膜50的整个面注入杂质，由此，赋予多晶硅膜50的整体单一的导电性(参照图5F)。这样，通过预先对多晶硅膜50的整体赋予导电性，能够抑制随着其后实施的用于形成n型扩散层22a、22b、32a、32b以及p型扩散层24以及34的离子注入而多晶硅膜50的导电型部分地变化。在多晶硅膜50中p型的区域和n型的区域混在的情况下，在多晶硅膜50内形成pn结，导致妨碍多晶硅膜50的作为电容器电极或者栅极电极的功能。通过预先对多晶硅膜50的整体赋予导电性，即使在其后实施离子注入的情况下，多晶硅膜50也能够维持单一的导电型，能够避免多晶硅膜50内的pn结的形成。
此外，本实施方式所涉及的存储单元10也能够如以下那样进行改变。即，如图8所示的存储单元10A那样，也可以针对图2所示的存储单元10的构成，调换n型扩散层22a、22b与p型扩散层24的配置，并调换n型扩散层32a、32b与p型扩散层34的配置。根据图8所示的存储单元10A，成为沿着多晶硅膜50的长边方向(第一电容器20、晶体管40以及第二电容器30排列的方向)，依次排列p型区域(p型扩散层24)、n型区域(源极42a以及漏极42b)以及p型区域(p型扩散层34)的构成。这样，在沿着多晶硅膜50的长边方向交替地配置p型区域和n型区域的情况下，如上述那样，预先对多晶硅膜50的整体赋予导电性在避免多晶硅膜50内的pn结的形成上特别有效。另一方面，根据图2所示的存储单元10的构成，成为沿着多晶硅膜50的长边方向，依次排列n型区域(n型扩散层22a、22b)、n型区域(源极42a以及漏极42b)以及n型区域(n型扩散层32a、32b)的构成。这样，在沿着多晶硅膜50的长边方向具有相同的导电型的区域连续的情况下，不会在多晶硅膜50内形成pn结，所以能够省略预先对多晶硅膜50的整体赋予导电性的工序(参照图5F)。
另外，在上述的实施方式中，例示了与第一导电层27邻接地设置n型扩散层22a、22b，并与第二导电层37邻接地设置n型扩散层32a、32b的情况，但如图9所示的存储单元10B那样，也能够与第一导电层27分离地设置n型扩散层22，并与第二导电层37分离地设置n型扩散层32。
另外，在本实施方式中，例示了由多晶硅膜构成第一导电层27、第二导电层37以及栅极电极47的情况，但也能够由具有导电性的其它的材料构成。另外，在本实施方式中，例示了由氧化硅膜构成第一绝缘膜26、第二绝缘膜36以及栅极绝缘膜46的情况，但也能够由具有绝缘性的其它的材料构成。
此外，n阱21是本发明中的第一扩散层的一个例子。n型扩散层22a、22b是本发明中的第二扩散层的一个例子。p型扩散层24是本发明中的第三扩散层的一个例子。第一绝缘膜26是本发明中的第一绝缘膜的一个例子。第一导电层27是本发明中的第一导电层的一个例子。第一电容器20是本发明中的第一电容器的一个例子。n阱31是本发明中的第四扩散层的一个例子。n型扩散层32a、32b是本发明中的第五扩散层的一个例子。p型扩散层34是本发明中的第六扩散层的一个例子。第二绝缘膜36是本发明中的第二绝缘膜的一个例子。第二导电层37是本发明中的第二导电层的一个例子。第二电容器30是本发明中的第二电容器的一个例子。栅极电极47是本发明中的第三导电层的一个例子。晶体管40是本发明中的晶体管的一个例子。
附图标记说明
10、10A、10B…存储单元，11…硅基板，20…第一电容器，21…n阱，22a、22b…n型扩散层，23a、23b、25…触点，24…p型扩散层，26…第一绝缘膜，27…第一导电层，30…第二电容器，31…n阱，32a、32b…n型扩散层，33a、35…触点，34…p型扩散层，36…第二绝缘膜，37…第二导电层，40…晶体管，42a…源极，43a、43b…触点，42b…漏极，46…栅极绝缘膜，47…栅极电极，50…多晶硅膜，60…氧化硅膜，100A、100B…存储单元阵列。

Claims (10)

1.一种半导体存储器，其中，具有：
第一电容器，其具备具有第一导电型的第一扩散层、经由第一绝缘膜设置于上述第一扩散层的表面的第一导电层、设置在上述第一扩散层的表层部的具有上述第一导电型的第二扩散层以及在上述第一扩散层的表层部与上述第一导电层邻接且与上述第二扩散层分离地设置的与上述第一导电型不同的第二导电型的第三扩散层；
第二电容器，其具有与上述第一扩散层分离地设置的具有上述第一导电型的第四扩散层、经由第二绝缘膜设置在上述第四扩散层的表面且与上述第一导电层连接的第二导电层、设置在上述第四扩散层的表层部的具有上述第一导电型的第五扩散层以及在上述第四扩散层的表层部与上述第二导电层邻接且与上述第五扩散层分离地设置的上述第二导电型的第六扩散层；以及
晶体管，其包含与上述第一导电层以及上述第二导电层连接的第三导电层作为栅极电极，且包含具有上述第一导电型的第七扩散层，上述第七扩散层构成源极和漏极，上述源极和上述漏极被设置为将上述栅极电极夹在上述源极与上述漏极之间，
上述第一导电层、上述第二导电层以及上述第三导电层由单一的多晶硅膜一体地形成，上述单一的多晶硅膜将上述第一电容器、上述晶体管以及上述第二电容器排列的方向作为长边方向，
上述第二扩散层、上述第七扩散层以及上述第五扩散层沿着上述多晶硅膜的上述长边方向按照上述第二扩散层、上述第七扩散层以及上述第五扩散层的顺序排列，且与沿着上述多晶硅膜的上述长边方向的边邻接地设置，上述第三扩散层和上述第六扩散层在上述多晶硅膜的上述长边方向上的端部与和上述边方向交叉的边邻接地设置。
2.根据权利要求1所述的半导体存储器，其中，
还包含分别与上述第二扩散层、上述第三扩散层、上述第五扩散层以及上述第六扩散层连接的包括导电体的触点。
3.根据权利要求1或者权利要求2所述的半导体存储器，其中，
上述第二扩散层与上述第一导电层邻接地设置，
上述第五扩散层与上述第二导电层邻接地设置。
4.根据权利要求1或者权利要求2所述的半导体存储器，其中，
上述第二扩散层以及上述第三扩散层的杂质浓度比上述第一扩散层的杂质浓度高，
上述第五扩散层以及上述第六扩散层的杂质浓度比上述第四扩散层的杂质浓度高。
5.根据权利要求1或者权利要求2所述的半导体存储器，其中，
上述多晶硅膜具有单一的导电型。
6.根据权利要求1或者权利要求2所述的半导体存储器，其中，
上述第一导电层的面积比上述第二导电层的面积大。
7.根据权利要求1或者权利要求2所述的半导体存储器，其中，
上述第一导电层以及上述第二导电层分别具有多个边，
上述第二扩散层以及上述第三扩散层与上述第一导电层的相互不同的边邻接地设置，
上述第五扩散层以及上述第六扩散层与上述第二导电层的相互不同的边邻接地设置。
8.一种半导体存储器的制造方法，其中，具有：
形成第一电容器的工序，所述第一电容器具备具有第一导电型的第一扩散层、经由第一绝缘膜设置于上述第一扩散层的表面的第一导电层、设置在上述第一扩散层的表层部的具有上述第一导电型的第二扩散层以及在上述第一扩散层的表层部与上述第一导电层邻接且与上述第二扩散层分离地设置的具有与上述第一导电型不同的第二导电型的第三扩散层；
形成第二电容器的工序，所述第二电容器具有与上述第一扩散层分离地设置的具有上述第一导电型的第四扩散层、经由第二绝缘膜设置在上述第四扩散层的表面且与上述第一导电层连接的第二导电层、设置在上述第四扩散层的表层部的具有上述第一导电型的第五扩散层以及在上述第四扩散层的表层部与上述第二导电层邻接且与上述第五扩散层分离地设置的上述第二导电型的第六扩散层；以及
形成晶体管的工序，所述晶体管包含与上述第一导电层以及上述第二导电层连接的第三导电层作为栅极电极，且包含具有上述第一导电型的第七扩散层，上述第七扩散层构成源极和漏极，上述源极和上述漏极被设置为将上述栅极电极夹在上述源极与上述漏极之间，
上述第一导电层、上述第二导电层以及上述第三导电层由单一的多晶硅膜一体地形成，上述单一的多晶硅膜将上述第一电容器、上述晶体管以及上述第二电容器排列的方向作为长边方向，
上述第二扩散层、上述第七扩散层以及上述第五扩散层沿着上述多晶硅膜的上述长边方向按照上述第二扩散层、上述第七扩散层以及上述第五扩散层的顺序排列，且与沿着上述多晶硅膜的上述长边方向的边邻接地设置，上述第三扩散层和上述第六扩散层在上述多晶硅膜的上述长边方向上的端部与和上述边方向交叉的边邻接地设置。
9.根据权利要求8所述的制造方法，其中，
形成上述第一电容器以及上述第二电容器的工序包含：
在半导体基板的表层部形成上述第一扩散层以及上述第四扩散层的工序；
在包含上述第一扩散层以及上述第四扩散层的表面的上述半导体基板的表面形成构成上述第一绝缘膜以及上述第二绝缘膜的氧化硅膜的工序；
在上述氧化硅膜的表面形成构成上述第一导电层、上述第二导电层以及上述第三导电层的多晶硅膜的工序；
对上述多晶硅膜进行图案化的工序；
在上述第一扩散层以及上述第二扩散层的表面分别注入形成上述第一导电型的杂质来形成上述第二扩散层以及上述第五扩散层的工序；以及
在上述第一扩散层以及上述第二扩散层的表面分别注入形成上述第二导电型的杂质来形成上述第三扩散层以及上述第六扩散层的工序。
10.根据权利要求9所述的制造方法，其中，
还包含在形成上述第二扩散层、上述第三扩散层、上述第五扩散层以及上述第六扩散层之前，向上述多晶硅膜的整个面注入杂质的工序。
CN201710859188.9A 2016-09-21 2017-09-21 半导体存储器以及半导体存储器的制造方法 Active CN107863344B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016184438A JP6876397B2 (ja) 2016-09-21 2016-09-21 半導体メモリおよび半導体メモリの製造方法
JP2016-184438 2016-09-21

Publications (2)

Publication Number Publication Date
CN107863344A CN107863344A (zh) 2018-03-30
CN107863344B true CN107863344B (zh) 2023-08-29

Family

ID=61621295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710859188.9A Active CN107863344B (zh) 2016-09-21 2017-09-21 半导体存储器以及半导体存储器的制造方法

Country Status (3)

Country Link
US (2) US10157931B2 (zh)
JP (2) JP6876397B2 (zh)
CN (1) CN107863344B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021089929A (ja) * 2019-12-03 2021-06-10 ラピスセミコンダクタ株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175411A (ja) * 2003-12-12 2005-06-30 Genusion:Kk 半導体装置、及びその製造方法
CN1855303A (zh) * 2005-04-26 2006-11-01 冲电气工业株式会社 存储器阵列电路
CN102751865A (zh) * 2011-04-20 2012-10-24 拉碧斯半导体株式会社 电荷泵型的升压系统以及半导体芯片

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3008854B2 (ja) * 1996-07-12 2000-02-14 日本電気株式会社 不揮発性半導体記憶装置の製造方法
JP2001185633A (ja) * 1999-12-15 2001-07-06 Texas Instr Inc <Ti> Ｅｅｐｒｏｍデバイス
US6788574B1 (en) 2001-12-06 2004-09-07 Virage Logic Corporation Electrically-alterable non-volatile memory cell
US7019356B2 (en) * 2004-08-02 2006-03-28 Texas Instruments Incorporated Memory device with reduced cell area
JP4800109B2 (ja) 2005-09-13 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2007149947A (ja) * 2005-11-28 2007-06-14 Nec Electronics Corp 不揮発性メモリセル及びｅｅｐｒｏｍ
US7382658B2 (en) * 2006-01-26 2008-06-03 Mosys, Inc. Non-volatile memory embedded in a conventional logic process and methods for operating same
US20070247915A1 (en) * 2006-04-21 2007-10-25 Intersil Americas Inc. Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide
KR101438136B1 (ko) * 2007-12-20 2014-09-05 삼성전자주식회사 고전압 트랜지스터
JP2009194140A (ja) * 2008-02-14 2009-08-27 Renesas Technology Corp 半導体装置およびその製造方法
JP6235901B2 (ja) * 2013-12-27 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175411A (ja) * 2003-12-12 2005-06-30 Genusion:Kk 半導体装置、及びその製造方法
CN1855303A (zh) * 2005-04-26 2006-11-01 冲电气工业株式会社 存储器阵列电路
CN102751865A (zh) * 2011-04-20 2012-10-24 拉碧斯半导体株式会社 电荷泵型的升压系统以及半导体芯片

Also Published As

Publication number Publication date
JP2018049937A (ja) 2018-03-29
US20180083023A1 (en) 2018-03-22
US20190081056A1 (en) 2019-03-14
JP7081892B2 (ja) 2022-06-07
JP6876397B2 (ja) 2021-05-26
JP2021106298A (ja) 2021-07-26
US10446568B2 (en) 2019-10-15
US10157931B2 (en) 2018-12-18
CN107863344A (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
US9443991B2 (en) Semiconductor device and method of manufacturing the same
US20070145467A1 (en) EEPROMs with Trenched Active Region Structures and Methods of Fabricating and Operating Same
US20160211250A1 (en) Semiconductor substrate arrangement, a semiconductor device, and a method for processing a semiconductor substrate
JP2016515771A (ja) 自己整列浮遊及び消去ゲートを有する不揮発性メモリセル及びその製造方法
US20150076578A1 (en) Nonvolatile semiconductor storage device
JP2008530771A (ja) 多重データを保存するための電気的に書換え可能な非揮発性メモリセル及びその製造方法
US8536637B2 (en) Array architecture for embedded flash memory devices
JP7081892B2 (ja) 半導体メモリの製造方法
KR100585097B1 (ko) 이이피롬 소자 및 그 제조방법
JP2011066038A (ja) 半導体記憶装置
US7696561B2 (en) Non-volatile memory device, method of manufacturing the same and method of operating the same
US10325899B2 (en) Semiconductor device including transistors formed in regions of semiconductor substrate and operation method of the same
KR102142155B1 (ko) 단일층 플로팅 게이트 비휘발성 메모리 소자 및 제조 방법
CN216871979U (zh) 三栅极mos晶体管以及电子电路
JP2011171475A (ja) 不揮発性半導体記憶装置
JP7007013B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014236014A (ja) 半導体装置および半導体装置の製造方法
JP2007335750A (ja) 半導体記憶装置
US8390052B2 (en) Nonvolatile semiconductor memory device
US11563111B2 (en) Method of manufacturing semiconductor device having split-gate memory and MISFET
JP5982701B2 (ja) 半導体装置および半導体装置の製造方法
KR100462370B1 (ko) 플래쉬메모리장치및그의제조방법
KR20010062632A (ko) 가파르게 세워진 구조가 없는 반도체장치 및 그 제조방법
CN112909003A (zh) 半导体装置
JP2009049182A (ja) 不揮発性半導体記憶素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant