CN114068726B - Pip电容器 - Google Patents

Pip电容器 Download PDF

Info

Publication number
CN114068726B
CN114068726B CN202111397143.7A CN202111397143A CN114068726B CN 114068726 B CN114068726 B CN 114068726B CN 202111397143 A CN202111397143 A CN 202111397143A CN 114068726 B CN114068726 B CN 114068726B
Authority
CN
China
Prior art keywords
region
layer
capacitor
conductive plug
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111397143.7A
Other languages
English (en)
Other versions
CN114068726A (zh
Inventor
王帆
钟朝枫
于鹏
方明海
周玲
刘棋
吴龙
陈畅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202111397143.7A priority Critical patent/CN114068726B/zh
Publication of CN114068726A publication Critical patent/CN114068726A/zh
Application granted granted Critical
Publication of CN114068726B publication Critical patent/CN114068726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种PIP电容器，包括：衬底；栅极结构，包括自下向上形成于所述衬底上的隧穿氧化层、浮栅层、栅间介质层和控制栅层，所述浮栅层、所述栅间介质层和所述控制栅层构成栅间介质层电容，所述浮栅层、所述隧穿氧化层和所述衬底构成隧穿氧化层电容；耗尽层，在工作状态下形成于所述隧穿氧化层下方的衬底顶部，所述浮栅层、所述隧穿氧化层、所述耗尽层和所述衬底构成耗尽层电容，所述耗尽层电容与所述隧穿氧化层电容串联之后与所述栅间介质层电容并联。本发明的技术方案使得PIP电容器具有高容值效率的同时，还能具有高击穿电压。

Description

PIP电容器
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种PIP电容器。
背景技术
PIP(Poly-insulator-poly)电容器是浮栅型存储器工艺平台提供的一种寄生电容器件，是将浮栅型存储器的栅间介质层对应的电容和隧穿氧化层对应的电容并联，以提供一种高容值效率的电容器件，主要用于电荷泵(Charge Pump)升压电路或滤波电路。
参阅图1所示的PIP电容器，在衬底11中形成有P型体区111，衬底11上形成有栅极结构，栅极结构包括自下向上的隧穿氧化层121、浮栅层122、栅间介质层123和控制栅层124，栅极结构两侧的体区111顶部分别形成有N型源极区112和N型漏极区113，栅极结构中形成有贯穿控制栅层124和栅间介质层123的沟槽(未图示)，沟槽中填充有绝缘介质层13，绝缘介质层13中形成有与浮栅层122电连接的第一导电插塞141，控制栅层124上形成有第二导电插塞142，源极区112和漏极区113上分别形成有第三导电插塞143和第四导电插塞144，第一导电插塞141连接电源端151，第二导电插塞142、第三导电插塞143和第四导电插塞144连接公共端152(即接地)。因此，在工作状态下，图1所示的PIP电容器中形成了图2所示的电容的电路，包含浮栅层122、栅间介质层123和控制栅层124构成的栅间介质层电容C1，浮栅层122、隧穿氧化层121和衬底11构成的隧穿氧化层电容C2，栅间介质层电容C1和隧穿氧化层电容C2并联，栅间介质层123和隧穿氧化层121的厚度越小，则PIP电容器的电容越大，使得PIP电容器具有高容值效率。
但是，出于存储器件性能考虑，栅间介质层123比隧穿氧化层121的厚度要厚，相应的，栅间介质层123比隧穿氧化层121的耐压性能更强，因此，PIP电容器的击穿电压受到隧穿氧化层121的厚度限制，二者的击穿电压相当；若隧穿氧化层121的厚度很小，会导致在某些高压应用场景中，此击穿电压值难以符合需求。
因此，如何使得PIP电容器具有高容值效率的同时，还能具有高击穿电压是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种PIP电容器，使得PIP电容器具有高容值效率的同时，还能具有高击穿电压。
为实现上述目的，本发明提供了一种PIP电容器，包括：
衬底；
栅极结构，包括自下向上形成于所述衬底上的隧穿氧化层、浮栅层、栅间介质层和控制栅层，所述浮栅层、所述栅间介质层和所述控制栅层构成栅间介质层电容，所述浮栅层、所述隧穿氧化层和所述衬底构成隧穿氧化层电容；
耗尽层，在工作状态下形成于所述隧穿氧化层下方的衬底中，所述浮栅层、所述隧穿氧化层、所述耗尽层和所述衬底构成耗尽层电容，所述耗尽层电容与所述隧穿氧化层电容串联之后与所述栅间介质层电容并联。
可选地，所述衬底中形成有体区，所述体区包围所述耗尽层；所述栅极结构两侧的体区顶部形成有体接触区，所述体接触区的衬底上形成有第一导电插塞。
可选地，所述栅极结构中形成有贯穿所述控制栅层和所述栅间介质层的凹槽，所述凹槽中形成有与所述浮栅层电连接的第二导电插塞，所述控制栅层上形成有第三导电插塞。
可选地，所述栅极结构两侧的体区中未形成有源极区和漏极区；或者，所述栅极结构两侧的体区中形成有源极区和漏极区，所述源极区和所述漏极区分别位于所述栅极结构和所述体接触区之间，所述源极区和所述漏极区与所述体区的导电类型相同或不同。
可选地，所述栅极结构与两侧的所述体接触区之间的衬底上分别形成有第四导电插塞和第五导电插塞。
可选地，所述栅极结构两侧的体区中未形成有源极区和漏极区；或者，所述栅极结构两侧的体区中形成有源极区和漏极区，所述第四导电插塞位于所述源极区上，所述第五导电插塞位于所述漏极区上，所述源极区和所述漏极区与所述体区的导电类型相同。
可选地，所述源极区和所述体接触区之间以及所述漏极区与所述体接触区之间的体区中形成有浅沟槽隔离结构。
可选地，所述源极区远离所述体接触区的一侧形成有轻掺杂源区，所述漏极区远离所述体接触区的一侧形成有轻掺杂漏区，所述轻掺杂源区和所述轻掺杂漏区与所述源极区的导电类型相同。
可选地，所述轻掺杂源区和所述轻掺杂漏区的底表面高于所述源极区和所述漏极区的底表面。
可选地，所述第二导电插塞连接电源，所述第一导电插塞和所述第三导电插塞接地。
可选地，所述第二导电插塞连接电源，所述第一导电插塞、所述第三导电插塞、所述第四导电插塞和所述第五导电插塞接地。
本发明提供一种PIP电容器，包括：
衬底，所述衬底中形成有体区；
栅极结构，包括自下向上形成于所述衬底上的隧穿氧化层、浮栅层、栅间介质层和控制栅层，所述浮栅层作为所述PIP电容器的第一电极，所述体区和所述控制栅层作为所述PIP电容器的第二电极；且在工作状态下，所述隧穿氧化层下方的体区中形成有耗尽层。
可选地，所述栅极结构两侧的体区中未形成有源极区和漏极区；或者，所述栅极结构两侧的体区中形成有源极区和漏极区。
可选地，所述源极区和所述漏极区与所述体区的导电类型相同，所述源极区和所述漏极区还作为所述第二电极。
可选地，所述栅极结构两侧的体区顶部形成有体接触区，所述体接触区位于所述源极区和/或所述漏极区远离所述栅极结构的一侧。
可选地，所述浮栅层、所述栅间介质层和所述控制栅层构成栅间介质层电容，所述浮栅层、所述隧穿氧化层和所述衬底构成隧穿氧化层电容，所述浮栅层、所述隧穿氧化层、所述耗尽层和所述衬底构成耗尽层电容，所述耗尽层电容与所述隧穿氧化层电容串联之后与所述栅间介质层电容并联。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的PIP电容器，由于在所述浮栅层、所述隧穿氧化层和所述衬底构成的隧穿氧化层电容上串联了所述浮栅层、所述隧穿氧化层、所述耗尽层和所述衬底构成的耗尽层电容，且串联后与所述浮栅层、所述栅间介质层和所述控制栅层构成的栅间介质层电容并联，使得PIP电容器具有高容值效率的同时，还能具有高击穿电压。
2、本发明的PIP电容器，由于在工作状态下隧穿氧化层下方的体区中形成有耗尽层，使得所述PIP电容器具有高容值效率的同时，还能具有高击穿电压。
附图说明
图1是一种PIP电容器的示意图；
图2是图1所示的PIP电容器中电容的电路示意图；
图3是本发明实施例一的PIP电容器的示意图；
图4是本发明实施例二的PIP电容器的示意图；
图5是本发明实施例三的PIP电容器的示意图；
图6是本发明实施例的PIP电容器中电容的电路示意图；
图7是本发明实施例的PIP电容器与现有的PIP电容器对应的击穿电压的对比图；
图8是本发明实施例的PIP电容器与现有的PIP电容器对应的电容随工作电压变化的趋势图。
其中，附图1～图8的附图标记说明如下：
11-衬底；111-体区；112-源极区；113-漏极区；121-隧穿氧化层；122-浮栅层；123-栅间介质层；124-控制栅层；13-绝缘介质层；141-第一导电插塞；142-第二导电插塞；143-第三导电插塞；144-第四导电插塞；151-电源端；152-公共端；
21-衬底；211-源极区；212-漏极区；213-轻掺杂源区；214-轻掺杂漏区；215-耗尽层；216-浅沟槽隔离结构；217-体区；218-体接触区；22-栅极结构；221-隧穿氧化层；222-浮栅层；223-栅间介质层；224-控制栅层；225-侧墙；23-绝缘介质层；241-第一导电插塞；242-第二导电插塞；243-第三导电插塞；244-第四导电插塞；245-第五导电插塞；251-电源端；252-公共端；26-金属硅化物层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的PIP电容器作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。本文中“和/或”的含义是二选一或者二者兼具。
本发明一实施例提供了一种PIP电容器，包括：衬底；栅极结构，包括自下向上形成于所述衬底上的隧穿氧化层、浮栅层、栅间介质层和控制栅层，所述浮栅层、所述栅间介质层和所述控制栅层构成栅间介质层电容，所述浮栅层、所述隧穿氧化层和所述衬底构成隧穿氧化层电容；耗尽层，在工作状态下形成于所述隧穿氧化层下方的衬底中，所述浮栅层、所述隧穿氧化层、所述耗尽层和所述衬底构成耗尽层电容，所述耗尽层电容与所述隧穿氧化层电容串联之后与所述栅间介质层电容并联。
下面参阅图3～图7详细描述本实施例提供的PIP(Poly-Insulator-Poly,多晶硅-绝缘层-多晶硅)电容器。图3～图5也是PIP电容器的纵向截面示意图。
所述衬底21的材质可以为本领域技术人员所熟知的底材。
所述栅极结构22包括自下向上形成于所述衬底21上的隧穿氧化层221、浮栅层222、栅间介质层223和控制栅层224。所述栅极结构22还包括形成于所述隧穿氧化层221、所述浮栅层222、所述栅间介质层223和所述控制栅层224的侧壁上的侧墙225。
所述栅间介质层223可以为单层结构或者至少两层的堆叠结构。若所述栅间介质层223为至少两层的堆叠结构，优选所述栅间介质层223包括自下向上的第一氧化硅层、氮化硅层和第二氧化硅层。
在工作状态下，所述浮栅层222、所述栅间介质层223和所述控制栅层224构成栅间介质层电容，所述浮栅层222、所述隧穿氧化层221和所述衬底21构成隧穿氧化层电容。
在工作状态下，所述耗尽层215形成于所述隧穿氧化层221下方的衬底21中。在工作状态下，所述浮栅层222、所述隧穿氧化层221、所述耗尽层215和所述耗尽层215下方的所述衬底21构成耗尽层电容，所述耗尽层电容与所述隧穿氧化层电容串联之后与所述栅间介质层电容并联。其中，在所述耗尽层电容中，所述隧穿氧化层221和所述耗尽层215所在区域的衬底21一并构成介质层，所述浮栅层222和所述耗尽层215下方的所述衬底21分别为两个电极板。
其中，本发明提供三个实施例来实现所述PIP电容器中形成所述耗尽层电容。
实施例一
参阅图3，所述衬底21中形成有体区217，所述体区217从所述栅极结构22一侧的衬底21中延伸至所述栅极结构22另一侧的衬底21中。
所述栅极结构22两侧的体区217顶部形成有体接触区218，所述体接触区218的衬底21上形成有第一导电插塞241。所述体接触区218与所述体区217的导电类型相同。
所述栅极结构22中形成有贯穿所述控制栅层224和所述栅间介质层223的凹槽(未图示)，所述凹槽暴露出所述浮栅层222的部分顶表面，所述凹槽中填充有绝缘介质层23。
所述绝缘介质层23中形成有与所述浮栅层222电连接的第二导电插塞242，所述控制栅层224上形成有第三导电插塞243。
所述栅极结构22与两侧的所述体接触区218之间的衬底21上还分别形成有第四导电插塞244和第五导电插塞245。并且，所述栅极结构22两侧的体区217中形成有源极区211和漏极区212，所述第四导电插塞244位于所述源极区211上，所述第五导电插塞245位于所述漏极区212上，所述源极区211和所述漏极区212与所述体区217的导电类型相同。
并且，所述源极区211和所述漏极区212的位置可以互换，因此，所述源极区211和所述漏极区212并不作为特殊功能的限定。
所述源极区211和所述漏极区212分别位于所述栅极结构22和所述体接触区218之间，且所述源极区211和所述漏极区212的靠近所述栅极结构22的一侧均与对应的所述侧墙225的侧壁对齐，或者，所述源极区211和所述漏极区212均部分延伸至对应的所述侧墙225下方。
所述源极区211和所述体接触区218之间以及所述漏极区212与所述体接触区218之间的体区217中形成有浅沟槽隔离结构216。
所述源极区211和所述漏极区212可以分别与对应的所述浅沟槽隔离结构216接触，所述体接触区218可以未与对应的所述浅沟槽隔离结构216接触。所述浅沟槽隔离结构216的底表面低于所述源极区211、所述漏极区212和所述体接触区218的底表面且高于所述体区217的底表面。
所述源极区211远离所述体接触区218的一侧形成有轻掺杂源区213，所述漏极区212远离所述体接触区218的一侧形成有轻掺杂漏区214，可选的，所述轻掺杂源区213和所述轻掺杂漏区214均从所述侧墙225下方延伸至所述隧穿氧化层221下方。所述轻掺杂源区213和所述轻掺杂漏区214与所述源极区211的导电类型相同。在另一些实施例中，所述轻掺杂源区213和所述轻掺杂漏区214均位于或部分位于所述侧墙225下方。
在一些实施例中，所述轻掺杂源区213和所述轻掺杂漏区214的底表面高于所述源极区211和所述漏极区212的底表面。
所述源极区211、所述漏极区212、所述轻掺杂源区213、所述轻掺杂漏区214、所述体区217、所述体接触区218和所述衬底21的导电类型相同，可以均为N型或P型。
在一些实施例中，所述体接触区218的至少与所述第一导电插塞241接触的顶部区域、所述浮栅层222的至少与所述第二导电插塞242接触的顶部区域、所述控制栅层224的至少与所述第三导电插塞243接触的顶部区域、所述源极区211的至少与所述第四导电插塞244接触的顶部区域、所述漏极区212的至少与所述第五导电插塞245接触的顶部区域均形成有金属硅化物层26。
在图3所示的实施例中，所述第二导电插塞242通过金属线(未标示)连接电源端251(即输入端)；所述第三导电插塞243通过金属线连接公共端252(即接地)；并且，所述第一导电插塞241连接所述公共端252，和/或，所述第四导电插塞244和所述第五导电插塞245连接所述公共端252。所述电源端251可以为电源正极。
其中，若所述源极区211和所述漏极区212的导电类型与所述体区217的导电类型均为P型，则形成所述耗尽层电容的原理为：在图1所示的PIP电容器中，源极区111和漏极区112的导电类型与体区117的导电类型不同，由于体区117的导电类型为P型，源极区111和漏极区112的导电类型均为N型，在工作状态下，源极区111和漏极区112可以提供电子到所述隧穿氧化层121和所述衬底11的交界处，从而很容易能够实现反型，导致击穿电压低；而在本实施例中，由于所述源极区211和所述漏极区212的导电类型与所述体区217的导电类型相同，均为P型，在工作状态下，所述源极区211和所述漏极区212无法向所述隧穿氧化层221和所述衬底21的交界处提供电子，只能通过所述体区217提供很少量的电子，导致不能实现反型，使得在所述隧穿氧化层221下方的体区217中形成所述耗尽层215，进而使得在所述隧穿氧化层电容上串联一所述耗尽层电容，从而使得击穿电压得到提高。
若所述源极区211和所述漏极区212的导电类型与所述体区217的导电类型均为N型，则形成所述耗尽层电容的原理为：在图1所示的PIP电容器中，由于体区117的导电类型为N型，源极区111和漏极区112的导电类型均为P型，源极区111和漏极区112可以提供空穴到所述隧穿氧化层121和所述衬底11的交界处，从而很容易能够实现反型；而在本实施例中，由于所述源极区211和所述漏极区212的导电类型与所述体区217的导电类型均为N型，所述源极区211和所述漏极区212无法向所述隧穿氧化层221和所述衬底21的交界处提供空穴，只能通过所述体区217提供很少量的空穴，导致不能实现反型，使得在工作状态下在所述隧穿氧化层221下方的体区217中形成所述耗尽层215。
所述耗尽层215的底面低于所述源极区211和所述漏极区212的底面，且所述耗尽层215的两端部分与所述源极区211和所述漏极区212重叠；所述耗尽层215的底面高于所述浅沟槽隔离结构216的底面。
在工作状态下，所述PIP电容器中形成的电路和电流路径包括：
所述电源端251、所述第二导电插塞242、所述浮栅层222、所述栅间介质层223、所述控制栅层224、所述第三导电插塞243和所述公共端252构成的第一电路；在所述第一电路中，电流从所述电源端251依次经所述第二导电插塞242、所述浮栅层222、所述栅间介质层223、所述控制栅层224、所述第三导电插塞243流至所述公共端252；
所述电源端251、所述第二导电插塞242、所述浮栅层222、所述隧穿氧化层221、所述耗尽层215、所述体区217、所述体接触区218、所述第一导电插塞241和所述公共端252构成的第二电路；在所述第二电路中，电流从所述电源端251依次经所述第二导电插塞242、所述浮栅层222、所述隧穿氧化层221、所述耗尽层215、所述体区217、所述体接触区218、所述第一导电插塞241流至所述公共端252；
所述电源端251、所述第二导电插塞242、所述浮栅层222、所述隧穿氧化层221、所述耗尽层215、所述源极区211、所述第四导电插塞244和所述公共端252构成的第三电路；在所述第三电路中，电流从所述电源端251依次经所述第二导电插塞242、所述浮栅层222、所述隧穿氧化层221、所述耗尽层215、所述源极区211、所述第四导电插塞244流至所述公共端252；
所述电源端251、所述第二导电插塞242、所述浮栅层222、所述隧穿氧化层221、所述耗尽层215、所述漏极区212、所述第五导电插塞245和所述公共端252构成的第四电路；在所述第四电路中，电流从所述电源端251依次经所述第二导电插塞242、所述浮栅层222、所述隧穿氧化层221、所述耗尽层215、所述漏极区212、所述第五导电插塞245流至所述公共端252。
以上所称的电流均是为了便于表述进行的示例性描述，当然该电流也可以理解成感应电荷或者交流电流。
所述第一电路分别与所述第二电路、所述第三电路和所述第四电路并联。那么，参阅图6，对应所述PIP电容器中形成的电容结构包括：
所述浮栅层222、所述栅间介质层223和所述控制栅层224构成的所述栅间介质层电容C1，所述浮栅层222、所述隧穿氧化层221和所述衬底21构成的所述隧穿氧化层电容C2；所述浮栅层222、所述隧穿氧化层221、所述耗尽层215和所述衬底21构成的所述耗尽层电容C3，所述耗尽层电容C3与所述隧穿氧化层电容C2串联之后与所述栅间介质层电容C1并联。
实施例二
参阅图4，本实施例与实施例一相比，区别在于所述栅极结构22两侧的体区217中未形成有源极区211和漏极区212；并且，所述体区217的顶部也可以未形成有所述轻掺杂源区213和所述轻掺杂漏区214。
那么，在本实施例中，若所述体区217的导电类型为P型，在工作状态下，由于PIP电容器中未形成有N型的源极区211和漏极区212，导致无法向所述隧穿氧化层221和所述衬底21的交界处提供大量的电子，只能通过所述体区217提供很少量的电子，导致不能实现反型；并且，若所述体区217的导电类型为N型，在工作状态下，由于PIP电容器中未形成有P型的源极区211和漏极区212，导致无法向所述隧穿氧化层221和所述衬底21的交界处提供大量的空穴，只能通过所述体区217提供很少量的空穴，导致不能实现反型。
因此，在本实施例中，由于所述栅极结构22两侧的体区217中未形成有源极区211和漏极区212，使得在所述隧穿氧化层221下方的体区217顶部形成所述耗尽层215，进而使得在所述隧穿氧化层电容上串联一所述耗尽层电容，从而使得击穿电压得到提高。
其中，在工作状态下，所述PIP电容器中形成的电路和电流路径包括：
所述电源端251、所述第二导电插塞242、所述浮栅层222、所述栅间介质层223、所述控制栅层224、所述第三导电插塞243和所述公共端252构成的第一电路；在所述第一电路中，电流从所述电源端251依次经所述第二导电插塞242、所述浮栅层222、所述栅间介质层223、所述控制栅层224、所述第三导电插塞243流至所述公共端252；
所述电源端251、所述第二导电插塞242、所述浮栅层222、所述隧穿氧化层221、所述耗尽层215、所述体区217、所述体接触区218、所述第一导电插塞241和所述公共端252构成的第二电路；在所述第二电路中，电流从所述电源端251依次经所述第二导电插塞242、所述浮栅层222、所述隧穿氧化层221、所述耗尽层215、所述体区217、所述体接触区218、所述第一导电插塞241流至所述公共端252。
以上所称的电流均是为了便于表述进行的示例性描述，当然该电流也可以理解成感应电荷或者交流电流。
所述第一电路与所述第二电路并联。那么，所述PIP电容器中形成的电容结构也包括所述栅间介质层电容C1、所述隧穿氧化层电容C2和所述耗尽层电容C3，所述耗尽层电容C3与所述隧穿氧化层电容C2串联之后与所述栅间介质层电容C1并联。
实施例三
参阅图5，本实施例与实施例一相比，区别在于所述PIP电容器中未形成有第四导电插塞244和第五导电插塞245。那么，所述栅极结构22两侧的体区217中可以未形成有源极区211和漏极区212；或者，所述栅极结构22两侧的体区217中形成有源极区211和漏极区212，此时，所述源极区211上未形成有所述第四导电插塞244，所述漏极区212上未形成有所述第五导电插塞245，使得无法对所述源极区211和所述漏极区212施加电压。
在本实施例中，若所述体区217的导电类型为P型，则导致无法向所述隧穿氧化层221和所述衬底21的交界处提供大量的电子；若所述体区217的导电类型为N型，则导致无法向所述隧穿氧化层221和所述衬底21的交界处提供大量的空穴。因此，导致不能实现反型，使得在所述隧穿氧化层221下方的体区217顶部形成所述耗尽层215，进而使得在所述隧穿氧化层电容上串联一所述耗尽层电容，从而使得击穿电压得到提高。
其中，若所述栅极结构22两侧的体区217中形成有所述源极区211和所述漏极区212，则所述源极区211和所述漏极区212与所述体区217的导电类型可以相同或不同。
并且，若所述栅极结构22两侧的体区217中形成有所述源极区211和所述漏极区212，且所述源极区211和所述漏极区212与所述体区217的导电类型不同，则由于所述源极区211和所述漏极区212分别与所述体区217形成PN结，所述耗尽层215的底面的中间区域比两端区域向上凸起(即中间区域更靠近所述隧穿氧化层221)，以使得所述耗尽层215包围形成的PN结。
在工作状态下，所述PIP电容器中形成的电路和电流路径包括：
所述电源端251、所述第二导电插塞242、所述浮栅层222、所述栅间介质层223、所述控制栅层224、所述第三导电插塞243和所述公共端252构成的第一电路；在所述第一电路中，电流从所述电源端251依次经所述第二导电插塞242、所述浮栅层222、所述栅间介质层223、所述控制栅层224、所述第三导电插塞243流至所述公共端252；
所述电源端251、所述第二导电插塞242、所述浮栅层222、所述隧穿氧化层221、所述耗尽层215、所述体区217、所述体接触区218、所述第一导电插塞241和所述公共端252构成的第二电路；在所述第二电路中，电流从所述电源端251依次经所述第二导电插塞242、所述浮栅层222、所述隧穿氧化层221、所述耗尽层215、所述体区217、所述体接触区218、所述第一导电插塞241流至所述公共端252。
以上所称的电流均是为了便于表述进行的示例性描述，当然该电流也可以理解成感应电荷或者交流电流。
所述第一电路与所述第二电路并联。那么，所述PIP电容器中形成的电容结构也包括所述栅间介质层电容C1、所述隧穿氧化层电容C2和所述耗尽层电容C3，所述耗尽层电容C3与所述隧穿氧化层电容C2串联之后与所述栅间介质层电容C1并联。
在上述的实施例一至实施例三中，以所述PIP电容器中形成的所述体区217的导电类型为P型为例，当工作电压大于0时，沟道区内形成耗尽层215，随着工作电压增大，所述耗尽层215的厚度增大，使得所述耗尽层215能够承载部分电压，从而使得击穿电压得到提高，所述PIP电容器的可靠性得到提高。例如，参阅图7，与所述隧穿氧化层电容C2上未串联有所述耗尽层电容C3的PIP电容器的击穿电压(曲线L1)相比，所述隧穿氧化层电容C2上串联有所述耗尽层电容C3的PIP电容器的击穿电压(曲线L2)提高了35％左右。
并且，参阅图8，当工作电压在2.7V～6V之间，所述隧穿氧化层电容C2上未串联所述耗尽层电容C3的PIP电容器对应的曲线L3实现反型时，所述隧穿氧化层电容C2上串联有所述耗尽层电容C3的PIP电容器对应的曲线L4还处于耗尽。因此，当工作电压较高时，所述耗尽层215的存在会使得所述PIP电容器的容值效率(即单位面积内的电容值)降低，但是，容值效率降低的比例很小(例如降低30％)，所述PIP电容器仍具有高容值效率。
另外，本发明的PIP电容器在制作时兼容现有工艺，不需增加工艺步骤，只需通过简单的光罩改版即可实现。
由于半导体器件中包含所述PIP电容器和晶体管，所述晶体管包含NMOS晶体管和/或PMOS晶体管；在实施例一中，以所述PIP电容器中的体区117的导电类型为P型为例，若将所述PIP电容器中的所述源极区211和所述漏极区212的导电类型由N型更换为P型，则将所述PIP电容器采用的光罩上的对应所述源极区211和所述漏极区212的区域遮盖，将形成所述晶体管中的P型掺杂区时所采用的光罩上的对应所述源极区211和所述漏极区212的区域打开，那么，所述源极区211和所述漏极区212可以与所述晶体管中的掺杂区采用相同的光罩一起离子注入形成，从而使得所述源极区211和所述漏极区212与所述掺杂区同时形成。其中，所述掺杂区例如可以为所述PMOS晶体管中的源极区和漏极区。
在实施例二和实施例三中，若所述PIP电容器中未形成有源极区211和漏极区212，则可以直接将所述PIP电容器采用的光罩上的对应所述源极区211和所述漏极区212的区域遮盖，以避免形成所述源极区211和所述漏极区212。
在实施例三中，可以将形成所述PIP电容器中的导电插塞所采用的光罩上对应所述第四导电插塞244和第五导电插塞245的区域遮盖。
从上述PIP电容器的结构可知，由于在所述浮栅层、所述隧穿氧化层和所述衬底构成的隧穿氧化层电容上串联了所述浮栅层、所述隧穿氧化层、所述耗尽层和所述衬底构成的耗尽层电容，且串联后与所述浮栅层、所述栅间介质层和所述控制栅层构成的栅间介质层电容并联，使得PIP电容器具有高容值效率的同时，还能具有高击穿电压。
本发明一实施例提供了一种PIP电容器，包括：衬底，所述衬底中形成有体区；栅极结构，包括自下向上形成于所述衬底上的隧穿氧化层、浮栅层、栅间介质层和控制栅层，所述浮栅层作为所述PIP电容器的第一电极，所述体区和所述控制栅层作为所述PIP电容器的第二电极；且在工作状态下，所述隧穿氧化层下方的体区中形成有耗尽层。
下面参阅图3～图7详细描述本实施例提供的PIP电容器。图3～图5也是PIP电容器的纵向截面示意图。
所述衬底21中形成有体区217。
所述栅极结构22包括自下向上形成于所述衬底21上的隧穿氧化层221、浮栅层222、栅间介质层223和控制栅层224，所述浮栅层222作为所述PIP电容器的第一电极，所述体区217和所述控制栅层224作为所述PIP电容器的第二电极。
所述体区217从所述栅极结构22一侧的衬底21中延伸至所述栅极结构22另一侧的衬底21中。
在工作状态下，所述隧穿氧化层221下方的体区217中形成有耗尽层215。
在工作状态下，所述浮栅层222、所述栅间介质层223和所述控制栅层224构成栅间介质层电容，所述浮栅层222、所述隧穿氧化层221和所述衬底21构成隧穿氧化层电容，所述浮栅层222、所述隧穿氧化层221、所述耗尽层215和所述耗尽层215下方的所述衬底21构成耗尽层电容，所述耗尽层电容与所述隧穿氧化层电容串联之后与所述栅间介质层电容并联。其中，在所述耗尽层电容中，所述隧穿氧化层221和所述耗尽层215所在区域的衬底21一并构成介质层，所述浮栅层222和所述耗尽层215下方的所述衬底21分别为两个电极板。
并且，如图4所示，所述栅极结构22两侧的体区217中可以未形成有源极区211和漏极区212；或者，如图5所示，所述栅极结构22两侧的体区217中形成有源极区211和漏极区212，此时，所述源极区211和所述漏极区212与所述体区217的导电类型可以相同或不同。
并且，如图3所示，若所述栅极结构22两侧的体区217中形成有源极区211和漏极区212，且所述源极区211和所述漏极区212与所述体区217的导电类型相同，则所述源极区211和所述漏极区212还作为所述第二电极。
所述栅极结构22两侧的体区217顶部形成有体接触区218，所述体接触区218位于所述源极区211和/或所述漏极区212远离所述栅极结构22的一侧。
其中，图3、图4和图5所示的PIP电容器的结构以及形成所述耗尽层电容的原理参见上述的实施例一、实施例二和实施例三中的描述，在此不再赘述。
从上述内容可知，在所述PIP电容器中，由于在工作状态下所述隧穿氧化层下方的体区中形成有耗尽层，使得所述PIP电容器具有高容值效率的同时，还能具有高击穿电压。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (11)

1.一种PIP电容器，其特征在于，包括：
衬底，所述衬底中形成有体区；
栅极结构，包括自下向上形成于所述衬底上的隧穿氧化层、浮栅层、栅间介质层和控制栅层，所述浮栅层、所述栅间介质层和所述控制栅层构成栅间介质层电容，所述浮栅层、所述隧穿氧化层和所述衬底构成隧穿氧化层电容；
耗尽层，在工作状态下形成于所述隧穿氧化层下方的体区中，所述浮栅层、所述隧穿氧化层、所述耗尽层和所述衬底构成耗尽层电容，所述耗尽层电容与所述隧穿氧化层电容串联之后与所述栅间介质层电容并联；所述栅极结构两侧的体区顶部形成有体接触区，所述体接触区的衬底上形成有第一导电插塞，所述浮栅层和所述控制栅层上分别形成有第二导电插塞和第三导电插塞。
2.如权利要求1所述的PIP电容器，其特征在于，所述栅极结构中形成有贯穿所述控制栅层和所述栅间介质层的凹槽，所述第二导电插塞形成于所述凹槽暴露出的所述浮栅层上。
3.如权利要求1所述的PIP电容器，其特征在于，所述栅极结构两侧的体区中未形成有源极区和漏极区；或者，所述栅极结构两侧的体区中形成有源极区和漏极区，所述源极区和所述漏极区分别位于所述栅极结构和所述体接触区之间，所述源极区和所述漏极区与所述体区的导电类型相同或不同。
4.如权利要求1所述的PIP电容器，其特征在于，所述栅极结构与两侧的所述体接触区之间的衬底上分别形成有第四导电插塞和第五导电插塞。
5.如权利要求4所述的PIP电容器，其特征在于，所述栅极结构两侧的体区中未形成有源极区和漏极区；或者，所述栅极结构两侧的体区中形成有源极区和漏极区，所述第四导电插塞位于所述源极区上，所述第五导电插塞位于所述漏极区上，所述源极区和所述漏极区与所述体区的导电类型相同。
6.如权利要求3或5所述的PIP电容器，其特征在于，所述源极区和所述体接触区之间以及所述漏极区与所述体接触区之间的体区中形成有浅沟槽隔离结构。
7.如权利要求3或5所述的PIP电容器，其特征在于，所述源极区远离所述体接触区的一侧形成有轻掺杂源区，所述漏极区远离所述体接触区的一侧形成有轻掺杂漏区，所述轻掺杂源区和所述轻掺杂漏区与所述源极区的导电类型相同。
8.如权利要求7所述的PIP电容器，其特征在于，所述轻掺杂源区和所述轻掺杂漏区的底表面高于所述源极区和所述漏极区的底表面。
9.如权利要求1所述的PIP电容器，其特征在于，所述第二导电插塞连接电源，所述第一导电插塞和所述第三导电插塞接地。
10.如权利要求4所述的PIP电容器，其特征在于，所述第二导电插塞连接电源，所述第一导电插塞、所述第三导电插塞、所述第四导电插塞和所述第五导电插塞接地。
11.如权利要求1所述的PIP电容器，其特征在于，所述浮栅层作为所述PIP电容器的第一电极，所述体区和所述控制栅层作为所述PIP电容器的第二电极。
CN202111397143.7A 2021-11-23 2021-11-23 Pip电容器 Active CN114068726B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111397143.7A CN114068726B (zh) 2021-11-23 2021-11-23 Pip电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111397143.7A CN114068726B (zh) 2021-11-23 2021-11-23 Pip电容器

Publications (2)

Publication Number Publication Date
CN114068726A CN114068726A (zh) 2022-02-18
CN114068726B true CN114068726B (zh) 2023-12-08

Family

ID=80275768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111397143.7A Active CN114068726B (zh) 2021-11-23 2021-11-23 Pip电容器

Country Status (1)

Country Link
CN (1) CN114068726B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050095430A (ko) * 2004-03-26 2005-09-29 매그나칩 반도체 유한회사 복합 반도체 소자의 제조 방법
JP2008192923A (ja) * 2007-02-06 2008-08-21 Renesas Technology Corp 半導体装置
CN103855160A (zh) * 2012-12-03 2014-06-11 上海华虹宏力半导体制造有限公司 新型otp器件结构及其制造方法
CN104617048A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 快闪存储器及其形成方法
CN107112237A (zh) * 2014-10-15 2017-08-29 株式会社佛罗迪亚 半导体装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869236B1 (ko) * 2006-09-14 2008-11-18 삼성전자주식회사 커패시터 제조 방법 및 이를 사용한 디램 장치의 제조 방법
JP2010040797A (ja) * 2008-08-06 2010-02-18 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050095430A (ko) * 2004-03-26 2005-09-29 매그나칩 반도체 유한회사 복합 반도체 소자의 제조 방법
JP2008192923A (ja) * 2007-02-06 2008-08-21 Renesas Technology Corp 半導体装置
CN103855160A (zh) * 2012-12-03 2014-06-11 上海华虹宏力半导体制造有限公司 新型otp器件结构及其制造方法
CN104617048A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 快闪存储器及其形成方法
CN107112237A (zh) * 2014-10-15 2017-08-29 株式会社佛罗迪亚 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN114068726A (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
US8362556B2 (en) Semiconductor device
US8222115B2 (en) Method of forming a high capacitance diode
US8445951B2 (en) Semiconductor integrated circuit device including a fin-type field effect transistor and method of manufacturing the same
US8053309B2 (en) Methods of fabricating semiconductor devices
US11935828B2 (en) Integrated filler capacitor cell device and corresponding manufacturing method
US11605702B2 (en) Method of manufacturing an integrated circuit comprising a capacitive element
CN116437665A (zh) 具有垂直结构电容元件的集成电路及其制造方法
JP3272979B2 (ja) 半導体装置
US6262459B1 (en) High-voltage device and method for manufacturing high-voltage device
TW201907547A (zh) 半導體裝置及其製造方法
US8853787B2 (en) High voltage semiconductor device
CN112349782B (zh) 半导体器件及其制造方法
US20070212842A1 (en) Manufacturing method of high-voltage MOS transistor
KR20090107024A (ko) Ｐｎ접합 및 모스 커패시터 하이브리드 리설프 트랜지스터
US4704625A (en) Capacitor with reduced voltage variability
CN114068726B (zh) Pip电容器
KR20210062765A (ko) Mos 구조를 포함하는 반도체 소자
US20190221643A1 (en) Semiconductor device formed on a soi substrate
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
CN109712984B (zh) Nor flash器件结构及其制造方法
CN114068725B (zh) Pip电容器及pip电容器的制造方法
CN102931192A (zh) 半导体装置
CN107346792B (zh) 一种用于闪存电路中的变容二极管结构及其制造方法
CN117457747B (zh) 一种嵌入式闪存工艺的demos结构及其制备方法
JPH02148852A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant