CN107112237A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107112237A
CN107112237A CN201580054929.5A CN201580054929A CN107112237A CN 107112237 A CN107112237 A CN 107112237A CN 201580054929 A CN201580054929 A CN 201580054929A CN 107112237 A CN107112237 A CN 107112237A
Authority
CN
China
Prior art keywords
grid
tectosome
contactor
side wall
sidewall spacers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580054929.5A
Other languages
English (en)
Other versions
CN107112237B (zh
Inventor
谷口泰弘
川嶋泰彦
葛西秀男
樱井良多郎
品川裕
奥山幸祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Floadia Corp
Original Assignee
Floadia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Floadia Corp filed Critical Floadia Corp
Publication of CN107112237A publication Critical patent/CN107112237A/zh
Application granted granted Critical
Publication of CN107112237B publication Critical patent/CN107112237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及半导体装置及其制造方法，在半导体装置(1)中，以从与存储器栅构造体(4a)相同结构构成的接触器设置构造体(10a)的顶部跨至第一选择栅极(G2a)的方式设置了接触器(C5a)，因此，不存在如现有的升起到存储器栅构造体(110)顶部的升起部(102b)(图13)，相应地可缩短离上层的配线层的距离，能够降低长径比，从而能够防止接触器的阻抗增大。而且，由于不存在如现有的升起到存储器栅构造体(110)顶部的升起部(102b)，相应地还能够使接触器设置构造体(10a)和上层的配线层离远，因此能够防止与上层的配线层的接触不良。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法。
背景技术
以往，半导体中将连接设置在基板上的栅极和配置在所述栅极的上层的配线层时，一般采用的结构是，设置柱状的接触器并使用所述接触器电连接栅极和配线层(例如，参照非专利文献1)。作为设置多个接触器的半导体装置，例如具有如下的结构：依次层叠下部栅绝缘膜、电荷存储层、上部栅绝缘膜及存储器栅极的存储器栅构造体和在所述存储器栅构造体的侧壁夹着侧壁隔片设置的选择栅构造体设置在活性区域上(基板表面上)，在各部位设置接触器。
例如，这种半导体装置中，从各种配线层通过接触器向存储器栅极、选择栅构造体的选择栅极等的各部位施加规定的电压，从而通过因基板表面与存储器栅极G100的电压差而产生的量子隧道效应，向电荷存储层EC注入电荷。
在这种情况下，在存储器栅构造体的侧壁夹着侧壁隔片设置的选择栅构造体与存储器栅极不同地，从接触器设置部向选择栅极施加规定的电压，由此可以对所述选择栅极以与存储器栅极独立的方式进行控制。
例如，如图13所示，这种半导体装置100中，在邻接于活性区域(未示出)的元件隔离层101上，可设置与选择栅极(未示出)一体形成的接触器设置部102。在这种情况下，半导体装置100中，存储器栅构造体的电荷存储层EC、上部栅绝缘膜23b及存储器栅极G100延设到元件隔离层101上，在所述电荷存储层EC、上部栅绝缘膜23b、存储器栅极G100的侧壁夹着侧壁隔片105可形成接触器设置部102。并且，所述存储器栅极G100和接触器设置部102等的各部位被层间绝缘层120覆盖，在层间绝缘层120的上层的其他层间绝缘层121上设置有上层的配线层112。
接触器设置部102中，在平坦的接触器设置面102c上立设有接触器C100，接触器设置部102通过所述接触器C100与上层的配线层112电连接。由此，接触器设置部102可以将从上层的配线层112被施加的电压施加到形成在活性区域的选择栅极。
这种半导体装置100中，除了接触器设置部102与上层的一配线层112通过接触器C100电连接之外，还可以具有例如在未示出的活性区域，形成在活性区域的杂质扩散区域(未示出)与上层的另一配线层113通过另一接触器C101电连接的结构。
并且，半导体装置100中，一般情况下，在设置有配线层112、113的层间绝缘层121的上层上同样另行形成有其他层间绝缘层123，在所述层间绝缘层123上可配置其他配线层114。在这种情况下，半导体装置100中，配线层113、114之间通过接触器C102电连接，例如施加于最上层配线层114的电压依次通过接触器C102、配线层113及接触器C101被施加到基板表面的杂质扩散层。
现有技术文献
非专利文献
非专利文献1：“制造半导体为止(半導体ができるまで)瑞莎电子”、“在线”、2014年1月8日检索、因特网(URL:http://japan.renesas.com/company_info/fab/line/line12.html)
发明内容
发明要解决的课题
但是，制造与存储器栅极G100夹着侧壁隔片105邻接的选择栅极(未示出)和与所述选择栅极一体形成的接触器设置部102时，首先在活性区域形成被侧壁隔片105覆盖的存储器栅构造体时，在元件隔离层101也形成被侧壁隔片105覆盖的电荷存储层EC、上部栅绝缘膜23b、存储器栅极G100。
接着，在所述活性区域和元件隔离层101的整个表面形成层状的导电层。接着，在接触器设置部102的形成预定位置的元件隔离层101的区域形成抗蚀剂，然后通过对导电层进行回蚀，在活性区域沿着侧壁隔片105形成侧壁形状的选择栅极的同时，使导电层照原样残留在抗蚀剂的形成区域，从而在元件隔离层101形成与选择栅极连续设置的接触器设置部102。
通过这种方式形成的接触器设置部102中，形成具有能够使接触器C100立设的平坦的接触器设置面102c的基台部102a，同时形成从所述基台部102a一直升起到存储器栅极G100的顶部的升起部102b。因此，半导体装置100中，形成从存储器栅极G100的顶部向上突出的升起部102b，从而需要相应地增大配置有存储器栅极G100和接触器设置部102的层间绝缘层120的膜厚度。
由此，现有的半导体装置100中，由于层间绝缘层120厚，因此连接存储器阱的基板表面和上层的配线层113的接触器C101的高度也会增加，这样会导致所述接触器C101的长径比(接触器高度÷接触器直径)变大，结果，导致接触器的阻抗增大。
另外，为了防止接触器C101的接触器的阻抗值增大，如果为了降低长径比，使层间绝缘层120的膜厚度变薄，则接触器设置部102的顶部到上层的配线层112、113的距离缩短，相应地，在被施加不同电压的接触器设置部102和上层的配线层113之间有可能产生接触不良。
因此，本发明是考虑以上的问题问题而提出的，其目的在于提供一种能够防止接触器的阻抗值增大的同时能够防止与配线层的接触不良的半导体装置及其制造方法。
为解决课题的技术手段
用于解决的上述问题的本发明的半导体装置，其特征在于，包括：栅构造体，设置有栅极；接触器设置构造体，具有由与所述栅极相同层构成的隔离栅极，并与所述栅构造体电隔离；侧壁型栅极，在所述栅构造体的侧壁夹着侧壁隔片以侧壁形状形成，同时在所述接触器设置构造体的侧壁夹着所述侧壁隔片以侧壁形状形成，所述侧壁型栅极从所述栅构造体到所述接触器设置构造体连续设置；及接触器，以从所述接触器设置构造体的顶部跨至所述侧壁隔片和所述侧壁型栅极的方式立设。
另外，本发明的半导体装置的制造方法，其特征在于，包括：接触器设置构造体形成工序，形成具有栅极的栅构造体和接触器设置构造体，所述接触器设置构造体至少包括由与所述栅极相同层构成的隔离栅极，且与所述栅构造体电隔离；侧壁隔片形成工序，沿着所述栅构造体和所述接触器设置构造体的各侧壁形成侧壁隔片；侧壁型栅极形成工序，以覆盖侧壁被所述侧壁隔片覆盖的所述栅构造体和所述接触器设置构造体的方式形成导电层后，通过对所述导电层回蚀，由此形成从所述栅构造体到所述接触器设置构造体的各侧壁夹着所述侧壁隔片以侧壁形状连续设置的侧壁型栅极；及接触器形成工序，形成以从所述接触器设置构造体的顶部跨至所述侧壁型栅极的方式立设的接触器。
另外，本发明的半导体装置的制造方法，其特征在于，包括：接触器设置构造体形成工序，通过在基板上依次将下部栅绝缘膜、电荷存储层、上部栅绝缘膜及存储器栅极分别以层状层叠后对其实施图案化处理，由此形成依次层叠所述下部栅绝缘膜、所述电荷存储层、所述上部栅绝缘膜及所述存储器栅极的存储器栅构造体，同时依次层叠至少所述电荷存储层、所述上部栅绝缘膜、由与所述存储器栅极相同层构成的隔离存储器栅极，形成与所述存储器栅构造体电隔离的接触器设置构造体；侧壁隔片形成工序，沿着所述存储器栅构造体和所述接触器设置构造体的各侧壁形成侧壁隔片；选择栅极形成工序，以覆盖侧壁被所述侧壁隔片覆盖的所述存储器栅构造体和所述接触器设置构造体的方式形成导电层后，通过对所述导电层回蚀，由此形成在从所述存储器栅构造体到所述接触器设置构造体的各侧壁夹着所述侧壁隔片连续设置的侧壁形状的选择栅极；及接触器形成工序，形成以从所述接触器设置构造体的顶部跨至所述选择栅极的方式立设的接触器。
发明的效果
根据本发明，接触器以从由与存储器栅构造体相同结构构成的接触器设置构造体的顶部跨至选择栅极的方式设置，因此，不存在如现有的升起到存储器栅构造体顶部的升起部，相应地能够缩短离上层的配线层的距离而使长径比变小，因此，能够防止接触器的阻抗值增大。另外，由于不存在如现有的升起到存储器栅构造体顶部的升起部，相应地能够使接触器设置构造体和上层的配线层离远，能够防止与配线层的接触不良。
附图说明
图1是示出通过本发明的制造方法制造的半导体装置的平面布局的示意图。
图2是示出图1的A-A′部分的侧剖面结构的剖视图。
图3是示出图1的B-B′部分的侧剖面结构的剖视图。
图4A是示出图1的C-C′部分的侧剖面结构的剖视图，图4B是示出图1的D-D′部分的侧剖面结构的剖视图。
图5A是示出半导体装置的制造工序(1)的示意图，图5B是示出半导体装置的制造工序(2)的示意图，图5C是示出半导体装置的制造工序(3)的示意图。
图6A是示出半导体装置的制造工序(4)的示意图，图6B是示出半导体装置的制造工序(5)的示意图，图6C是示出半导体装置的制造工序(6)的示意图。
图7是示出半导体装置的制造工序(4)时的图1的D-D′部分的侧剖面结构的剖视图。
图8A是示出半导体装置的制造工序(7)的示意图，图8B是示出半导体装置的制造工序(8)的示意图，图8C是示出半导体装置的制造工序(9)的示意图。
图9A是示出半导体装置的制造工序(10)的示意图，图9B是示出半导体装置的制造工序(11)的示意图。
图10是示出相对于图1的平面布局叠加选择栅极，进一步示出选择栅极阻断部的形成预定位置的示意图。
图11是示出图10的D-D′部分的侧剖面结构的剖视图。
图12A是示出半导体装置的制造工序(12)时的图1的A-A′部分的侧剖面结构的剖视图，图12B是示出半导体装置的制造工序(12)时的图1的B-B′部分的侧剖面结构的剖视图。
图13是示出具有接触器设置部的现有的半导体装置的侧剖面结构的剖视图。
具体实施方式
以下，对本发明的实施方式进行说明。并且，按照以下所示的顺序进行说明。
1.本发明的半导体装置的结构
1-1.半导体装置的平面布局
1-2.半导体装置的各部位的剖面结构
1-3.关于写入选择存储器单元中向电荷存储层注入电荷的动作原理
1-4.关于高电压的电荷存储栅电压施加于存储器栅极的写入非选择存储器单元中，不向电荷存储层注入电荷的动作原理
2.半导体装置的制造方法
3.作用及效果
4.省略第三光掩膜加工工序的另一实施方式的制造方法
5.另一实施方式
(1)本发明的半导体装置的结构
(1-1)半导体装置平面布局
图1是示出本发明的半导体装置1的平面布局的示意图，围绕形成在存储器电路区域ER1的存储器栅构造体4a、4b、第一选择栅构造体5a、5b、第二选择栅构造体6a、6b、接触器设置构造体10a、11a、10b、11b及选择栅极阻断部13、14、15、16的平面布局，和形成在周边电路区域ER2的逻辑栅构造体7a、7b的平面布局。并且，图1中，省略了形成在后述的存储器栅构造体4a、4b和接触器设置构造体10a、11a、10b、11b的各个侧壁的侧壁隔片、形成在第一选择栅构造体5a、5b和第二选择栅构造体6a、6b的侧壁、存储器阱W1，以及形成在逻辑阱W2、W3的元件隔离层。
本发明中，接触器设置构造体10a、11a、10b、11b具有特定的结构，但是，在此首先对形成所述接触器设置构造体10a、11a、10b、11b的半导体装置1的整体结构进行说明，对于接触器设置构造体10a、11a、10b、11b的具体结构，将在下面的“(1-2)半导体装置的各部位的剖面结构”中进行详细说明。
在这种情况下，半导体装置1中，在未示出的半导体基板上包括存储器电路区域ER1和周边电路区域ER2，例如，P型的存储器阱W1形成在存储器电路区域ER1，P型的逻辑阱W2和N型的逻辑阱W3形成在周边电路区域ER2。
另外，存储器电路区域ER1具有如下的结构：在栅接触和阻断区域ER12、ER13之间设置有存储器单元区域ER11，在所述存储器单元区域ER11以矩阵状配置有多个存储器单元3a、3b、3c、3d、3e、3f。并且，所述存储器单元3a、3b、3c、3d、3e、3f全部具有相同的结构，因此，下面主要对配置在A-A′部分的存储器单元3a、3b进行说明。
在这种情况下，存储器单元3a具有在第一选择栅构造体5a与第二选择栅构造体6a之间夹着侧壁隔片(未示出)配置有存储器栅构造体4a的结构。在该实施方式中，形成第1列的存储器单元3a、3c、3d的一存储器栅构造体4a和形成另外的第2列的存储器单元3b、3d、3f的存储器栅构造体4b以直线形状形成，并以彼此并排的方式配置。并且，在存储器栅构造体4a(4b)立设有与存储器栅线(未示出)连接的接触器C4a(C4b)，通过接触器C4a(C4b)从所述存储器栅线向存储器栅极G1a(G1b)可被施加规定的存储器栅电压。
在存储器单元区域ER11以直线形状形成有包括第一选择栅极G2a(G2b)的第一选择栅构造体5a(5b)和包括第二选择栅极G3a(G3b)的第二选择栅构造体6a(6b)，所述第一选择栅构造体5a(5b)和第二选择栅构造体6a(6b)以与存储器栅构造体4a(4b)并排的方式配置。第一选择栅极G2a(G2b)和第二选择栅极G3a(G3b)沿存储器栅极G1a(G1b)的侧壁的侧壁隔片以侧壁形状形成，且配置在围绕存储器栅极G1a(G1b)的相同的围绕线上，并通过没有形成第一选择栅极G2a(G2b)和第二选择栅极G3a(G3b)的多个选择栅极阻断部13、14(15、16)被电隔离。
另外，在所述存储器单元区域ER11的存储器阱W1表面，以相隔规定间距并左右对称的方式形成两个源区域D1、D3，在所述源区域D1、D3之间形成多个漏区域D2。在这种情况下，存储器单元区域ER11中，在一源区域D1与漏区域D2之间配置有第1列的存储器单元3a、3c、3e，在所述漏区域D2与另一源区域D3之间配置有第2列的存储器单元3b、3d、3f，以漏区域D2作为中心线，存储器单元3a、3c、3e和存储器单元3b、3d、3f左右对称地形成。并且，一源区域D1与漏区域D2之间的存储器单元3a、3c、3e中，具有在第一选择栅构造体5a与第二选择栅构造体6a之间配置有存储器栅构造体4a的结构，另外，漏区域D2与另一源区域D3之间的存储器单元3b、3d、3f中，具有在第二选择栅构造体6b与第一栅构造体5b之间配置有存储器栅构造体4b的结构。
实际上，形成在存储器阱W1表面的一源区域D1沿一个第一选择栅构造体5a形成，相应于第1列的存储器单元3a、3c、3d的形成位置，形成至与所述第一选择栅构造体5a邻接的区域，并在一列上并排的多个存储器单元3a、3c、3e中被共用。在源区域D1立设有与源线(未示出)连接的接触器C1，通过接触器C1从所述源线被施加规定的源电压。
另外，形成在第二选择栅构造体6a、6b之间的存储器阱W1表面的多个漏区域D2，相应于彼此相邻的存储器单元3a、3b(3c、3d，3e、3f)的形成位置，在与第二选择栅构造体6a、6b邻接的区域分别形成，在彼此相邻的存储器单元3a、3b(3c、3d，3e、3f)共用一个漏区域D2。在各漏区域D2立设有与位线(未示出)连接的接触器C2，通过接触器C2可从所述位线被施加规定的位电压。并且，未示出的位线在图1中被向行方向排列的每个存储器单元3a、3b(3c、3d)(3e、3f)共用，对各行的存储器单元3a、3b(3c、3d)(3e、3f)以行单位一律施加规定的位电压。
并且，形成在存储器阱W1表面的另一源区域D3与一源区域D1左右对称地形成，与一源区域D1一样，形成至与另一第一选择栅构造体5b邻接的区域，并被第2列的存储器单元3b、3d、3f共用。另外，在该源区域D3中立设有接触器C3，与D1相同的源线与接触器C3连接。这样，在配置在存储器单元区域ER11的存储器单元3a、3b、3c、3d、3e、3f中，通过接触器C1、C3可一律地被施加相同的源电压。
在与存储器单元区域ER11邻接的一栅接触和阻断区域ER12和同样地与存储器单元区域ER11邻接的另一栅接触和阻断区域ER13，在存储器单元区域ER11并排的两个存储器栅极G1a、G1b照原样以直线形状延伸而并排，所述存储器栅极G1a、G1b的一端配置在一栅接触和阻断区域ER12，所述存储器栅构造体4a、4b的另一端配置在另一栅接触和阻断区域ER13。
在该实施方式中，构成第1列的存储器单元3a、3c、3e的第一选择栅极G2a、存储器栅极G1a及第二选择栅极G3a和构成第2列的存储器单元3b、3d、3f的第二选择栅极G3b、存储器栅极G1b及第一选择栅极G2b左右对称地形成，因此，在此关注构成第1列的存储器单元3a、3c、3e的第一选择栅极G2a、存储器栅极G1a及第二选择栅极G3a来对栅接触和阻断区域ER12、ER13进行说明。
在这种情况下，在一栅接触和阻断区域ER12，设置有与存储器栅极G1a分割并与所述存储器栅极G1a绝缘的接触器设置构造体10a。在该实施方式中，接触器设置构造体10a以带状形成，并配置在与存储器栅极G1a的长度方向相同的直线上。进一步，在一栅接触和阻断区域ER12，从存储器单元区域ER11延伸的第一选择栅极G2a以四边形形成，在由所述第一选择栅极G2a包围的中心区域，夹着侧壁隔片配置有接触器设置构造体10a，第一选择栅极G2a与接触器设置构造体10a夹着侧壁隔片邻接。
其中，一栅接触和阻断区域ER12中，在从接触器设置构造体10a上跨着侧壁隔片和第一选择栅极G2a而到基板表面的区域，立设有接触器C5a。由此，通过接触器C5a从第一选择栅线(未示出)向第一选择栅极G2a可被施加规定的第一选择栅电压。
另外，进一步，一栅接触和阻断区域ER12中，在四边形的第一选择栅极G2a的一部分与从存储器单元区域ER11延伸的直线形状的第二选择栅极G3a的端部之间设置有选择栅极阻断部13。选择栅极阻断部13使得四边形的第一选择栅极G2a的一部分与第二选择栅极G3a的端部相隔规定距离而相对配置，使得第一选择栅极G2a与第二选择栅极G3a电隔离。由此，一栅接触和阻断区域ER12中，即使通过接触器C5a向第一选择栅极G2a施加第一选择栅电压，通过选择栅极阻断部13阻断电压从第一选择栅极G2a施加到第二选择栅极G3a。
另外，在另一栅接触和阻断区域ER13中也设置有与存储器栅极G1a分割并与所述存储器栅极G1a绝缘的接触器设置构造体11a。在该实施方式中，接触器设置构造体11a也与上述的一接触器设置构造体10a一样，以带状形成，并配置在与存储器栅极G1a的长度方向相同的直线上。
另外，在另一栅接触和阻断区域ER13，从存储器单元区域ER11延伸的第二选择栅极G3a以四边形形成，在由所述第二选择栅极G3a包围的中心区域夹着侧壁隔片形成有接触器设置构造体11a，第二选择栅极G3a与接触器设置构造体11a夹着侧壁隔片邻接。
其中，另一栅接触和阻断区域ER13中，在从接触器设置构造体11a上跨着侧壁隔片和第二选择栅极G3a而到基板表面的区域，立设有接触器C6a。由此，通过接触器C6a从第二选择栅线(未示出)向第二选择栅极G3a施加规定的第二选择栅电压。
另外，进一步，另一栅接触和阻断区域ER13中，在四边形的第二选择栅极G3a的一部分与从存储器单元区域ER11延伸的直线形状的第一选择栅极G2a的端部之间设置有选择栅极阻断部14。由此，另一栅接触和阻断区域ER13中，四边形的第二选择栅极G3a的一部分与第一选择栅极G2a的端部也通过选择栅极阻断部14电隔离。由此，选择栅极阻断部13使得四边形的第一选择栅极G2a的一部分与第二选择栅极G3a的端部相隔规定距离而相对配置，使得第一选择栅极G2a与第二选择栅极G3a电隔离。由此，另一栅接触和阻断区域ER13中，即使通过接触器C6a向第二选择栅极G3a施加有第二选择栅电压，但通过选择栅极阻断部14能够阻断电压从第二选择栅极G3a施加到第一选择栅极G2a。
这样，存储器电路区域ER1中，与一接触器C5a连接的接触器设置构造体10a及第一选择栅极G2a和与另一接触器C6a连接的接触器设置构造体11a及第二选择栅极G3a，通过选择栅极阻断部13、14电隔离，从而可独立地控制第一选择栅极G2a和第二选择栅极G3a。
顺便说一下，栅接触和阻断区域ER12、ER13的第2列侧的第二选择栅极G3b、存储器栅极G1b及第一选择栅极G2b与上述的第1列侧的第一选择栅极G2a、存储器栅极G1a及第二选择栅极G3a具有相同的结构，与第1列一样，设置有接触器设置构造体10b、11b和选择栅极阻断部15、16。
但是，所述存储器电路区域ER1中，第2列的第二选择栅极G3b以与第1列的第二选择栅极G3a彼此相邻的方式配置，第一选择栅极G2b和第二选择栅极G3b左右相反地配置。
因此，与向第2列的第二选择栅极G3b施加电压的接触器C6b连接的接触器设置构造体11b配置在一栅接触和阻断区域ER12，另外，与向第2列的第一选择栅极G2b施加电压的接触器C5b连接的接触器设置构造体10b配置在另一栅接触和阻断区域ER13。
另外，第二选择栅极G3b、存储器栅极G1b及第一选择栅极G2b中，与一接触器C5b连接的接触器设置构造体10b及第一选择栅极G2b和与另一接触器C6b连接的接触器设置构造体11b及第二选择栅极G3b通过选择栅极阻断部15、16电隔离，从而可独立地控制第一选择栅极G2b和第二选择栅极G3b。
接着，对与具有这种结构的存储器电路区域ER1邻接的周边电路区域ER2进行说明。并且，在该实施方式中，周边电路区域ER2配置在存储器电路区域ER1中邻接于存储器单元区域ER11的位置，但是，本发明并不限定于此，也可以设置在其他位置，如邻接于一栅接触和阻断区域ER12的位置、邻接于另一栅接触和阻断区域ER13的位置、或者邻接于存储器单元区域ER11与栅接触和阻断区域ER12之间的位置等。
实际上，在周边电路区域ER2形成有多个周边电路18、19。周边电路18例如具有形成在P型的逻辑阱W2的N型的金属氧化物半导体(Metal-Oxide-Semiconductor；MOS)晶体管结构。在这种情况下，在逻辑阱W2形成有逻辑栅构造体7a，通过接触器C8向逻辑栅构造体7a施加规定的逻辑栅电压。
另外，所述逻辑阱W2中，在邻接于所述逻辑栅构造体7a的区域以夹着逻辑栅构造体7a的方式形成有杂质扩散层D4、D5，在一杂质扩散区域D4立设有接触器C9，在另一杂质扩散区域D5立设有另一接触器C10。
另外，另一周边电路19例如具有形成在N型的逻辑阱W3的P型的MOS晶体管结构。在这种情况下，在逻辑阱W3形成有逻辑栅构造体7b，通过接触器C12向逻辑栅构造体7b可施加规定的逻辑栅电压。
另外，所述逻辑阱W3中，在邻接于所述逻辑栅构造体7b的区域也以夹着逻辑栅构造体7b的方式形成杂质扩散层D6、D7，在一杂质扩散区域D6立设有接触器C13，在另一杂质扩散区域D7立设有另一接触器C14。
(1-2)半导体装置的各部位的剖面结构
图2是图1的A-A′部分的侧剖面结构，是示出设置在存储器单元区域ER11的存储器单元3a、3b和设置在周边电路区域ER2的周边电路18、19的侧面剖结构的剖视图。在这种情况下，在半导体装置1中设置有半导体基板S，在存储器电路区域ER1的半导体基板S上形成有存储器阱W1，在周边电路区域ER2的半导体基板S上形成有逻辑阱W2、W3。
在该实施方式中，在存储器阱W1的A-A′部分配置有两个存储器单元3a、3b，在所述存储器单元3a、3b之间的基板表面形成有接触器C2立设的漏区域D2。并且，存储器单元3a、3b左右对称地形成，且具有相同的结构，因此下面主要对一存储器单元3a进行说明。
存储器单元3a中，例如形成N型的晶体管结构的存储器栅构造体4a、形成N型的MOS晶体管构造的第一选择栅构造体5a及同样地形成N型的MOS晶体管结构的第二选择栅构造体6a形成在存储器阱W1中。
实际上，在存储器阱W1表面相隔规定距离形成有源区域D1和漏区域D2，来自源线的源电压通过接触器C1(图1)施加到源区域D1，来自位线的位电压通过接触器C2施加到漏区域D2。并且，在该实施方式中，源区域D1和漏区域D2中，杂质浓度被选定为1.0E21/cm3以上，另外，存储器阱W1中，通过在制造过程注入杂质，形成沟道层的表面区域(例如，从表面50nm深度的区域)的杂质浓度被选定为1.0E19/cm3以下，优选被选定为3.0E18/cm3以下。
存储器栅构造体4a中，在源区域D1与漏区域D2之间的存储器阱W1上，夹着由SiO2等绝缘部件构成的下部栅绝缘膜23a，具有例如氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)等构成的电荷存储层EC，并且，在所述电荷存储层EC上，夹着同样地由绝缘部件构成的上部栅绝缘膜23b，具有存储器栅极G1a。由此，存储器栅构造体4a中，具有如下结构：通过下部栅绝缘膜23a和上部栅绝缘膜23b，电荷存储层EC与存储器阱W1和存储器栅极G1a绝缘。
存储器栅构造体4a中，由绝缘部件构成的侧壁隔片27a沿着侧壁形成，夹着所述侧壁隔片27a邻接有第一选择栅构造体5a。在存储器栅构造体4a与第一选择栅构造体5a之间形成的所述侧壁隔片27a以规定的膜厚度形成，使得存储器栅构造体4a与第一选择栅构造体5a之间绝缘。
另外，第一选择栅构造体5a中，在侧壁隔片27a与源区域D1之间的存储器阱W1上形成有栅绝缘膜25a，所述栅绝缘膜25a由绝缘部件构成，且膜厚度为9nm以下，优选为3nm以下，在所述栅绝缘膜25a上形成有与第一选择栅线连接的第一选择栅极G2a。
另外，存储器栅构造体4a的另一侧壁上也形成有由绝缘部件构成的侧壁隔片27a，夹着所述侧壁隔片27a邻接有第二选择栅构造体6a。在存储器栅构造体4a与第二选择栅构造体6a之间形成的所述侧壁隔片27a也以与存储器栅构造体4a与第一选择栅构造体5a之间的侧壁隔片27a相同的膜厚度形成，使得存储器栅构造体4a与第二选择栅构造体6a之间绝缘。
另外，第二选择栅构造体6a中，在侧壁隔片27a与漏区域D2之间的存储器阱W1上形成有栅绝缘膜25b，所述栅绝缘膜25b由绝缘部件构成，且膜厚度为9nm以下，优选为3nm以下，在所述栅绝缘膜25b上形成有与第二选择栅线连接的第二选择栅极G3a。
其中，夹着侧壁隔片27a沿着存储器栅极G1a的侧壁形成的第一选择栅极G2a和第二选择栅极G3a是通过在后述的制造工序中对导电层进行回蚀来形成，并且分别形成为随着远离存储器栅极G1a其顶部朝向存储器阱W1下降的侧壁形状。
在第一选择栅构造体5a的侧壁和第二选择栅构造体6a的侧壁，形成有由绝缘部件形成的侧壁SW，在一侧壁SW下部的存储器阱W1表面形成有延伸区域D1a，在另一侧壁SW下部的存储器阱W1表面也形成有延伸区域D2a。
并且，在该实施方式中，当使第一选择栅极G2a与第二选择栅极G3a之间的存储器阱W1中从表面到50nm深度的区域的杂质浓度为1E19/cm3以下时，可通过后面的制造工序，将栅绝缘膜25a、25b的各膜厚度形成为9nm以下。另外，当使第一选择栅极G2a与第二选择栅极G3a之间的存储器阱W1中从表面到50nm深度的区域的杂质浓度为3E18/cm3以下时，可通过后面的制造工序，将栅绝缘膜25a、25b的各膜厚度形成为3nm以下。
顺便说一下，另一存储器单元3b也具有与存储器单元3a相同的结构，在另一源区域D3与漏区域D2之间的存储器阱W1上具有第一选择栅构造体5b和第二选择栅构造体6b，在所述第一选择栅构造体5b与第二选择栅构造体6b之间夹着侧壁隔片27a形成有存储器栅构造体4b。另外，存储器单元3b中，在与第一选择栅构造体5b相对的侧壁也分别形成有侧壁SW，在所述侧壁SW下部的存储器阱W1表面分别形成有延伸区域D3a、D2b。
形成在存储器电路区域ER1的存储器阱W1与形成在周边电路区域ER2的一逻辑阱W2，通过一元件隔离层20电隔离，并且，形成在周边电路区域ER2的一逻辑阱W2与另一逻辑阱W3也通过另一元件隔离层20电隔离。其中，在该实施方式中，在一逻辑阱W2形成具有N型的MOS晶体管结构的周边电路18，在另一逻辑阱W3形成具有P型的MOS晶体管结构的周边电路19。
实际上，一逻辑阱W2中，在形成于基板表面的一对杂质扩散区域D4、D5之间，设置有夹着栅绝缘膜29a形成逻辑栅电极G5的逻辑栅构造体7a。并且，在逻辑栅构造体7a的侧壁形成有侧壁SW，在各侧壁SW下部的基板表面上形成有延伸区域D4a、D5a。
另外，导电型不同于一逻辑阱W2的另一逻辑阱W3也具有与一逻辑阱W2相同的结构，在形成于基板表面的一对杂质扩散区域D6、D7之间，设置有夹着栅绝缘膜29b形成逻辑栅极G6的逻辑栅构造体7b。并且，在逻辑栅构造体7b的侧壁形成有侧壁SW，在各侧壁SW下部的基板表面上形成有延伸区域D6a、D7a。
并且，半导体装置1中，第一选择栅构造体5a、5b、存储器栅构造体4a、4b、第二选择栅构造体6a、6b、接触器C2、逻辑栅构造体7a、7b等被层间绝缘膜21覆盖，各部位之间彼此绝缘。另外，例如源区域D1、D3、漏区域D2等其他各种的各部表面被硅化物SC覆盖。
在此，图3是图1的B-B′部分的侧剖面结构，是示出存储器电路区域ER1的栅接触和阻断区域ER12中选择栅极阻断部13、15的侧剖面结构的剖视图。如图3所示，选择栅极阻断部13、15形成在存储器阱W1上形成的元件隔离层20上。
例如，形成选择栅极阻断部15的区域中，在存储器栅构造体4b的一侧壁夹着侧壁隔片27a形成有侧壁形状的第二选择栅极G3b，但是在所述存储器栅构造体4b的另一侧壁没有形成有第一选择栅极G2b或第二选择栅极G3b，而只是形成有侧壁隔片或由侧壁形成的绝缘壁27b。
另外，在该实施方式中，一存储器栅构造体4a侧的选择栅极阻断部13中，也在存储器栅构造体4a的一侧壁夹着侧壁隔片27a形成有侧壁形状的第一选择栅极G2b，但是在所述存储器栅构造体4a的另一侧壁没有形成有第一选择栅极G2a或第二选择栅极G3a，而只是形成有侧壁隔片或由侧壁形成的绝缘壁27b。并且，形成选择栅极阻断部13、15的区域中，在制造过程中一部分基板表面被削掉而在元件隔离层20表面形成凹陷部30。
接着，对具有本发明的特征的结构的接触器设置构造体10a、11a、10b、11b进行说明，由于所述接触器设置构造体10a、11a、10b、11b全部具有相同的结构，因此，下面主要对接触器设置构造体10a进行说明。图4A是图1的C-C′部分的侧剖面结构，是示出形成在存储器电路区域ER1的栅接触和阻断区域ER12的一接触器设置构造体10a的侧剖面结构的剖视图。另外，图4B是示出图1中与C-C′部分垂直的D-D′部分的接触器设置构造体10a的侧剖面结构的剖视图。
如图4A和图4B所示，接触器设置构造体10a形成于存储器阱W1上形成的元件隔离层20的基板表面上，具有依次层叠构成存储器栅构造体4a的电荷存储层EC、上部栅绝缘膜23b、与存储器栅极G1a相同层构成的存储器栅极(隔离存储器栅极)G8a的结构。另一方面，虽然接触器设置构造体10a具有与存储器栅构造体4a相同的电荷存储层EC、上部栅绝缘膜23b及存储器栅极G8a，但是在存储器栅极G8a下部不发生因大的电压差而产生的量子隧道效应，电荷不会注入到电荷存储层EC。
并且，在该实施方式中，构成接触器设置构造体10a的电荷存储层EC、上部栅绝缘膜23b及存储器栅极G8a与构成存储器栅构造体4a的电荷存储层EC、上部栅绝缘膜23b及存储器栅极G1a由相同的层构成，因此各膜厚度可以形成为与存储器栅构造体4a相同的膜厚度。
在这种情况下，如图4A所示，接触器设置构造体10a中，沿着形成在侧壁的侧壁隔片27c形成有侧壁形状的第一选择栅极G2a，从存储器栅极G8a的平坦的顶部的一部分跨着一方的侧壁隔片27c和第一选择栅极G2a而到基板表面的区域立设有接触器C5a。在这种情况下，接触器C5a的一部分立设在平坦的存储器栅极G8a的顶部，还有一部分立设在平坦的元件隔离层20的基板表面，因此能够稳定地设置。
另外，接触器C5a以从接触器设置构造体10a的存储器栅极G8a到元件隔离层20跨着第一选择栅极G2a的方式形成，例如，当通过光刻法工序来形成接触器C5a时，即使对于第一选择栅极G2a产生偏差，也能够使接触器C5a始终接触在第一选择栅极G2a表面。这样，接触器设置构造体10a与第一选择栅极G2a电连接，其电阻不受光刻法工序的影响而稳定。
接触器设置构造体10a中没有形成有如现有的在存储器栅极的顶部升起的升起部，而是由与存储器栅构造体4a相同的电荷存储层EC、上部栅绝缘膜23b及存储器栅极G8a层构成，因此能够保持与所述存储器栅构造体4a大致相同的高度，并且，通过接触器C5a能够更加可靠地连接沿着存储器栅构造体4a的侧壁的侧壁隔片27a形成的侧壁形状的第一选择栅极G2a和上层的配线层(图中未示出)。
这样，接触器设置构造体10a中，从基板表面到上层的配线层的距离能够以存储器栅构造体4a的高度为基准选定，并且，不具有如现有的升起在存储器栅极的顶部的升起部，从而能够使层间绝缘膜21的厚度变薄，防止从基板表面延伸至上层的配线层的接触器的长径比增大。
并且，如图4B所示，在沿着存储器栅极G1a的端部的侧壁形成的侧壁隔片27a和沿着接触器设置构造体10a的端部的侧壁形成的侧壁隔片27c相对配置的区域GP1也以没有间隙地形成有第一选择栅极G2a。由此，第一选择栅极G2a可以从接触器设置构造体10a到存储器栅极G1a连续设置。
这样，在向从接触器设置构造体10a跨着侧壁隔片27c和第一选择栅极G2a的接触器C5a上被施加第一选择栅电压时，第一选择栅电压可通过存储器栅极G1a和侧壁隔片27a施加到侧壁形状的第一选择栅极G2a。
顺便说一下，在该实施方式中，在存储器栅极G1a的侧壁的侧壁隔片27a和接触器设置构造体10a的侧壁的侧壁隔片27c相对配置的区域GP1，通过在制造过程中对导电层进行回蚀来形成第一选择栅极G2a，从而在离相对配置的各侧壁隔片27a、27c最远的侧壁隔片27a、27c之间的大致中心附近，第一选择栅极G2a的膜厚度可形成得最薄。
因此，在存储器栅极G1a的侧壁隔片27a和接触器设置构造体10a的侧壁隔片27c相对配置的区域GP1，随着从所述侧壁隔片27a、27c向所述侧壁隔片27a、27c之间的中央附近，第一选择栅极G2a的顶部表面逐渐地向基板表面倾斜，可以“く”状凹陷形成。并且，在存储器栅极G1a、接触器设置构造体10a、第一选择栅极G2a等的各表面形成有硅化物SC。
在此，如图1和图4B所示，半导体装置1中，例如，在存储器栅极G1a的侧壁的侧壁隔片27a和接触器设置构造体10a的侧壁的侧壁隔片27c相对配置的区域GP1，当存储器栅极G1a的侧壁与接触器设置构造体10a的侧壁的相隔距离表示为Dp，进一步，如图1和图4A所示，从形成在存储器栅极G1a的侧壁的侧壁隔片27c到侧壁SW的选择栅极G2a的厚度表示为Dsw，接触器设置构造体10a的存储器栅极G8a与第一选择栅极G2a之间的侧壁隔片27c的厚度表示为Dsp时，将存储器栅极G1a、G1b、接触器设置构造体10a、11a、10b、11b、侧壁隔片27a、27c、第一选择栅极G2a、G2b及第二选择栅极G3a、G3b形成为满足Dp＜(2×Dsp)﹢(2×Dsw)的关系。
半导体装置1中，通过满足上述式，在存储器栅极G1a(G1b)的侧壁的侧壁隔片27a和与所述侧壁隔片27a相对配置的接触器设置构造体10a、11a(10b、11b)的侧壁的侧壁隔片27c之间的区域GP1，第一选择栅极G2a(G2b)和第二选择栅极G3a(G3b)可无间隙地形成。
并且，在该实施方式中，对存储器栅极G1a和接触器设置构造体10a配置在同一直线上的情况进行说明，但是，本发明并不限定于此，只要在存储器栅极G1a的侧壁的侧壁隔片27a和与所述侧壁隔片27a相对配置的接触器设置构造体10a的侧壁的侧壁隔片27c之间的区域GP1能够使第一选择栅极G1a无间隙地形成，则也可以采用其他的各种配置关系。
例如，还可以具有如下的结构：存储器栅极G1a和接触器设置构造体10a相对配置，但是存储器栅极G1a的中心线和接触器设置构造体10a的中心线具有偏差，或者存储器栅极G1a和接触器设置构造体10a没有在同一直线上。
另外，虽然对存储器栅极G1a和接触器设置构造体10a的宽度做成相同，但是，本发明并不限定于此，也可以是接触器设置构造体10a的宽度小于或者大于存储器栅极G1a的宽度。另外，在平面布局上，接触器设置构造体10a以棒状形成，但是，本发明并不限定于此，例如还可以具有L字形状或J字形状等其他各种外廓形状。
(1-3)关于写入选择存储器单元中向电荷存储层注入电荷的动作原理
接着，下面对本发明的半导体装置1中，例如向存储器单元3a的电荷存储层EC注入电荷而向所述存储器单元3a写入数据的情况进行简单的说明。在这种情况下，如图2所示，向电荷存储层EC注入电荷的存储器单元(称为写入选择存储器单元)3a中，通过接触器C4a(图1)从存储器栅线(未示出)向存储器栅构造体4a的存储器栅极G1a可被施加12V的电荷存储栅电压，并沿与所述存储器栅极G1a相对的存储器阱W1表面可形成沟道层(未示出)。
此时，第一选择栅构造体5a中，可以通过接触器C5a(图1)从第一选择栅线(未示出)向第一选择栅极G2a施加0V的栅截止电压，且向源区域D1可施加0V的源截止电压。由此，第一选择栅构造体5a中，能够在与第一选择栅极G2a相对的存储器阱W1表面不形成沟道层，从而阻断源区域D1与存储器栅构造体4a的沟道层的电连接，阻止电压从源区域D1施加到存储器栅构造体4a的沟道层。
另外，第二选择栅构造体6a中，通过接触器C6a(图1)可从第二选择栅线(未示出)向第二选择栅极G3a施加1.5V的第二选择栅电压，且向漏区域D2施加0V的电荷存储位电压。由此，第二选择栅构造体6a中，在与第二选择栅极G3a相对的存储器阱W1中形成沟道层而成为导通状态，漏区域D2与存储器栅构造体4a的沟道层电连接，从而使存储器栅构造体4a的沟道层可成为0V的电荷存储位电压。并且，此时，向存储器阱W1可被施加与电荷存储位电压相同的0V的基板电压。
这样，存储器栅构造体4a中，存储器栅极G1a成为12V，沟道层成为0V，从而存储器栅极G1a与沟道层之间产生12V的大的电压差，通过因大的电压差而发生的量子隧道效应，向电荷存储层EC可注入电荷，使其成为写入数据的状态。
(1-4)关于高电压的电荷存储栅电压施加于存储器栅极的写入非选择存储器单元中，不向电荷存储层注入电荷的动作原理
通过本发明的制造方法制造的半导体装置1中，例如不向存储器单元3a的电荷存储层EC注入电荷时，向存储器栅极G1a施加与写入数据时相同的高电压的电荷存储栅电压，通过第一选择栅构造体5a阻断源区域D1与存储器栅构造体4a的沟道层的电连接，且通过第二选择栅构造体6a阻断漏区域D2与存储器栅构造体4a的沟道层的电连接，从而能够阻止向存储器栅构造体4a的电荷存储层EC的电荷注入。
实际上，此时，不向电荷存储层EC注入电荷的存储器单元(称为写入非选择存储器单元)3a的存储器栅构造体4a中，通过向存储器栅极G1a施加12V的电荷存储栅电压，因此电荷存储栅电压会传递至存储器阱W1，沿着与所述存储器栅极G1a相对的存储器阱W1表面可形成沟道层。
第一选择栅构造体5a中，通过接触器C5a(图1)从第一选择栅线(未示出)向第一选择栅极G2a可施加0V的栅截止电压，向源区域D1可施加0V的源截止电压。由此，存储器单元3a的第一选择栅构造体5a中，与第一选择栅极G2a相对的存储器阱W1成为非导通状态，从而可阻断源区域D1与存储器栅构造体4a的沟道层的电连接。
另外，进一步，第二选择栅构造体6a中，通过接触器C6a(图1)从第二选择栅线(未示出)向第二选择栅极G3a可施加1.5V的第二选择栅电压，向漏区域D2可施加1.5V的断电压。由此，所述第二选择栅构造体6a中，与第二选择栅极G3a相对的存储器阱W1成为非导通状态，从而可阻止漏区域D2与存储器栅构造体4a的沟道层的电连接。
这样，存储器单元3a的存储器栅构造体4a中，在两侧的第一选择栅构造体5a和第二选择栅构造体6a的下部存储器阱W1成为非导通状态，因此，成为通过存储器栅极G1a在存储器阱W1表面形成的沟道层可处于与漏区域D2和源区域D1的电连接被阻断的状态，在所述沟道层的周边可形成耗尽层。
在此，存储器栅构造体4a中，上部栅绝缘膜23b、电荷存储层EC及下部栅绝缘膜23a的三层结构所得到的电容(以下，称为栅绝缘膜电容)C2和形成在存储器阱W1内、且包围沟道层的耗尽层的电容(以下，称为耗尽层电容)C1可以视为串联连接的结构，因此，例如假设栅绝缘膜电容C2为耗尽层电容C1的三倍时，沟道层的沟道电位Vch可以通过下述式得出9V。
[数1]
由此，存储器栅构造体4a中，即使向存储器栅极G1a被施加12V的电荷存储栅电压，存储器阱W1中被耗尽层包围的沟道层的沟道电位Vch成为9V，因此，存储器栅极G1a与沟道层之间的电压差成为3V而较小，结果，不会发生量子隧道效应，从而能够阻止电荷注入到电荷存储层EC。
进一步，所述存储器单元3a中，在存储器栅构造体4a与第一选择栅构造体5a之间的存储器阱W1的区域和存储器栅构造体4a与第二选择栅构造体6a之间的存储器阱W1的区域，没有形成有杂质浓度高的杂质扩散区域，因此，在形成于存储器阱W1表面周边的沟道层的周边，能够可靠地形成耗尽层，从而通过所述耗尽层能够阻止沟道电位Vch从沟道层到达第一选择栅构造体5a和第二选择栅构造体6a的各栅绝缘膜25a、25b。
由此，存储器单元3a中，即使相应于漏区域D2的低电压的位电压和源区域D1的低电压的源电压将第一选择栅构造体5a和第二选择栅构造体6a的栅绝缘膜25a、25b的各膜厚度形成得薄，由于可以通过耗尽层阻断沟道层的沟道电位Vch到达栅绝缘膜25a、25b，因此能够防止基于沟道电位Vch的栅绝缘膜25a、25b的绝缘被破坏。
(2)半导体装置的制造方法
对于具有上述的结构的半导体装置1，通过下面所述的制造工序，将接触器设置构造体10a、11a、10b、11b和能够独立地控制的第一选择栅极G2a、G2b及第二选择栅极G3a、G3b至少可通过光掩膜工序来制造。图5示出图1的A-A′部分的侧剖面结构。在这种情况下，首先，如图5A所示，准备半导体基板S，然后通过浅沟道隔离(Shallow Trench Isolation；STI)法等，在存储器电路区域ER1及周边电路区域ER2的境界等其他预定位置形成由绝缘部件构成的元件隔离层20。
接着，为了注入杂质，通过热氧化法等在半导体基板S表面形成牺牲氧化膜30a，然后例如通过离子注入法向周边电路区域ER2注入P型杂质或者N型杂质，由此形成P型逻辑阱W2和N型逻辑阱W3。
接着，使用专门用于存储器电路区域ER1加工的第一光掩膜(未示出)，利用光刻法技术和蚀刻技术对抗蚀剂实施图案化处理，如与图5A对应的部分使用相同符号的图5B所示，形成使存储器电路区域ER1露出、且覆盖周边电路区域ER2的抗蚀剂Rm1。
接着，通过经图案化处理的抗蚀剂Rm1，只向存储器电路区域ER1注入P型杂质，形成存储器阱W1。进一步，向存储器电路区域ER1表面注入N型杂质，在与之后形成的存储器栅极G1a、G1b和侧壁隔片27a(图2)相对的基板表面形成沟道形成层(未示出)，然后将所述抗蚀剂Rm1照原样使用，利用氟酸等来去除存储器电路区域ER1的牺牲氧化膜30a(第一光掩膜加工工序)。
并且，第一光掩膜加工工序中，作为半导体基板S使用P型基板的情况下，可以省略通过向半导体基板S注入P型杂质来形成存储器阱W1的工序。
接着，在去除抗蚀剂Rm1后，如与图5B对应的部分使用相同符号的图5C所示，在存储器电路区域ER1和周边电路区域ER2的整个表面，形成依次将下部栅绝缘膜23a、电荷存储层EC及上部栅绝缘膜23b以层状层叠的ONO膜，然后在上部栅绝缘膜23b上形成将成为存储器栅极G1a、G1b的层状的存储器栅极用导电层35。接着，利用热氧化法或化学气相沉积(Chemical Vapor Deposition；CVD)法等，在存储器栅极用导电层35上形成由绝缘部件构成的保护绝缘膜30b。
接着，使用专门用于存储器电路区域ER1加工的第二光掩膜(未示出)，利用光刻法技术和蚀刻技术对抗蚀剂实施图案化处理，如与图5C对应的部分使用相同符号的图6A所示，仅在存储器栅构造体4a、4b的形成预定位置和接触器设置构造体10a、11a、10b、11b的形成预定位置形成抗蚀剂Rm2，通过利用所述抗蚀剂Rm2对存储器栅极用导电层35实施图案化处理，形成存储器栅极G1a、G1b和与所述存储器栅极G1a、G1b分割的小片的存储器栅极G8a、G9a、G8b，G9b(第二光掩膜加工工序)。
在该实施方式中，存储器栅极用导电层35通过抗蚀剂Rm2可被图案化处理为使得存储器栅极G1a(G1b)和与所述存储器栅极G1a(G1b)分割的小片的存储器栅极G8a、G9a(G8b、G9b)配置在同一直线上。
另外，如图7所示，此时，在利用抗蚀剂Rm2形成的存储器栅极G1a(G1b)的侧壁与小片的存储器栅极G8a、G9a(G8b、G9b)的侧壁之间，形成相隔规定距离且相对配置的电极间区域GP2。
接着，去除抗蚀剂Rm2后，如与图6A对应的部分使用相同符号的图6B所示，将存储器栅极G1a、G1b和小片的存储器栅极G8a、G9a、G8b，G9b的各形成位置以外露出的上部栅绝缘膜23b和电荷存储层EC依次去除(去除ON膜)，形成与经图案化处理的存储器栅极G1a、G1b和小片的存储器栅极G8a、G9a、G8b，G9b一同残留的上部栅绝缘膜23b和电荷存储层EC。
由此，在存储器电路区域ER1可形成依次层叠下部栅绝缘膜23a、电荷存储层EC、上部栅绝缘膜23b及存储器栅极G1a(G1b)的存储器栅构造体4a(4b)，另外，栅接触和阻断区域ER12、ER13中，在元件隔离层20上可形成与存储器栅构造体4a(4b)一样电荷存储层EC、上部栅绝缘膜23b及存储器栅极G1a(G1b)依次层叠的接触器设置构造体10a、11a(10b、11b)(接触器构造体形成工序)。
接着，如与图6B对应的部分使用相同符号的图6C所示，在存储器电路区域ER1和周边电路区域ER2的整个表面形成保护绝缘膜30c。顺便说一下，虽然在该实施方式中对在整个表面形成一层保护绝缘膜30c的情况进行说明，但是，本发明并不限定于此，例如，还可以在整个表面形成依次层叠氧化膜系绝缘膜和氮化膜系绝缘膜的两层保护绝缘膜。
在此形成的保护绝缘膜30c将成为之后形成在存储器栅构造体4a(4b)和接触器设置构造体10a、11a(10a、11b)的各侧壁的侧壁隔片27a、27c，因此，其厚度相当于上述的式Dp＜(2×Dsp)﹢(2×Dsw)中表示的接触器设置构造体10a的存储器栅极G8a与第一选择栅极G2a之间的侧壁隔片27c的厚度的Dsp。因此，保护绝缘膜30c形成为满足上述的式Dp＜(2×Dsp)﹢(2×Dsw)。
接着，通过对保护绝缘膜30c实施回蚀处理，如与图6C对应的部分使用相同符号的图8A所示，形成覆盖存储器栅构造体4a、4b的周边的侧壁隔片27a，同时形成覆盖图中未示出的接触器设置构造体10a、11a、10b、11b的周边的侧壁隔片27c(侧壁隔片形成工序)。接着，使用专门用于存储器电路区域ER1的加工的第三光掩膜(图中未示出)，利用光刻法技术和蚀刻技术对抗蚀剂实施图案化处理，如与图8A对应的部分使用相同符号的图8B所示，形成覆盖周边电路区域ER2的整个表面且使存储器电路区域ER1露出的抗蚀剂Rm3。
接着，利用所述抗蚀剂Rm3，向成为第一选择栅构造体5a、5b(图2)的形成预定位置和第二选择栅构造体6a、6b(图2)的形成预定位置的存储器电路区域ER1注入杂质，在之后形成的第一选择栅极G2a、G2b和第二选择栅极G3a、G3b相对的基板表面上形成沟道形成层(图中未示出)(第三光掩膜加工工序)。
接着，去除抗蚀剂Rm3，然后利用氟酸等来去除周边电路区域ER2的牺牲氧化膜30a，如与图8B对应的部分使用相同符号的图8C所示，通过热氧化法等，在存储器电路区域ER1的第一选择栅极G2a、G2b(图1)和第二选择栅极G3a、G3b(图1)的形成预定位置形成栅绝缘膜25a、25b的同时，在周边电路区域ER2的逻辑栅极G5、G6(图1)的形成预定位置形成栅绝缘膜29a、29b。
接着，如与图8C对应的部分使用相同符号的图9A所示，在存储器电路区域ER1和周边电路区域ER2，通过之后的加工形成将成为第一选择栅极G2a、G2b、第二选择栅极G3a、G3b及一逻辑栅极G5的、层状的例如N型的导电层37，同时在周边电路区域ER2形成将成为另一逻辑栅极G6的层状的P型反向导电层38。
接着，使用专门用于存储器电路区域ER1加工的第四光掩膜(图中未示出)，利用光刻法技术和蚀刻技术对抗蚀剂实施图案化处理，利用所述抗蚀剂加工存储器电路区域ER1的导电层37(第四光掩膜加工工序(选择栅极形成用光掩膜加工工序))。如与图9A对应的部分使用相同符号的图9B所示，通过抗蚀剂Rm4，覆盖周边电路区域ER2的整个表面，并对露出于存储器电路区域ER1的导电层37(图9A)进行回蚀。由此，周边电路区域ER2中，被抗蚀剂Rm4覆盖的导电层37和反向导电层38照原样残留。另外，存储器电路区域ER1中，露出的导电层37被回蚀，沿着存储器栅构造体4a、4b的侧壁的侧壁隔片27a和接触器设置构造体10a、11a、10b、11b的侧壁的侧壁隔片27c形成侧壁形状的选择栅极Ga、Gb。
并且，图10是相对于图1所示的完成时的半导体装置1的存储器电路区域ER1的平面布局，叠加沿着各存储器栅构造体4a、4b和接触器设置构造体10a、11a、10b、11b的周边形成的侧壁形状的选择栅极Ga、Gb时的示意图。
如图10所示，未分割状态的选择栅极Ga中，围绕存储器栅极G1a的周边的区域和围绕与存储器栅极G1a电隔离的接触器设置构造体10a、11a的周边的区域一体地形成，存储器栅极G1a的侧壁的侧壁隔片27a与接触器设置构造体10a、11a的侧壁的侧壁隔片27c相对的区域GP1可无间隙地形成。
并且，在该实施方式中，非隔离状态的选择栅极Ga中，存储器栅极Ga以直线形状形成，因此，以包围向一方向延伸的存储器栅极G1a的周边的方式围绕的长四边形的区域和以包围接触器设置构造体10a、11a的各周边的方式围绕的短四边形的各区域具有一体地形成的形状。
其中，形成在存储器电路区域ER1的导电层37和通过对所述导电层37实施回蚀来形成的选择栅极Ga、Gb中，导电层37的膜厚度和所述导电层37的回蚀条件被设定为满足上述式Dp＜(2×Dsp)﹢(2×Dsw)。
通过将各工序的制造条件设定为满足所述式，如示出图10的D-D′部分的侧剖面结构的图11所示，在存储器栅极G1a的侧壁的侧壁隔片27a与接触器设置构造体10a的侧壁的侧壁隔片27c相对配置的区域GP1，即使对导电层37实施回蚀处理后，所述导电层37仍然无间隙地残留，结果，从存储器栅极G1a的侧壁的侧壁隔片27a到接触器设置构造体10a的侧壁的侧壁隔片27c可形成选择栅极Ga。
并且，形成在存储器栅极G1a的侧壁的侧壁隔片27a与接触器设置构造体10a的侧壁的侧壁隔片27c之间的选择栅极Ga是通过导电层37被回蚀处理来形成，因此，在离相对配置的各侧壁隔片27a、27c最远的、侧壁隔片27a、27c之间的大致中心附近上，选择栅极Ga的膜厚度形成为最薄，在侧壁隔片27a、27c之间的中心附近顶部表面朝向基板表面以“く”状凹陷。
并且，此时，如图9B所示，向没有被抗蚀剂Rm4覆盖的存储器电路区域ER1，可以通过离子注入法等注入低浓度的N型杂质，在向外部露出的存储器阱W1的表面形成延伸区域Eta，然后，去除抗蚀剂Rm4。
接着，在该实施方式中，使用光掩膜(图中未示出)，利用光刻法技术和蚀刻技术对抗蚀剂实施图案化处理，利用所述抗蚀剂对周边电路区域ER2的导电层37和反向导电层38实施图案化处理，在栅绝缘膜29a、29b上形成逻辑栅极G5、G6，此时可以照原样利用在形成逻辑栅极G5、G6时使用的抗蚀剂，同时去除存储器电路区域ER1的选择栅极Ga、Gb的一部分。
在该实施方式中，如与图9A对应的部分使用相同符号的图12A所示，周边电路区域ER2中，在逻辑栅构造体7a、7b的形成预定位置配置以与之后形成的所述逻辑栅构造体7a、7b的外廓形状匹配地形成的抗蚀剂Rr1a。由此，周边电路区域ER2中，向外部露出的导电层37和反向导电层38被去除，而被抗蚀剂Rr1a覆盖的导电层37和反向导电层38将残留。这样，在周边电路区域ER2形成与抗蚀剂Rr1a的外廓形状匹配的逻辑栅极G5、G6，在栅绝缘膜29a、29b上形成层叠逻辑栅极G5、G6的逻辑栅构造体7a、7b。
此时，存储器电路区域ER1中，整个表面几乎都被抗蚀剂Rr1b覆盖，其中只有在选择栅极阻断部13、14、15、16的形成预定位置，以与所述栅极切断部13、14、15、16的外廓形状匹配地在抗蚀剂Rr1b形成开口部。
在此，图10示出选择栅极Ga、Gb的一部分被去除而形成选择栅极阻断部13、14、15、16的形成预定位置pf1、pf2、pf3、pf4。配置在存储器电路区域ER1的抗蚀剂Rr1b中，只有在这些形成预定位置pf1、pf2、pf3、pf4形成开口部，通过去除从所述抗蚀剂Rr1b的开口部露出的选择栅极Ga、Gb的导电层，以与所述抗蚀剂Rr1b的开口部的外廓形状匹配的方式形成分割选择栅极Ga、Gb的选择栅极阻断部13、14、15、16。
例如，图12B示出在图1的B-B′部分形成选择栅极阻断部13、15时的侧剖面结构。抗蚀剂Rr1b的开口部H1、H3中，去除露出的选择栅极Ga、Gb，形成具有如图12B所示的所述抗蚀剂Rr1b的开口部H1、H3的外廓形状的选择栅极阻断部13、15。
并且，此时，抗蚀剂Rr1b的开口部H1、H3中除了露出选择栅极Gb之外，还露出侧壁隔片27a和栅绝缘膜29b。因此，此时，从抗蚀剂Rr1b的开口部H1、H3露出的侧壁隔片27a和栅绝缘膜25a也可被去除一部分。由此，从开口部H1、H3露出的区域因侧壁隔片27a被去除而在侧壁隔片27a的顶部附近可形成缺损部40的同时，通过去除栅绝缘膜25a以及元件隔离层20的一部分表面来在所述元件隔离层20上可形成塌陷的凹陷部30。
如此，存储器电路区域ER1中，在选择栅极Ga(Gb)的多个位置，通过去除所述选择栅极Ga(Gb)来分割选择栅极Ga(Gb)。这样，能够从一体的选择栅极Ga(Gb)设置第一选择栅极G2a(G2b)和第二选择栅极G3a(G3b)，所述第一选择栅极G2a(G2b)包围一接触器设置构造体10a(10b)，且沿着存储器栅极G1a(G1b)的一侧壁的侧壁隔片27a以侧壁形状形成，所述第二选择栅极G3a(G3b)包围另一接触器设置构造体11a(11b)，且沿着存储器栅极G1a(G1b)的另一侧壁的侧壁隔片27a以侧壁形状形成。
然后，例如通过灰化等来去除抗蚀剂Rr1a、Rr1b后，使用被图案化为N型用或P型用的抗蚀剂，在周边电路区域ER2，通过离子注入法等注入N型杂质或者P型杂质，如图12A(然而，在图12A中照样示出利用该工序应被去除的抗蚀剂Rr1a、Rr1b)所示，在向外部露出的一逻辑阱W2的基板表面形成有N型延伸区域ETa的同时，在同样地向外部露出的另一逻辑阱W3的基板表面形成有P型延伸区域ETb。
接着，去除所述抗蚀剂后，经过形成侧壁SW的工序和其他工序，如通过离子注入法等向所需的位置注入高浓度的N型杂质或P型杂质来形成源区域D1、D3和漏区域D2的工序、形成硅化物SC的工序等后，以覆盖所述存储器单元3a、3b、3c、3d、3e、3f和接触器设置构造体10a、11a、10b、11b、周边电路18、19的方式形成层间绝缘层21。
接着，从一接触器设置构造体10a(10b)的顶部跨着第一选择栅极G2a(G2b)而到基板表面，在层间绝缘层21形成接触器孔。另外，从另一接触器设置构造体11a(11b)的顶部跨着第二选择栅极G3a(G3b)而到基板表面，在层间绝缘膜21形成接触器孔。进一步，此时，在其他所需的位置的层间绝缘层21也形成接触器孔。
接着，通过向各接触器孔注入导电部件来在各接触器孔形成柱状的接触器C1、C2、C3、…等。此时，例如，关注接触器设置构造体10a、11a、11b、11b中的一个接触器设置构造体10a时，可以形成从接触器设置构造体10a的平坦的顶部跨着第一选择栅极G2a而到基板表面立设的具有长方形剖面的接触器C5a。通过依次实施所述各工序，可以制造具有如图1、图2、图3及图4所示结构的半导体装置1。
(3)作用及效果
对于以上结构，半导体装置1中，设置接触器设置构造体10a、11a(10b、11b)，其具有与存储器栅构造体4a(4b)一样的依次层叠电荷存储层EC、上部栅绝缘膜23b及存储器栅极G8a、G9a(G8b、G9b)的结构，且与存储器栅构造体4a(4b)电隔离。另外，半导体装置1中，设置有从存储器栅构造体4a(4b)到一接触器设置构造体10a、11a(10b、11b)连续设置的侧壁形状的第一选择栅极G2a(G2b)和第二选择栅极G3a(G3b)。
另外，半导体装置1中，设置有一接触器C5a(C5b)和另一接触器C6a(C6b)，所述一接触器C5a(C5b)立设在从一接触器设置构造体10a(10b)的顶部跨着侧壁隔片27c和第一选择栅极G2a(G2b)而到基板表面的区域，所述另一接触器C6a(C6b)立设在从另一接触器设置构造体11a(11b)的顶部跨着侧壁隔片27c和第二选择栅极G3a(G3b)而到基板表面的区域，并且，通过一接触器C5a(C5b)电连接第一选择栅极G2a(G2b)与上层的一配线层，通过另一接触器C6a(C6b)电连接第二选择栅极G3a(G3b)与上层的另一配线层。
因此，半导体装置1中，例如从与存储器栅构造体4a一样由电荷存储层Ec、上部栅绝缘膜23b及存储器栅极G8a的层构成的接触器设置构造体10a的平坦的顶部跨至第一选择栅极G2a设置了接触器C5a，因此，不具有如现有的升起到存储器栅构造体110的顶部的升起部102b(图13)，相应地可缩短离上层的配线层的距离，能够降低接触器C2等的长径比，从而能够防止接触器的阻抗增大。另外，半导体装置1中，由于不具有如现有的升起到存储器栅构造体110的顶部的升起部102b，因此，能够相应地使接触器设置构造体10a和上层的配线层离远，因此能够防止与上层的配线层的接触不良。
另外，本发明的半导体装置1的制造方法中，通过在存储器电路区域ER1依次对层状的存储器栅极用导电层35、层状的上部栅绝缘膜23b及层状的电荷存储层EC实施图案化处理来形成由存储器栅极G1a、上部栅绝缘膜23b、电荷存储层EC、下部栅绝缘膜23a构成的存储器栅构造体4a、4b时，形成借用与所述存储器栅构造体4a、4b相同的层而形成且与存储器栅构造体4a、4b电隔离的接触器设置构造体10a、11a、10b、11b(图6A和图7)。
另外，半导体装置1的制造方法中，在形成有由侧壁隔片27a、27c覆盖的存储器栅构造体4a、4b和接触器设置构造体10a、11a、10b、11b的存储器电路区域ER1(图8A)和周边电路区域ER2形成栅绝缘膜25a、25b、25c、29a、29b，然后在所述栅绝缘膜25a、25b、25c、29a、29b上形成导电层37和反向导电层38(图9A)，然后使周边电路区域ER2的导电层37和反向导电层38照原样残留，而对存储器电路区域ER1的导电层37实施回蚀处理。
由此，半导体装置1的制造方法中，可以形成在存储器栅极4a、4b和接触器设置构造体10a、11a、10b、11b的周边连续设置、且沿着侧壁隔片27a、27c以侧壁形状形成的选择栅极Ga、Gb(图9B、图10及图11)。
进一步，在该半导体装置1的制造方法中，利用通过光掩膜被图案化处理的抗蚀剂Rr1a来对周边电路区域ER2的导电层37和反向导电层38实施图案化处理，由此在栅绝缘膜29a、29b上形成逻辑栅极G5、G6，并且照原样利用形成所述逻辑栅极G5、G6时使用的抗蚀剂Rr1a、Rr1b，来去除存储器电路区域ER1的选择栅极Ga、Gb的一部分，使得所述选择栅极Ga、Gb分割。
由此，半导体装置1的制造方法中，可以形成包围一接触器设置构造体10a(10b)的周边的第一选择栅极G2a(G2b)和与所述第一选择栅极G2a(G2b)电隔离且包围另一接触器设置构造体11a(11b)的周边的第二选择栅极G3a(G3b)(图12、图13)。
这样，半导体装置1的制造方法中，在实施形成周边电路区域ER2的逻辑栅极G5、G6的光掩膜工序时，同时分割存储器电路区域ER1的选择栅极Ga、Gb，从而可以形成沿着存储器栅极G1a、G1b相对配置且电隔离的第一选择栅极G2a、G2b和第二选择栅极G3a、G3b。
另外，半导体装置1的制造方法中，在以覆盖存储器单元3a、3b、3c、3d、3e、3f和接触器设置构造体10a、11a、10b、11b等的方式形成层间绝缘层21后，从接触器设置构造体10a、11a、10b、11b的顶部跨着第一选择栅极G2a、G2b或第二选择栅极G3a、G3b的任一方而穿设接触器孔，在所述接触器孔中填充导电部件。
由此，本发明中，可以形成从接触器设置构造体10a、11a、10b、11b的顶部跨着第一选择构造体5a、5b或第二选择栅构造体6a、6b的任一方的接触器C5a、C5b、C6a、C6b，可以通过所述接触器C5a、C5b、C6a、C6b，连接位于存储器栅构造体4a、5b上层的配线层与第一选择栅极G2a、G2b或第二选择栅极G3a、G3b。
(4)省略第三光掩膜加工工序的另一实施方式的制造方法
上述的实施方式中，关注利用专门用于存储器电路区域ER1的加工的专用光掩膜对抗蚀剂实施图案化处理的专用光掩膜工序，总共实施第一光掩膜加工工序、第二光掩膜加工工序、第三光掩膜加工工序及用于形成选择栅极的第四光掩膜加工工序(用于形成选择栅极的光掩膜加工工序)四个工序，但是，本发明并不限定于此，也可以总共实施第一光掩膜加工工序、第二光掩膜加工工序及用于形成选择栅极的光掩膜加工工序(对应于所述第四光掩膜加工工序)，而不实施第三光掩膜加工工序的杂质注入。
即，即使不实施第三光掩膜工序的杂质注入也最终形成的第一选择栅构造体5a、5b和第二选择栅构造体6a、6b的阈值电压(Vth)达到期望的值时，无需进行第三光掩膜加工工序，因此可以省略所述第三光掩膜加工工序。
实际上，省略所述第三光掩膜加工工序的制造方法中，如图8A所示，在形成覆盖存储器栅构造体4a、4b(图6B)的周边的侧壁隔片27a(侧壁隔片形成工序)后，利用氟酸等来去除周边电路区域ER2的牺牲氧化膜30a，如图8C所示，通过热氧化法等，在存储器电路区域ER1的第一选择栅极G2a、G2b(图1)和第二选择栅极G3a、G3b(图1)的形成预定位置上形成栅绝缘膜25a、25b的同时，在周边电路区域ER2的逻辑栅极G5、G6(图1)的形成预定位置上也形成栅绝缘膜29a、29b。然后，与上述的实施方式的制造方法一样，可以经过图9～图12所示的制造工序制造图1所示的半导体集成电路装置1。
省略第三光掩膜加工工序的所述实施方式中，对于一般的周边电路的制造工序，可以仅增加相当于3个光掩膜的制造工序，能够组装存储器单元3a、3b、3c、3d、3e、3f，其中，以夹住存储器栅极G1a、G1b的方式配置有第一选择栅极G2a、G2b和第二选择栅极G3a、G3b，且能够独立地控制第一选择栅极G2a、G2b和第二选择栅极G3a、G3b。
(5)其他实施方式
并且，本发明并不限定于本实施方式，在本发明的要旨的范围内可以进行各种变形实施，例如，存储器单元3a、3b、3c、3d、3e、3f的数量、周边电路18、19的数量、接触器设置构造体10a、11a、10b、11b的数量、选择栅极阻断部13、14、15、16的数量等可以采用各种数量，另外，存储器阱W1和逻辑阱W2、W3的导电型也可以是N型或P型的任何一种。进一步，可以设置三个以上的接触器设置构造体10a、11a、…，或者可以设置三个以上的选择栅极阻断部。
另外，上述的实施方式中，作为选择栅极对适用了通过选择栅极阻断部13、14、15、16来分割未分割的选择栅极Ga、Gb且能够独立地进行控制的第一选择栅极G2a、G2b和第二选择栅极G3a、G3b的情况进行了说明。
但是，本发明并不限定于此，也可以将未分割而一体形成的选择栅极Ga、Gb无需分割，而是可以将包围存储器栅极G1a、G1b状态的选择栅极Ga、Gb作为侧壁型栅极来照原样使用。在这种情况下，图10中，例如两个接触器设置构造体10a、11a中，一个接触器设置构造体10a可以设置在选择栅极Ga中。这样的半导体装置中，通过将接触器C5a以从接触器设置构造体10a的顶部跨着侧壁隔片27a和选择栅极Ga的方式立设，由此从一个接触器C5a向选择栅极Ga施加电压，从而能够与存储器栅极G1a不同地独立地控制选择栅极Ga，能够得到与上述的实施方式相同的效果。
并且，上述的实施方式中，说明了如下的情况：作为选择栅极阻断部，通过去除选择栅极Ga的一部分来进行了物理性阻断，由此从选择栅极Ga形成第一选择栅极G2a和第二选择栅极G3a。但是，本发明并不限定于此，例如，也可以在选择栅极Ga上设置具有反向导电型的反向导电型电极阻断层或者本征半导体层的选择栅极阻断部，通过选择栅极阻断部，在选择栅极形成PIN接合结构、NIN接合结构、PIP接合结构、NPN接合结构或PNP接合结构，使选择栅极电隔离而形成第一选择栅极G2a和第二选择栅极G3a。
另外，上述的实施方式中，说明了如下的情况：作为选择栅极，设置了选择性地向与存储器栅极G1a相对的基板表面的沟道层施加电压的第一选择栅极G2a和第二选择栅极G3a。但是，本发明并不限定于此，也可以是，对于存储器栅极G1a，设置具有选择所述存储器栅极G1a的功能的第一选择栅极G2a或第二选择栅极G3a中的任何一个。
进一步，上述的实施方式中，首先对形成存储器栅构造体4a的半导体装置1进行说明，但是，本发明并不限定于此，也可以适用于形成栅极和在所述栅极夹着侧壁隔片形成侧壁型栅极的各种半导体装置中。
虽然例如，在存储器栅构造体4a设置电荷存储层EC，但是半导体装置还可以是：栅构造体中没有设置电荷存储层，而是在基板上夹着栅绝缘膜具有栅极，并且设置具有由与所述栅极相同层形成的隔离栅极并与栅构造体电隔离的接触器设置构造体。在这种情况下，半导体装置中，设置有从栅构造体到接触器设置构造体连续设置的侧壁型栅极，以从接触器设置构造体的顶部跨着侧壁隔片和侧壁型栅极的方式立设有接触器。
进一步，在其他实施方式中，也可以从栅构造体到接触器设置构造体连续设置的侧壁型栅极与基板表面之间夹着栅绝缘膜设置电荷存储层。在这种情况下，具有侧壁型栅极的侧壁型栅构造体具有依次层叠下部栅绝缘膜、电荷存储层、上部栅绝缘膜及存储器栅极的结构。另外，在侧壁夹着侧壁隔片形成有侧壁型栅构造体的栅构造体中，在基板上夹着栅绝缘膜配置有栅极，接触器设置构造体的结构可以是具有与栅极相同层的隔离栅极的结构。
另外，上述的实施方式中，可以使接触器设置构造体10a、11a和选择栅极阻断部13、14等形成在各种不同的位置。
顺便说一下，上述的实施方式中，作为周边电路18、19，除了适用于形成在与存储器单元3a、3b、3c、3d、3e、3f相同区域的读出放大器、列译码器、行译码器等其他各种周边电路(直接周边电路)之外，还可以适用于形成在与存储器单元3a、3b、3c、3d、3e、3f不同区域的CPU(Central Processing Unit)、ASIC(Application-Specific Integrated Circuit)、输入输出电路等其他各种周边电路。
附图标记的说明
1：半导体装置
3a、3b、3c、3d、3e、3f：存储器单元
4a、4b：存储器栅构造体(栅构造体)
5a、5b：第一选择栅构造体
6a、6b：第二选择栅构造体
10a、11a、10b、11b：接触器设置构造体
Ga、Gb：选择栅极(侧壁型栅极)
G1a、G1b：存储器栅极(栅极)
G2a、G2b：第一选择栅极(侧壁型栅极)
G3a、G3b：第二选择栅极(侧壁型栅极)
G8a、G8b、G9a、G9b：存储器栅极(隔离存储器栅极)
EC：电荷存储层
20：元件隔离层(基板)
23a：下部栅绝缘膜
23b：上部栅绝缘膜
Rrla、Rrlb：抗蚀剂
W1：存储器阱(基板)
W2、W3：逻辑阱(基板)

Claims (8)

1.一种半导体装置，其特征在于，包括：
栅构造体，设置有栅极；
接触器设置构造体，具有由与所述栅极相同层构成的隔离栅极，并与所述栅构造体电隔离；
侧壁型栅极，在所述栅构造体的侧壁夹着侧壁隔片以侧壁形状形成，同时在所述接触器设置构造体的侧壁夹着所述侧壁隔片以侧壁形状形成，所述侧壁型栅极从所述栅构造体到所述接触器设置构造体连续设置；及
接触器，以从所述接触器设置构造体的顶部跨至所述侧壁隔片和所述侧壁型栅极的方式立设。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述栅极的侧壁的所述侧壁隔片和与所述侧壁隔片相对配置的所述隔离栅极的侧壁的所述侧壁隔片之间的区域，所述侧壁型栅极无间隙地形成。
3.根据权利要求1或2所述的半导体装置，其特征在于，
当所述栅极的侧壁与所述隔离栅极的侧壁的相隔距离表示为Dp，从所述栅极的侧壁的所述侧壁隔片开始的所述侧壁型栅极的厚度表示为Dsw，所述栅极与所述侧壁型栅极之间的所述侧壁隔片的厚度表示为Dsp时，成立Dp＜(2×Dsp)﹢(2×Dsw)的关系。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述栅极为存储器栅极，
所述栅构造体为依次层叠下部栅绝缘膜、电荷存储层、上部栅绝缘膜及所述存储器栅极的存储器栅构造体，
所述接触器设置构造体具有至少所述电荷存储层、所述上部栅绝缘膜、由与所述存储器栅极相同层构成的隔离存储器栅极依次层叠的结构，并与所述存储器栅构造体电隔离，
所述侧壁型栅极为具有选择所述存储器栅构造体的功能的选择栅极。
5.根据权利要求4所述的半导体装置，其特征在于，
所述选择栅极由第一选择栅极和第二选择栅极构成，所述第一选择栅极沿着所述存储器栅极的一侧壁的所述侧壁隔片以侧壁形状形成，所述第二选择栅极沿着所述存储器栅极的另一侧壁的所述侧壁隔片以侧壁形状形成，所述第一选择栅极与所述第二选择栅极电隔离。
6.一种半导体装置的制造方法，其特征在于，包括：
接触器设置构造体形成工序，形成具有栅极的栅构造体和接触器设置构造体，所述接触器设置构造体至少包括由与所述栅极相同层构成的隔离栅极，且与所述栅构造体电隔离；
侧壁隔片形成工序，沿着所述栅构造体和所述接触器设置构造体的各侧壁形成侧壁隔片；
侧壁型栅极形成工序，以覆盖侧壁被所述侧壁隔片覆盖的所述栅构造体和所述接触器设置构造体的方式形成导电层后，通过对所述导电层回蚀，由此形成在从所述栅构造体到所述接触器设置构造体的各侧壁夹着所述侧壁隔片以侧壁形状连续设置的侧壁型栅极；及
接触器形成工序，形成以从所述接触器设置构造体的顶部跨至所述侧壁型栅极的方式立设的接触器。
7.一种半导体装置的制造方法，其特征在于，包括：
接触器设置构造体形成工序，通过在基板上依次将下部栅绝缘膜、电荷存储层、上部栅绝缘膜及存储器栅极分别以层状层叠后对其实施图案化处理，由此形成依次层叠所述下部栅绝缘膜、所述电荷存储层、所述上部栅绝缘膜及所述存储器栅极的存储器栅构造体，同时依次层叠至少所述电荷存储层、所述上部栅绝缘膜、由与所述存储器栅极相同层构成的隔离存储器栅极，形成与所述存储器栅构造体电隔离的接触器设置构造体；
侧壁隔片形成工序，沿着所述存储器栅构造体和所述接触器设置构造体的各侧壁形成侧壁隔片；
选择栅极形成工序，以覆盖侧壁被所述侧壁隔片覆盖的所述存储器栅构造体和所述接触器设置构造体的方式形成导电层后，通过对所述导电层回蚀，由此形成在从所述存储器栅构造体到所述接触器设置构造体的各侧壁夹着所述侧壁隔片连续设置的侧壁形状的选择栅极；及
接触器形成工序，形成以从所述接触器设置构造体的顶部跨至所述选择栅极的方式立设的接触器。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，
在所述接触器设置构造体形成工序中，形成两个以上的所述接触器设置构造体，
在所述选择栅极形成工序中，作为所述选择栅极，形成侧壁形状的第一选择栅极和侧壁形状的第二选择栅极，所述第一选择栅极是在一所述接触器设置构造体和所述存储器栅构造体夹着所述侧壁隔片连续设置，所述第二选择栅极是在另一所述接触器设置构造体和所述存储器栅构造体夹着所述侧壁隔片连续设置，且与所述第一选择栅极电隔离；
在所述接触器形成工序中，形成以从一所述接触器设置构造体的顶部跨至所述第一选择栅极的方式立设的一所述接触器，和以从另一所述接触器设置构造体的顶部跨至所述第二选择栅极的方式立设的另一所述接触器。
CN201580054929.5A 2014-10-15 2015-10-06 半导体装置及其制造方法 Active CN107112237B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-211098 2014-10-15
JP2014211098 2014-10-15
PCT/JP2015/078336 WO2016060014A1 (ja) 2014-10-15 2015-10-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN107112237A true CN107112237A (zh) 2017-08-29
CN107112237B CN107112237B (zh) 2019-02-15

Family

ID=55746561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580054929.5A Active CN107112237B (zh) 2014-10-15 2015-10-06 半导体装置及其制造方法

Country Status (7)

Country Link
JP (1) JP5956093B1 (zh)
KR (1) KR101824376B1 (zh)
CN (1) CN107112237B (zh)
IL (1) IL251714B (zh)
SG (1) SG11201703063YA (zh)
TW (1) TWI610418B (zh)
WO (1) WO2016060014A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068726A (zh) * 2021-11-23 2022-02-18 武汉新芯集成电路制造有限公司 Pip电容器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5905630B1 (ja) * 2015-08-13 2016-04-20 株式会社フローディア 半導体集積回路装置の製造方法、および半導体集積回路装置
JP7026537B2 (ja) * 2018-03-07 2022-02-28 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060035435A1 (en) * 2004-08-11 2006-02-16 Renesas Technology, Corp. Semiconductor device and manufacturing method for semiconductor device to reduce the lithography masks
CN101866926A (zh) * 2009-04-16 2010-10-20 瑞萨电子株式会社 半导体存储装置及其制造方法
US20140106530A1 (en) * 2009-01-15 2014-04-17 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
CN103904081A (zh) * 2012-12-26 2014-07-02 爱思开海力士有限公司 非易失性存储器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936627B1 (ko) * 2008-12-24 2010-01-13 주식회사 동부하이텍 플래시 메모리 소자 및 이의 제조 방법
JP5638679B2 (ja) * 2009-01-15 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060035435A1 (en) * 2004-08-11 2006-02-16 Renesas Technology, Corp. Semiconductor device and manufacturing method for semiconductor device to reduce the lithography masks
US20140106530A1 (en) * 2009-01-15 2014-04-17 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
CN101866926A (zh) * 2009-04-16 2010-10-20 瑞萨电子株式会社 半导体存储装置及其制造方法
CN103904081A (zh) * 2012-12-26 2014-07-02 爱思开海力士有限公司 非易失性存储器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068726A (zh) * 2021-11-23 2022-02-18 武汉新芯集成电路制造有限公司 Pip电容器
CN114068726B (zh) * 2021-11-23 2023-12-08 武汉新芯集成电路制造有限公司 Pip电容器

Also Published As

Publication number Publication date
CN107112237B (zh) 2019-02-15
TW201622105A (zh) 2016-06-16
KR20170070123A (ko) 2017-06-21
IL251714A0 (en) 2017-06-29
KR101824376B1 (ko) 2018-01-31
WO2016060014A1 (ja) 2016-04-21
JP5956093B1 (ja) 2016-07-20
JPWO2016060014A1 (ja) 2017-04-27
TWI610418B (zh) 2018-01-01
SG11201703063YA (en) 2017-06-29
IL251714B (en) 2018-06-28

Similar Documents

Publication Publication Date Title
TWI693698B (zh) 基於兩個電晶體finfet的分離閘非揮發性浮閘快閃記憶體及製造方法
KR102504258B1 (ko) 반도체 소자 및 이의 제조방법
CN107112237B (zh) 半导体装置及其制造方法
JP5430981B2 (ja) 半導体記憶装置及びその製造方法
TWI575714B (zh) 三維記憶體
TWI610371B (zh) 半導體積體電路裝置之製造方法、及半導體積體電路裝置
CN106796940B (zh) 半导体集成电路装置的制造方法及半导体集成电路装置
JP5934452B1 (ja) 半導体集積回路装置の製造方法
JP2014207295A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant