CN112349782B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN112349782B CN112349782B CN202011223690.9A CN202011223690A CN112349782B CN 112349782 B CN112349782 B CN 112349782B CN 202011223690 A CN202011223690 A CN 202011223690A CN 112349782 B CN112349782 B CN 112349782B
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- body contact
- gate
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 238000002955 isolation Methods 0.000 claims abstract description 65
- 230000004888 barrier function Effects 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 229910021332 silicide Inorganic materials 0.000 claims description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 230000003071 parasitic effect Effects 0.000 abstract description 58
- 210000000746 body region Anatomy 0.000 abstract description 22
- 230000000903 blocking effect Effects 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000012212 insulator Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000165 glow discharge ionisation Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种半导体器件及其制造方法，所述半导体器件包括：衬底，包括自下向上依次形成的下层衬底、绝缘埋层和上层衬底，所述上层衬底包括体接触区和器件有源区；栅氧层，形成于所述上层衬底上，所述栅氧层从所述器件有源区上延伸至所述体接触区上；栅极层，至少形成于所述栅氧层上；阻挡层，形成于靠近所述器件有源区的体接触区上，且所述阻挡层将位于所述体接触区上方的所述栅极层掩埋在内。本发明的技术方案使得在对体区和源极区/漏极区之间实现隔离的同时，也使得寄生电容得到减小，从而使得截止频率得到提高。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
绝缘体上硅(SOI)结构包含下层硅衬底、绝缘埋层和上层硅衬底，与常规的硅衬底相比有诸多优点，例如：消除了闩锁效应、减小了器件的短沟道效应以及改善了抗辐照能力等，使得其广泛应用于射频、高压以及抗辐照等领域。
例如，目前已经将绝缘体上硅技术应用于射频领域(例如射频开关器件)，而截止频率是射频绝缘体上硅(RF-SOI)器件的最重要的参数之一。其中，实现最大截止频率的条件是输入电流Iin等于输出电流Iout，即栅极电流IGT等于漏极电流Idrain。
对于射频绝缘体上硅器件来说，如何抑制浮体效应，一直是SOI器件研究的热点之一。针对浮体效应的解决措施其中之一是采用体接触的方式使体区中积累的空穴得到释放，体接触就是在绝缘埋层上方、上层硅底部处于电学浮空状态的体区和外部相接触，使得空穴不在该区积累。但是，这样会导致体接触区的位于栅极下方的部分成为一个体接触寄生区，体接触寄生区与其上方的栅氧层(材质为氧化硅等相对介电常数较高的材料或者具有高介电常数(HiK)的材料)和栅极形成寄生电容，此寄生电容会导致栅极电流IGT增大，但是对漏极电流Idrain几乎没有提升，从而导致射频绝缘体上硅器件的截止频率降低。
因此，如何降低寄生电容，以提高射频绝缘体上硅器件的截止频率是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，使得在对体区和源极区/漏极区之间实现隔离的同时，也使得寄生电容得到减小，从而使得截止频率得到提高。
为实现上述目的，本发明提供了一种半导体器件，包括：
衬底，包括自下向上依次形成的下层衬底、绝缘埋层和上层衬底，所述上层衬底包括体接触区和器件有源区；
栅氧层，形成于所述上层衬底上，所述栅氧层从所述器件有源区上延伸至所述体接触区上；
栅极层，至少形成于所述栅氧层上；
阻挡层，形成于靠近所述器件有源区的所述体接触区上，且所述阻挡层将位于所述体接触区上方的所述栅极层掩埋在内。
可选的，所述绝缘埋层上形成有浅沟槽隔离结构，所述浅沟槽隔离结构包围所述体接触区和所述器件有源区。
可选的，所述体接触区位于所述器件有源区的一侧，所述栅极层从所述器件有源区上延伸至所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上。
可选的，所述栅极层的形状为T型，T型的“|”部位的一端位于所述体接触区的上方，T型的“|”部位的另一端从所述器件有源区上延伸至所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上，T型的“―”部位位于所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上；所述栅极层的形状为长方形，所述栅极层的一端位于所述体接触区的上方，所述栅极层的另一端从所述器件有源区上延伸至所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上。
可选的，所述半导体器件还包括侧墙，形成于所述栅极层的侧壁上。
可选的，所述半导体器件还包括源极区、漏极区和导电接触插栓，所述源极区和所述漏极区分别位于所述栅极层两侧的所述器件有源区中，所述导电接触插栓位于所述源极区、所述漏极区、所述体接触区和所述栅极层上的所述金属硅化物层上。
可选的，所述阻挡层的背向所述器件有源区的一侧至面向所述器件有源区的另一侧之间的距离为100nm～600nm。
可选的，还包括金属硅化物层，形成于所述栅极层和所述体接触区的未被所述阻挡层覆盖的区域上以及所述栅极层两侧的器件有源区上。
本发明还提供了一种半导体器件的制造方法，包括：
提供一衬底，所述衬底包括自下向上依次形成的下层衬底、绝缘埋层和上层衬底，所述上层衬底包括体接触区和器件有源区；
形成栅氧层于所述上层衬底上，所述栅氧层从所述器件有源区上延伸至所述体接触区上；
形成栅极层至少位于所述栅氧层上；
形成阻挡层于靠近所述器件有源区的所述体接触区上，且所述阻挡层将位于所述体接触区上方的所述栅极层掩埋在内。
可选的，所述绝缘埋层上形成有浅沟槽隔离结构，所述浅沟槽隔离结构包围所述体接触区和所述器件有源区。
可选的，所述体接触区位于所述器件有源区的一侧，所述栅极层从所述器件有源区上延伸至所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件，由于包括形成于上层衬底上的栅氧层，所述栅氧层从器件有源区上延伸至体接触区上；至少形成于所述栅氧层上的栅极层；形成于靠近所述器件有源区的所述体接触区上的阻挡层，且所述阻挡层将位于所述体接触区上方的所述栅极层掩埋在内，使得在对体区和源极区/漏极区之间实现隔离的同时，也使得寄生电容得到减小，从而使得截止频率得到提高。
2、本发明的半导体器件的制造方法，通过形成栅氧层于上层衬底上，所述栅氧层从器件有源区上延伸至体接触区上；形成栅极层至少位于所述栅氧层上；形成阻挡层于靠近所述器件有源区的所述体接触区上，且所述阻挡层将位于所述体接触区上方的所述栅极层掩埋在内，使得在对体区和源极区/漏极区之间实现隔离的同时，也使得寄生电容得到减小，从而使得截止频率得到提高。
附图说明
图1是现有的一种绝缘体上硅器件的俯视示意图；
图2是图1所示的绝缘体上硅器件沿A-A’方向的剖面示意图；
图3是图1所示的绝缘体上硅器件沿B-B’方向的剖面示意图；
图4是现有的另一种绝缘体上硅器件的俯视示意图；
图5是图4所示的绝缘体上硅器件沿C-C’方向的剖面示意图；
图6a～图6c是本发明实施例一的半导体器件的示意图；
图7是本发明实施例二的半导体器件的示意图；
图8是本发明一实施例的半导体器件的制造方法的流程图；
图9a～图9g是图8所示的半导体器件的制造方法中的器件示意图；
其中，附图1～图9g的附图标记说明如下：
10-下层衬底；11-绝缘埋层；12-上层衬底；121-体接触区；1211-体接触寄生区；1212-体接触掺杂区；122-器件有源区；1221-源极区；1222-漏极区；13-浅沟槽隔离结构；14-栅氧层；15-T型栅极；151-主栅；152-扩展栅；16-侧墙；20-下层衬底；21-绝缘埋层；22-上层衬底；221-体接触区；2211-体接触寄生区；2212-体接触掺杂区；222-器件有源区；2221-源极区；2222-漏极区；23-浅沟槽隔离结构；24-栅氧层；25-栅极层；251-主栅；252-扩展栅；26-侧墙；27-阻挡层；28-金属硅化物层；29-导电接触插栓。
具体实施方式
以图1至图5所示的现有的绝缘体上硅器件的结构为例，绝缘体上硅器件包括自下向上的下层衬底10、绝缘埋层11和上层衬底12，在上层衬底12中通过浅沟槽隔离结构13围成一有源区，有源区包括体接触区121和器件有源区122，有源区的上层衬底12上形成有T型栅极15，T型栅极15的侧壁上形成有侧墙16，T型栅极15与上层衬底12之间形成有栅氧层14，T型栅极15包括主栅151(T型的“|”部位)和扩展栅152(T型的“―”部位)，主栅151两侧的上层衬底12中分别形成有源极区1221和漏极区1222，源极区1221和漏极区1222之间为沟道区(未图示)，体接触区121的位于扩展栅152的背向主栅151一侧的区域通过离子注入形成了体接触掺杂区1212(用于与导电接触插栓电连接)，体接触区121的位于T型栅极15下方的区域成为了体接触寄生区1211，图1所示体接触寄生区1211位于主栅151的下方，图4所示的体接触寄生区1211同时位于主栅151和扩展栅152的下方，图4与图1相比，位于主栅151下方的体接触寄生区1211的面积减小。
其中，体接触寄生区1211并非有效的沟道区域，而是属于体接触器件特有的寄生电容区域，体接触寄生区1211与其上方的栅氧层14和T型栅极15构成寄生电容。输入电流Iin(即栅极电流IGT)与输出电流Iout(即漏极电流Idrain)存在如下公式：
Iin＝2πf(Vgs*CGS+Vgs*CGD+Vgs*CGOX)；
Iout＝gm*Vgs；
其中，Vgs为栅源电压，f为开启频率，CGS为栅源电容，CGD为栅漏电容，CGOX为体接触寄生区1211与其上方的栅氧层14和T型栅极15构成的寄生电容。gm为跨导，gm为漏极电流Iout的变化值与栅源电压Vgs的变化值之间的比值，反应栅极对MOS晶体管的沟道区的控制能力。
MOS晶体管每开启一次，栅极电容就充电一次，充电大小Q＝C*V，栅极电流Iin＝Q*f。其中，C＝CGS+CGD+CGOX，CGS+CGD等于沟道区的电容，那么，电容充电等效于在给沟道提供反型载流子，寄生电容CGOX充电电荷不会给沟道提供载流子，因此，降低寄生电容CGOX会降低栅极电流Iin，而不会降低漏极电流Iout。
当栅极电流Iin等于漏极电流Iout时，开启频率f为最大截止频率，此时，上述公式计算可得f＝gm/[2π(CGS+CGD+CGOX)]，根据此公式，当降低寄生电容CGOX时，由于漏极电流Iout不变，则跨导gm不变，那么，截止频率会增大。
那么，由上述内容可知，若降低或去除寄生电容CGOX，则可提高截止频率，因此，本发明提出了一种半导体器件及其制造方法，能够降低或去除体寄生电容CGOX，从而提高截止频率。
为使本发明的目的、优点和特征更加清楚，以下结合附图对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供了一种半导体器件，所述半导体器件包括衬底、栅氧层、栅极层和阻挡层，所述衬底包括自下向上依次形成的下层衬底、绝缘埋层和上层衬底，所述上层衬底包括体接触区和器件有源区；所述栅氧层形成于所述上层衬底上，所述栅氧层从所述器件有源区上延伸至所述体接触区上；所述栅极层至少形成于所述栅氧层上；所述阻挡层形成于靠近所述器件有源区的所述体接触区上，且所述阻挡层将位于所述体接触区上方的所述栅极层掩埋在内。
下面参阅图6a～图7详细描述本实施例提供的半导体器件，其中，图6a、图7是半导体器件的俯视示意图，图6b是图6a所示的半导体器件沿DD’方向的剖面示意图，图6c是图6a所示的半导体器件沿EE’方向的剖面示意图。
所述衬底包括自下向上依次形成的下层衬底20、绝缘埋层21和上层衬底22，所述上层衬底22包括体接触区221和器件有源区222。所述体接触区221紧邻所述器件有源区222。
所述下层衬底20和所述上层衬底22的材质可以为本领域技术人员熟知的任意合适的底材；所述绝缘埋层21为氧化硅、氮氧硅等绝缘材料。所述下层衬底20、绝缘埋层21和上层衬底22形成SOI衬底。
所述绝缘埋层21上形成有浅沟槽隔离结构23；根据所述体接触区221和所述器件有源区222的版图的设计，在所述上层衬底22中形成所述浅沟槽隔离结构23，所述浅沟槽隔离结构23包围所述体接触区221和所述器件有源区222，所述浅沟槽隔离结构23的底面与所述绝缘埋层21接触，所述浅沟槽隔离结构23的顶面与所述上层衬底22的顶面齐平或略高于所述上层衬底22的顶面。所述浅沟槽隔离结构23的材质可以为氧化硅或氮氧硅等。
所述栅氧层24形成于所述上层衬底22上，所述栅氧层24从所述器件有源区222上延伸至所述体接触区221上，且所述栅氧层24仅位于部分的所述器件有源区222上和部分的所述体接触区221上。所述栅氧层24的材质可以为氧化硅或氮氧硅等氧化物或者高K介质。
所述栅极层25至少形成于所述栅氧层24上。所述体接触区221位于所述器件有源区222的一侧，定义所述体接触区221位于所述器件有源区222的一侧所在的方向为长度方向，定义垂直于所述长度方向的方向为宽度方向。所述栅极层25可以从所述体接触区221上的栅氧层24上经所述器件有源区222上的栅氧层24上延伸至所述器件有源区222的背向所述体接触区221一侧的所述浅沟槽隔离结构23上(即长度方向上)。
位于所述体接触区221上方的所述栅极层25的面积可以等于或大于位于所述体接触区221上方的所述栅氧层24的面积。靠近所述器件有源区222的被所述栅极层25覆盖的所述体接触区221成为了体接触寄生区2211，所述体接触寄生区2211的上层衬底22与其上方的所述栅氧层24和所述栅极层25构成了寄生电容的结构。
当位于所述体接触区221上方的所述栅极层25的面积等于位于所述体接触区221上方的所述栅氧层24的面积时，所述体接触寄生区2211的宽度(即宽度方向上)等于位于所述体接触区221上方的所述栅极层25的宽度(即所述栅氧层24的宽度)；当位于所述体接触区221上方的所述栅极层25的面积大于位于所述体接触区221上方的所述栅氧层24的面积时，所述体接触寄生区2211的宽度等于所述栅氧层24的宽度，所述体接触寄生区2211的宽度小于位于所述体接触区221上方的所述栅极层25的宽度，所述栅极层25还从所述体接触区221上延伸至所述体接触区221的宽度方向两侧的所述浅沟槽隔离结构23上，即所述栅极层25在宽度方向的两侧包住所述体接触寄生区2211。
所述栅极层25的横截面的形状可以为长方形或T型。所述栅极层25的横截面的形状为T型时，所述栅极层25包括主栅251和扩展栅252，所述主栅251从所述体接触区221上经所述器件有源区222延伸至所述器件有源区222的背向所述体接触区221一侧的所述浅沟槽隔离结构23上，所述扩展栅252位于所述器件有源区222的背向所述体接触区221一侧的所述浅沟槽隔离结构23上。如图6a所示，所述栅极层25的横截面的形状为T型，所述主栅251为T型的“|”部位，所述扩展栅252为T型的“―”部位，所述主栅251的一端从所述器件有源区222上延伸至部分的所述体接触区221上，所述主栅251的另一端从所述器件有源区222上延伸至所述器件有源区222的背向所述体接触区221一侧的所述浅沟槽隔离结构23上，所述扩展栅252位于所述器件有源区222的背向所述体接触区221一侧的所述浅沟槽隔离结构23上。
如图7所示，所述栅极层25的横截面的形状为长方形，长方形的一端从所述器件有源区222上延伸至部分的所述体接触区221上，长方形的另一端从所述器件有源区222上延伸至所述器件有源区222的背向所述体接触区221一侧的所述浅沟槽隔离结构23上。
与图1～图5中的T型栅极15的结构相比，图6a～图6c以及图7所示的栅极层25去除了T型栅极15中的位于体接触区121上方的“―”部位，从而减小了被所述栅极层25所覆盖的所述体接触区221的面积，即减小了所述体接触寄生区2211的面积(例如减小了70％～100％的面积)，进而使得所述体接触寄生区2211的上层衬底22与其上方的所述栅氧层24和所述栅极层25构成的寄生电容得到减小，从而提高截止频率。
所述阻挡层27形成于靠近所述器件有源区222的所述体接触区221上，如图6a、图6b和图7中所示的区域A3，所述阻挡层27将位于所述体接触区221上方的所述栅极层25掩埋在内，即所述阻挡层27覆盖位于所述体接触区221上方的所述栅极层25的侧壁和顶面以及所述栅氧层24的侧壁，所述阻挡层27包住位于所述体接触区221上方的所述栅氧层24和所述栅极层25，所述阻挡层27也包住了所述体接触寄生区2211。所述阻挡层27的材质可以为氧化硅、氮氧化硅、氮化硅等绝缘材料。
所述半导体器件还包括侧墙26，形成于所述栅极层25的侧壁上。如图6b和图6c所示，所述体接触区221上的栅极层25的侧壁上的所述侧墙26位于所述栅极层25和所述阻挡层27之间，所述体接触区221上的所述侧墙26的底面与所述体接触区221的上层衬底22接触，所述器件有源区222上的所述侧墙26的底面与所述器件有源区222的上层衬底22接触，所述浅沟槽隔离结构23上的所述侧墙26的底面与所述浅沟槽隔离结构23接触。
所述半导体器件还包括金属硅化物层28，所述金属硅化物层28形成于所述栅极层25和所述体接触区221的未被所述阻挡层27覆盖的区域上以及所述栅极层25两侧的所述器件有源区222上。所述金属硅化物层28中的金属可以包括钨、铁、镍、钴、铂和钛中的一种或两种以上的组合。
另外，对于N型的MOS晶体管，对区域A1中的所述体接触区221进行P型重掺杂，区域A1为未被所述阻挡层27覆盖的所述体接触区221的区域，对区域A2中的所述栅极层25和区域A2中的未被所述栅极层25覆盖的上层衬底22进行N型重掺杂，区域A2为器件有源区222以及未被所述阻挡层27所覆盖的所述栅极层25；对于P型的MOS晶体管，对区域A1中的所述体接触区221进行N型重掺杂，对区域A2中的所述栅极层25和区域A2中的未被所述栅极层25覆盖的上层衬底22进行P型重掺杂。
其中，对区域A1中的所述体接触区221进行重掺杂，可以形成体接触掺杂区2212，所述体接触掺杂区2212可以位于所述体接触区221的上层衬底22的顶部或者可以从所述体接触区221的上层衬底22的顶部扩展至底部；对区域A2中的未被所述栅极层25覆盖的上层衬底22进行重掺杂，可以在所述栅极层25两侧的器件有源区222的顶部分别形成源极区2221和漏极区2222，所述源极区2221和所述漏极区2222之间为沟道区，所述体接触掺杂区2212用于将位于所述沟道区下方的上层衬底22(即体区)引出。
所述半导体器件还包括导电接触插栓29，所述导电接触插栓29位于所述源极区2221、所述漏极区2222、所述体接触区221和所述栅极层25上的所述金属硅化物层28上，且所述栅极层25上的所述导电接触插栓29位于所述器件有源区222的背向所述体接触区221一侧的所述浅沟槽隔离结构23的上方。
由于所述阻挡层27包住了所述体接触寄生区2211，使得所述体接触掺杂区2212与所述源极区2221/所述漏极区2222之间被隔离开，而由于所述体接触掺杂区2212用于将所述体区引出，因此，使得所述体区以及所述源极区2221/所述漏极区2222均能分别通过对应的导电接触插栓29单独引出，实现了对体区和源极区/漏极区之间的有效隔离。所述阻挡层27的背向所述器件有源区222的一侧至面向所述器件有源区222的另一侧之间的距离可以为100nm～600nm，即所述阻挡层的宽度为100nm～600nm(A3的宽度)，以使得能够对体区和源极区/漏极区之间实现更加有效的隔离。
并且，由于区域A1和区域A2之间间隔所述阻挡层27，区域A1和区域A2之间未接触，区域A1中的所述体接触区221也未与所述栅极层25重叠，避免了所述源极区2221/所述漏极区2222与体区通过所述体接触寄生区2211击穿后而导通，降低体区到所述栅极层25的漏电。
综上所述，本发明提供的半导体器件，包括：衬底，包括自下向上依次形成的下层衬底、绝缘埋层和上层衬底，所述上层衬底包括体接触区和器件有源区；栅氧层，形成于所述上层衬底上，所述栅氧层从所述器件有源区上延伸至所述体接触区上；栅极层，至少形成于所述栅氧层上；阻挡层，形成于靠近所述器件有源区的所述体接触区上，且所述阻挡层将位于所述体接触区上方的所述栅极层掩埋在内。本发明的半导体器件使得在对体区和源极区/漏极区之间实现隔离的同时，也使得寄生电容得到减小，从而使得截止频率得到提高。
本发明一实施例提供一种半导体器件的制造方法，参阅图8，图8是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供一衬底，所述衬底包括自下向上依次形成的下层衬底、绝缘埋层和上层衬底，所述上层衬底包括体接触区和器件有源区；
步骤S2、形成栅氧层于所述上层衬底上，所述栅氧层从所述器件有源区上延伸至所述体接触区上；
步骤S3、形成栅极层至少位于所述栅氧层上；
步骤S4、形成阻挡层于靠近所述器件有源区的所述体接触区上，且所述阻挡层将位于所述体接触区上方的所述栅极层掩埋在内。
下面参阅图6a～图7和图9a～图9g更为详细的介绍本实施例提供的半导体器件的制造方法，图9a～图9g也是图6b所示的半导体器件的制造方法。
按照步骤S1，提供一衬底，如图9a和图9b所示，所述衬底包括自下向上依次形成的下层衬底20、绝缘埋层21和上层衬底22，所述上层衬底22包括体接触区221和器件有源区222。所述体接触区221紧邻所述器件有源区222。
所述下层衬底20和所述上层衬底22的材质可以为本领域技术人员熟知的任意合适的底材；所述绝缘埋层21为氧化硅或氮氧硅等绝缘材料。所述下层衬底20、绝缘埋层21和上层衬底22形成SOI衬底。
所述绝缘埋层21上形成有浅沟槽隔离结构23，所述浅沟槽隔离结构23包围所述体接触区221和所述器件有源区222。所述浅沟槽隔离结构23的材质可以为氧化硅或氮氧硅等氧化物。
可以根据所述体接触区221和所述器件有源区222的版图的设计，刻蚀所述上层衬底22，以在所述上层衬底22中形成浅沟槽隔离结构23，如图9b所示，所述浅沟槽隔离结构23包围所述体接触区221和所述器件有源区222，所述浅沟槽隔离结构23的底面与所述绝缘埋层21接触，所述浅沟槽隔离结构23的顶面与所述上层衬底22的顶面齐平或略高于所述上层衬底22的顶面。另外，之后还可以对所述体接触区221和所述器件有源区222的上层衬底22中进行阱区的离子注入和调整阈值电压的离子注入。
按照步骤S2，形成栅氧层24于所述上层衬底22上，所述栅氧层24从所述器件有源区222上延伸至所述体接触区221上。所述栅氧层24仅位于部分的所述器件有源区222上和部分的所述体接触区221上。所述栅氧层24的材质可以为氧化硅或氮氧硅等氧化物或高K介质。
如图9c所示，可以先采用热氧化工艺形成栅氧层24于整个所述体接触区221和所述器件有源区222的上层衬底22上；然后，再进行刻蚀，仅保留部分的所述栅氧层24，或者，之后将所有的栅氧层24与所述栅极层25一起进行刻蚀而保留所需的部分(如图9d所示)。
按照步骤S3，形成栅极层25至少位于所述栅氧层24上。
可以先沉积栅极层25的材料覆盖于所述上层衬底22和所述浅沟槽隔离结构23上，且栅极层25的材料将所述栅氧层24掩埋在内；然后，对栅极层25的材料(或者对栅极层25的材料和栅氧层24)进行刻蚀，以形成所述栅极层25，并保留位于所述栅极层25和所述器件有源区222之间以及所述栅极层25和所述体接触区221之间的栅氧层24，如图9d所示。另外，之后还可以对所述栅极层25的表面进行氧化，以保护所述栅极层25；并且，还可以对所述器件有源区222的未被所述栅极层25覆盖的区域进行轻掺杂漏注入(LDD)。
所述体接触区221位于所述器件有源区222的一侧，定义所述体接触区221位于所述器件有源区222的一侧所在的方向为长度方向，定义垂直于所述长度方向的方向为宽度方向。所述栅极层25可以从所述体接触区221上的栅氧层24上经所述器件有源区222上的栅氧层24上延伸至所述器件有源区222的背向所述体接触区221一侧的所述浅沟槽隔离结构23上(即长度方向上)。
位于所述体接触区221上方的所述栅极层25的面积可以等于或大于位于所述体接触区221上方的所述栅氧层24的面积。如图9d所示，靠近所述器件有源区222的被所述栅极层25覆盖的所述体接触区221成为了体接触寄生区2211，所述体接触寄生区2211的上层衬底22与其上方的所述栅氧层24和所述栅极层25构成了寄生电容的结构。
当位于所述体接触区221上方的所述栅极层25的面积等于位于所述体接触区221上方的所述栅氧层24的面积时，所述体接触寄生区2211的宽度(即宽度方向上)等于位于所述体接触区221上方的所述栅极层25的宽度(即所述栅氧层24的宽度)；当位于所述体接触区221上方的所述栅极层25的面积大于位于所述体接触区221上方的所述栅氧层24的面积时，所述体接触寄生区2211的宽度等于所述栅氧层24的宽度，所述体接触寄生区2211的宽度小于位于所述体接触区221上方的所述栅极层25的宽度，所述栅极层25还从所述体接触区221上延伸至所述体接触区221的宽度方向两侧的所述浅沟槽隔离结构23上，即所述栅极层25在宽度方向的两侧包住所述体接触寄生区2211。
所述栅极层25的横截面的形状可以为长方形或T型。所述栅极层25的横截面的形状为T型或梳形时，所述栅极层25包括主栅251和扩展栅252，所述主栅251从所述体接触区221上经所述器件有源区222延伸至所述器件有源区222的背向所述体接触区221一侧的所述浅沟槽隔离结构23上，所述扩展栅252位于所述器件有源区222的背向所述体接触区221一侧的所述浅沟槽隔离结构23上。如图6a和图9d所示，所述栅极层25的横截面的形状为T型，所述主栅251为T型的“|”部位，所述扩展栅252为T型的“―”部位，所述主栅251的一端从所述器件有源区222上延伸至部分的所述体接触区221上，所述主栅251的另一端从所述器件有源区222上延伸至所述器件有源区222的背向所述体接触区221一侧的所述浅沟槽隔离结构23上，所述扩展栅252位于所述器件有源区222的背向所述体接触区221一侧的所述浅沟槽隔离结构23上。
如图7所示，所述栅极层25的横截面的形状为长方形，长方形的一端从所述器件有源区222上延伸至部分的所述体接触区221上，长方形的另一端从所述器件有源区222上延伸至所述器件有源区222的背向所述体接触区221一侧的所述浅沟槽隔离结构23上。
与图1～图5中的T型栅极15的结构相比，图6a～图6c、图7以及图9d所示的栅极层25去除了T型栅极15中的位于体接触区121上方的“―”部位，从而减小了被所述栅极层25所覆盖的所述体接触区221的面积，即减小了所述体接触寄生区2211的面积(例如减小了70％～100％的面积)，进而使得所述体接触寄生区2211的上层衬底22与其上方的所述栅氧层24和所述栅极层25构成的寄生电容得到减小，从而提高截止频率。
按照步骤S4，形成阻挡层27于靠近所述器件有源区222的所述体接触区221上，且所述阻挡层27将位于所述体接触区221上方的所述栅极层25掩埋在内，如图9f所示。可以采用本领域技术人员所熟知的先沉积再刻蚀的方法形成所述阻挡层27。
所述阻挡层27覆盖位于所述体接触区221上方的所述栅极层25的侧壁和顶面以及所述栅氧层24的侧壁，所述阻挡层27包住位于所述体接触区221上方的所述栅氧层24和所述栅极层25，所述阻挡层27也包住了所述体接触寄生区2211。所述阻挡层27的材质可以为氧化硅、氮氧化硅、氮化硅等绝缘材料。
在形成所述栅极层25至少位于所述栅氧层24上之后且在形成所述阻挡层27于靠近所述器件有源区222的所述体接触区221上之前，如图9e所示，所述半导体器件的制造方法还包括形成侧墙26于所述栅极层25的侧壁上。所述体接触区221上的栅极层25的侧壁上的所述侧墙26位于所述栅极层25和所述阻挡层27之间，所述体接触区221上的所述侧墙26的底面与所述体接触区221的上层衬底22接触，所述器件有源区222上的所述侧墙26的底面与所述器件有源区222的上层衬底22接触，所述浅沟槽隔离结构23上的所述侧墙26的底面与所述浅沟槽隔离结构23接触。
所述半导体器件的制造方法还包括：形成金属硅化物层28于所述栅极层25和所述体接触区221的未被所述阻挡层27覆盖的区域上以及所述栅极层25两侧的所述器件有源区222上，如图9g所示。
形成所述金属硅化物层28的步骤可以包括：首先，可以先采用溅射沉积的方法形成一金属层(未图示)于所述栅极层25和所述体接触区221的未被所述阻挡层27覆盖的区域上以及所述栅极层25两侧的所述器件有源区222上；然后，进行第一次快速热退火，以使得所述金属层与其下方的所述上层衬底22和所述栅极层25反应而形成中间金属硅化物层(未图示)；接着，进行第二次快速热退火，以使得所述中间金属硅化物层转化为所述金属硅化物层28。所述金属层中的金属可以包括钨、铁、镍、钴、铂和钛中的一种或两种以上的组合，即所述金属硅化物层28中的金属可以包括钨、铁、镍、钴、铂和钛中的一种或两种以上的组合。
所述半导体器件的制造方法还包括形成源极区2221和漏极区2222于所述栅极层25两侧的所述器件有源区222中。在对所述器件有源区222进行离子注入形成所述源极区2221和漏极区2222的同时，还对区域A1中的所述体接触区221以及区域A2中的所述栅极层25进行重掺杂，区域A1为未被所述阻挡层27覆盖的所述体接触区221的区域，区域A2为器件有源区222以及未被所述阻挡层27所覆盖的所述栅极层25。此步骤可以在形成所述阻挡层27于靠近所述器件有源区222的所述体接触区221上之后且在形成所述金属硅化物层28之前形成。
其中，对于N型的MOS晶体管，对区域A1中的所述体接触区221进行P型重掺杂，对区域A2中的所述栅极层25和区域A2中的未被所述栅极层25覆盖的上层衬底22进行N型重掺杂；对于P型的MOS晶体管，对区域A1中的所述体接触区221进行N型重掺杂，对区域A2中的所述栅极层25和区域A2中的未被所述栅极层25覆盖的上层衬底22进行P型重掺杂。
对区域A1中的所述体接触区221进行重掺杂，可以形成体接触掺杂区2212，所述体接触掺杂区2212可以位于所述体接触区221的上层衬底22的顶部或者可以从所述体接触区221的上层衬底22的顶部扩展至底部；对区域A2中的未被所述栅极层25覆盖的上层衬底22进行重掺杂，可以在所述栅极层25两侧的器件有源区222的顶部分别形成源极区2221和漏极区2222，所述源极区2221和所述漏极区2222之间为沟道区，所述体接触掺杂区2212用于将位于所述沟道区下方的上层衬底22(即体区)引出。
所述半导体器件的制造方法还包括形成导电接触插栓29于所述源极区2221、所述漏极区2222、所述体接触区221和所述栅极层25上的所述金属硅化物层28上，且所述栅极层25上的所述导电接触插栓29位于所述器件有源区222的背向所述体接触区221一侧的所述浅沟槽隔离结构23的上方。
由于所述阻挡层27包住了所述体接触寄生区2211，使得所述体接触掺杂区2212与所述源极区2221/所述漏极区2222之间被隔离开，而由于所述体接触掺杂区2212用于将所述体区引出，因此，使得所述体区以及所述源极区2221/所述漏极区2222均能分别通过对应的导电接触插栓29单独引出，实现了对体区和源极区/漏极区之间的有效隔离。所述阻挡层27的背向所述器件有源区222的一侧至面向所述器件有源区222的另一侧之间的距离可以为100nm～600nm，以使得能够对体区和源极区/漏极区之间实现更加有效的隔离。
并且，由于区域A1和区域A2之间间隔所述阻挡层27，区域A1和区域A2之间未接触，区域A1中的所述体接触区221也未与所述栅极层25重叠，避免了所述源极区2221/所述漏极区2222与体区通过所述体接触寄生区2211击穿后而导通，降低体区到所述栅极层25的漏电。
另外，上述的半导体器件的制造方法中的各个步骤不仅限于上述的形成顺序，各个步骤的先后顺序可适应性的进行调整。
综上所述，本发明提供的半导体器件的制造方法，包括：提供一衬底，所述衬底包括自下向上依次形成的下层衬底、绝缘埋层和上层衬底，所述上层衬底包括体接触区和器件有源区；形成栅氧层于所述上层衬底上，所述栅氧层从所述器件有源区上延伸至所述体接触区上；形成栅极层至少位于所述栅氧层上；形成阻挡层于靠近所述器件有源区的所述体接触区上，且所述阻挡层将位于所述体接触区上方的所述栅极层掩埋在内。本发明的半导体器件的制造方法使得在对体区和源极区/漏极区之间实现隔离的同时，也使得寄生电容得到减小，从而使得截止频率得到提高。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (11)
1.一种半导体器件，其特征在于，包括：
衬底，包括自下向上依次形成的下层衬底、绝缘埋层和上层衬底，所述上层衬底包括体接触区和器件有源区；
栅氧层，形成于所述上层衬底上，所述栅氧层从所述器件有源区上延伸至所述体接触区上；
栅极层，至少形成于所述栅氧层上；以及，
阻挡层，形成于靠近所述器件有源区的部分所述体接触区上，且所述阻挡层包住位于所述体接触区上方的所述栅氧层和所述栅极层。
2.如权利要求1所述的半导体器件，其特征在于，所述绝缘埋层上形成有浅沟槽隔离结构，所述浅沟槽隔离结构包围所述体接触区和所述器件有源区。
3.如权利要求2所述的半导体器件，其特征在于，所述体接触区位于所述器件有源区的一侧，所述栅极层从所述器件有源区上延伸至所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上。
4.如权利要求3所述的半导体器件，其特征在于，所述栅极层的形状为T型，T型的“|”部位的一端位于所述体接触区的上方，T型的“|”部位的另一端从所述器件有源区上延伸至所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上，T型的“―”部位位于所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上；所述栅极层的形状为长方形，所述栅极层的一端位于所述体接触区的上方，所述栅极层的另一端从所述器件有源区上延伸至所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上。
5.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：金属硅化物层，形成于所述栅极层和所述体接触区的未被所述阻挡层覆盖的区域上以及所述栅极层两侧的器件有源区上。
6.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括侧墙，形成于所述栅极层的侧壁上。
7.如权利要求5所述的半导体器件，其特征在于，所述半导体器件还包括源极区、漏极区和导电接触插栓，所述源极区和所述漏极区分别位于所述栅极层两侧的所述器件有源区中，所述导电接触插栓位于所述源极区、所述漏极区、所述体接触区和所述栅极层上的金属硅化物层上。
8.如权利要求1所述的半导体器件，其特征在于，所述阻挡层的背向所述器件有源区的一侧至面向所述器件有源区的另一侧之间的距离为100nm～600nm。
9.一种半导体器件的制造方法，其特征在于，包括：
提供一衬底，所述衬底包括自下向上依次形成的下层衬底、绝缘埋层和上层衬底，所述上层衬底包括体接触区和器件有源区；
形成栅氧层于所述上层衬底上，所述栅氧层从所述器件有源区上延伸至所述体接触区上；
形成栅极层至少位于所述栅氧层上；
形成阻挡层于靠近所述器件有源区的部分所述体接触区上，且所述阻挡层包住位于所述体接触区上方的所述栅氧层和所述栅极层。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述绝缘埋层上形成有浅沟槽隔离结构，所述浅沟槽隔离结构包围所述体接触区和所述器件有源区。
11.如权利要求10所述的半导体器件的制造方法，其特征在于，所述体接触区位于所述器件有源区的一侧，所述栅极层从所述器件有源区上延伸至所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011223690.9A CN112349782B (zh) | 2020-11-05 | 2020-11-05 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011223690.9A CN112349782B (zh) | 2020-11-05 | 2020-11-05 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112349782A CN112349782A (zh) | 2021-02-09 |
| CN112349782B true CN112349782B (zh) | 2022-07-01 |
Family
ID=74429243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011223690.9A Active CN112349782B (zh) | 2020-11-05 | 2020-11-05 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112349782B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113224168B (zh) * | 2021-04-30 | 2022-06-17 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN113921520B (zh) * | 2021-09-29 | 2024-08-06 | 上海晶丰明源半导体股份有限公司 | 射频开关器件及其制造方法 |
| CN113644122B (zh) * | 2021-10-13 | 2022-01-28 | 南京元络芯科技有限公司 | 一种绝缘体上硅场效应晶体管 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7893494B2 (en) * | 2008-06-18 | 2011-02-22 | International Business Machines Corporation | Method and structure for SOI body contact FET with reduced parasitic capacitance |
| US8053325B1 (en) * | 2010-05-18 | 2011-11-08 | International Business Machines Corporation | Body contact structures and methods of manufacturing the same |
| CN102593170B (zh) * | 2011-01-14 | 2014-10-22 | 中国科学院微电子研究所 | 一种基于绝缘体上硅的射频ldmos晶体管结构 |
| CN105304693B (zh) * | 2015-07-13 | 2018-07-10 | 电子科技大学 | 一种ldmos器件的制造方法 |
-
2020
- 2020-11-05 CN CN202011223690.9A patent/CN112349782B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112349782A (zh) | 2021-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112349782B (zh) | 半导体器件及其制造方法 | |
| US7138690B2 (en) | Shielding structure for use in a metal-oxide-semiconductor device | |
| US5510279A (en) | Method of fabricating an asymmetric lightly doped drain transistor device | |
| CN103872132B (zh) | 金属氧化物半导体(mos)晶体管及其制作方法 | |
| US6518127B2 (en) | Trench DMOS transistor having a double gate structure | |
| US6107160A (en) | MOSFET having buried shield plate for reduced gate/drain capacitance | |
| US8097512B2 (en) | MOSFET having a JFET embedded as a body diode | |
| US7344945B1 (en) | Method of manufacturing a drain side gate trench metal-oxide-semiconductor field effect transistor | |
| US10916648B2 (en) | Integrated circuit device | |
| US9368573B2 (en) | Methods for manufacturing a semiconductor device | |
| EP1170803A2 (en) | Trench gate MOSFET and method of making the same | |
| US8889518B2 (en) | LDMOS transistor with asymmetric spacer as gate | |
| US20100117130A1 (en) | High performance capacitors in planar back gates cmos | |
| US20080185650A1 (en) | FinFET for device characterization | |
| TW200307331A (en) | Metal insulator semiconductor type semiconductor device and its manufacturing method | |
| US20210167175A1 (en) | Transistor Device with a Field Electrode that Includes Two Layers | |
| CN112349784B (zh) | 半导体器件及其制造方法 | |
| US7382030B1 (en) | Integrated metal shield for a field effect transistor | |
| US7119435B2 (en) | Semiconductor device with source/drain extension layer | |
| CN114784106A (zh) | 一种具有额外电极的折叠硅ldmos及其制作方法 | |
| CN112349783B (zh) | 半导体器件及其制造方法 | |
| US5808362A (en) | Interconnect structure and method of forming | |
| KR960013947B1 (ko) | 저농도 드레인(ldd) 영역을 갖는 모스(mos) 트랜지스터 제조방법 | |
| US11527644B2 (en) | Switching LDMOS device and method for making the same | |
| JPH06151842A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |