CN114373767A - 一种多位扇出共栅型flash开关单元结构及其制备方法 - Google Patents

一种多位扇出共栅型flash开关单元结构及其制备方法 Download PDF

Info

Publication number
CN114373767A
CN114373767A CN202111590862.0A CN202111590862A CN114373767A CN 114373767 A CN114373767 A CN 114373767A CN 202111590862 A CN202111590862 A CN 202111590862A CN 114373767 A CN114373767 A CN 114373767A
Authority
CN
China
Prior art keywords
programming
erasing
tube
signal transmission
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111590862.0A
Other languages
English (en)
Other versions
CN114373767B (zh
Inventor
陈浩然
刘国柱
赵伟
魏敬和
魏应强
魏轶聃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202111590862.0A priority Critical patent/CN114373767B/zh
Publication of CN114373767A publication Critical patent/CN114373767A/zh
Application granted granted Critical
Publication of CN114373767B publication Critical patent/CN114373767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种多位扇出共栅型FLASH开关单元结构及其制备方法，FLASH开关单元包括制备于同一衬底上的编程/擦除MOS管T1以及多个信号传输MOS管T2_n，在衬底内的上部设有阱，编程/擦除MOS管T1的有源区、信号传输MOS管T2_n的有源区均位于阱内，并通过有源区隔离体隔离；开关单元结构的制备方法如下：提供所需的衬底；在衬底上表面设置隧道氧化层，在隧道氧化层上设置浮栅多晶层；设置ONO阻挡层、控制栅多晶层；设置侧墙；设置源区、漏区；设置ILD介质层以及金属层。本发明得到的多位扇出共栅型FLASH开关单元结构简单，兼容CMOS工艺，面积小，可通过控制一个编程/擦除MOS管的编程态/擦除态实现对多路信号的同时开启/关闭，适用于千万门级及以下规模的FPGA电路的工艺集成。

Description

一种多位扇出共栅型FLASH开关单元结构及其制备方法
技术领域
本发明涉及微电子集成电路的技术领域，尤其是指一种多位扇出共栅型FLASH开关单元结构及其制备方法。
背景技术
目前，现场可编程逻辑门阵列技术飞速发展(FieldProgrammable Gate Array，FPGA)，与传统专用集成电路ASIC相比，具有设计周期简单、集成度高、并行度更大、现场可重编程等优势，在各领域应用广泛。FPGA按照其内部可编程开关结构的不同可分为反熔丝型FPGA、SRAM型FPGA、FLASH型FPGA。与SRAM和反熔丝相比，基于FLASH开关单元结构的FPGA其性能介于二者之间，而且其抗辐射FLASH型FPGA工艺技术是继反熔丝FPGA工艺技术的下一代主流技术，主要应用于是航天和航空领域，包括基于海、陆、空的军用系统、雷达、指挥与控制，以及导航系统，这主要得益于FLASH型FPGA电路的诸多优势，如非易失、可重构性、低功耗、高密度、上电即运行、高安全性、固件错误(firm-error)免疫性等。
由于开关单元组成的可编程逻辑器件在FPGA芯片中以阵列形式分布，占据大部分面积。因此，优化FLASH开关单元结构对FPGA芯片的集成度、性能和成本等具有重要作用。基于此情况，本发明提出以一种多位扇出共栅型FLASH开关单元结构及其制备方法，具有同时控制多路信号的传输，集成度高的优点。
发明内容
为此，本发明所要解决的技术问题在于提高FLASH型FPGA芯片可编程逻辑单元的普适性和灵活性，从而提供一种多位扇出共栅型FLASH开关单元结构及其制备方法。同时，本发明可应用于FPGA、CPLD和SOC电路，其结构工艺兼容于CMOS，步骤简单，安全可靠。
按照本发明申请提供的技术方案，所述一种多位扇出共栅型FLASH开关单元结构及其制备方法，所述FLASH开关单元包括制备于同一衬底上的编程/擦除MOS管T1以及多个信号传输MOS管T2_n，在所述衬底内的上部设有阱，编程/擦除MOS管T1的编程/擦除管有源区、信号传输MOS管T2_n的信号传输管有源区均位于阱内，并通过阱内的有源区隔离体隔离；
在编程/擦除管有源区内设有编程/擦除管漏区以及源区，在信号传输管有源区内设有信号传输管漏区以及源区；
在编程/擦除管有源区以及信号传输管有源区上均设置隧道氧化层，在所述隧道氧化层上设有浮栅多晶层，浮栅多晶层覆盖在隧道氧化层以及有源区隔离体上，在所述浮栅多晶硅层上设有ONO阻挡层，在所述ONO阻挡层上设有控制栅多晶层；编程/擦除管漏区、编程/擦除管源区分别位于控制栅多晶层的两侧，信号传输管漏区、信号传输管源区分别位于控制栅多晶层的两侧；
在所述控制栅多晶层的外侧设有侧墙，所述侧墙支撑于隧道氧化层上，且侧墙覆盖浮栅多晶层、ONO阻挡层以及控制栅多晶层的外侧壁；
在阱上方设有ILD介质层，所述ILD介质层压盖在控制栅多晶层、侧墙以及阱上，在所述ILD介质层上设有金属层，所述金属层包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管漏区欧姆接触的编程/擦除管漏极金属以及与编程/擦除管源区欧姆接触的编程/擦除管源极金属，所述信号传输管金属体包括与信号传输管漏区欧姆接触的信号传输管漏极金属以及与信号传输管源区欧姆接触的信号传输管源极金属。
在本发明的一个实施例中，在所述编程/擦除管有源区内设有编程/擦除管漏极LDD注入区以及编程/擦除管源极LDD注入区，编程/擦除管漏区位于编程/擦除管漏极LDD注入区内，编程/擦除管源区位于编程/擦除管源极LDD注入区；
在所述信号传输管有源区内设有信号传输管漏极LDD注入区以及信号传输管源极LDD注入区，信号传输管漏区位于信号传输管漏极LDD注入区内，信号传输管源区位于信号传输管LDD注入区内。
在本发明的一个实施例中，在所述隧道氧化层外圈设有SAB介质层，在所述SAB介质层内填充有编程/擦除管漏极连接金属硅化物以及编程/擦除管源极连接金属硅化物；在所述编程/擦除管漏极连接金属硅化物的正上方设有贯通ILD介质层的编程/擦除管漏极连接填充体，编程/擦除管漏极金属通过编程/擦除管漏极连接填充体、编程/擦除管漏极连接金属硅化物与编程/擦除管漏区欧姆接触；在编程/擦除管源极连接金属硅化物的正上方设有贯通ILD介质层的编程/擦除管源极连接填充体，编程/擦除管源极金属通过编程/擦除管源极连接填充体、编程/擦除管源极连接金属硅化物与编程/擦除管源区欧姆接触；
在控制栅多晶层上设置控制栅连接金属硅化物，所述控制栅连接金属硅化物与编程/擦除管漏极连接金属硅化物、编程/擦除管源极连接金属硅化物为同一工艺制造层。
在本发明的一个实施例中，当同一衬底上具有多个多位扇出共栅型FLASH开关单元时，相邻的两个多位扇出共栅型FLASH开关单元间通过开关单元隔离体隔离；
对同一行的多位扇出共栅型FLASH开关单元，在设置浮栅多晶层后，对浮栅多晶层进行刻蚀，以得到贯通浮栅多晶层的浮栅腐蚀窗口，所述浮栅腐蚀窗口位于开关单元隔离体的正上方，ONO阻挡层覆盖在浮栅多晶层上并填充浮栅腐蚀窗口。
在本发明的一个实施例中，所述有源区隔离体、开关单元隔离体采用STI工艺制备得到，有源区隔离体、开关单元隔离体的沟槽深度为
Figure BDA0003429049850000031
阱的结深为3μm～7μm。
本发明申请的另一方面，提供一种多位扇出共栅型FLASH开关单元结构的制备方法，所述开关单元结构的制备方法包括如下步骤：
步骤S1：提供所需的衬底，并在所述衬底内的上部设置阱，并在阱形成若干FLASH开关单元所需的有源区，所述有源区包括同一FLASH开关单元结构的编程/擦除管有源区与信号传输管有源区，同一FLASH开关单元内编程/擦除管有源区与信号传输管有源区通过阱内的有源区隔离体隔离；相邻FLASH开关单元间通过阱内的开关单元隔离体相互隔离；
步骤S2：在上述衬底的上表面设置隧道氧化层，所述隧道氧化层覆盖阱的上表面，并在所述隧道氧化层上设置浮栅多晶层，选择性地掩蔽所述浮栅多晶层，以得到贯通浮栅多晶层的浮栅腐蚀窗口，所述浮栅腐蚀窗口位于开关单元隔离体的正上方；
步骤S3：在上述浮栅多晶层上设置ONO阻挡层，所述ONO阻挡层覆盖在浮栅多晶层上并填充浮栅腐蚀窗口，并在ONO阻挡层上设置控制栅多晶层；
步骤S4：在上述控制栅多晶层的外侧设置侧墙，所述侧墙支撑于隧道氧化层上，且侧墙覆盖浮栅多晶层、ONO阻挡层以及控制栅多晶层的外侧壁；
步骤S5：在上述的编程/擦除管有源区内设有编程/擦除管漏区以及编程/擦除管源区，在信号传输管有源区内设有信号传输管漏区以及信号传输管源区；
步骤S6：在上述阱上设置ILD介质层以及金属层，所述ILD介质层压盖在阱上，侧墙以及控制栅多晶层均位于ILD介质层内，所述金属层包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管漏区欧姆接触的编程/擦除管漏极金属以及与编程/擦除管源区欧姆接触的编程/擦除管源极金属，所述信号传输管金属体包括与信号传输管漏区欧姆接触的信号传输管漏极金属以及与信号传输管源区欧姆接触的信号传输管源极金属。
在本发明的一个实施例中，在得到侧墙后，在所述编程/擦除管有源区内设有编程/擦除管漏极LDD注入区以及编程/擦除管源极LDD注入区，编程/擦除管漏区位于编程/擦除管漏极LDD注入区内，编程/擦除管源区位于编程/擦除管源极LDD注入区；
在所述信号传输管有源区内设有信号传输管漏极LDD注入区以及信号传输管源极LDD注入区，信号传输管漏区位于信号传输管漏极LDD注入区内，信号传输管源区位于信号传输管LDD注入区内。
在本发明的一个实施例中，在所述隧道氧化层外圈设有SAB介质层，在所述SAB介质层内填充有编程/擦除管漏极连接金属硅化物以及编程/擦除管源极连接金属硅化物；在所述编程/擦除管漏极连接金属硅化物的正上方设有贯通ILD介质层的编程/擦除管漏极连接填充体，编程/擦除管漏极金属通过编程/擦除管漏极连接填充体、编程/擦除管漏极连接金属硅化物与编程/擦除管漏区欧姆接触；在编程/擦除管源极连接金属硅化物的正上方设有贯通ILD介质层的编程/擦除管源极连接填充体(15B)，编程/擦除管源极金属通过编程/擦除管源极连接填充体、编程/擦除管源极连接金属硅化物与编程/擦除管源区欧姆接触。
在本发明的一个实施例中，在控制栅多晶层上设置控制栅连接金属硅化物，所述控制栅连接金属硅化物与编程/擦除管漏极连接金属硅化物、编程/擦除管源极连接金属硅化物为同一工艺制造层。
所述控制栅氧化层的厚度为
Figure BDA0003429049850000041
本发明的上述技术方案相比现有技术具有以下优点：本发明所述的一种多位扇出共栅型FLASH开关单元结构及其制备方法，其中利用衬底00上的场边缘具有天然的抗总剂量电离效应引起的漏电，同时，FLASH无window closure(编程/擦除窗口不存在闭合现象)，可以增加开关单元阈值窗口(即开关态的可靠性高)，进一步增强其抗总剂量辐射能力。本发明得到的开关单元结构简单，与CMOS工艺兼容，面积小，适用于千万门级及以下规模的FPGA电路的工艺集成。本发明FLASH开关单元结构的制备方法不仅适用于体硅和外延片衬底CMOS工艺，而且也适用于SOI衬底CMOS工艺。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明。
图1为本发明多位扇出共栅型FLASH开关单元结构示意图。
图2为本发明多位扇出共栅型FLASH开关单元的工作原理图。
图3为本发明多位扇出共栅型FLASH开关单元阵列(4行×3列)结构平面图。
图4～图8为本发明的多位扇出共栅型FLASH开关单元结构具体制备过程的剖视图，其中
图4为本发明完成有源区工艺制作后的剖视图(沿图3中的AA’方向)。
图5为本发明得到浮栅腐蚀窗口后的剖视图(沿图3中的AA’方向)。
图6为本发明得到控制栅多晶层后的剖视图(沿图3中的AA’方向)。
图7为本发明得到金属层后的剖视图(沿图3中的AA’方向)。
图8为本发明沿图3中BB’方向的剖视图。
图9为本发明的多位扇出共栅型FLASH开关单元结构组成的电路图。
附图标记说明：CG、控制栅，FG、浮栅，T1、编程/擦除MOS管，T2_n、信号传输MOS管，D1、编程/擦除MOS管的漏极，S1、编程/擦除MOS管的源极，D2、信号传输MOS管的漏极，S2、信号传输MOS管的源极，B、衬底(阱)，01、阱，02A、开关单元隔离体，02B_n、有源区隔离体，03、隧道氧化层，04、浮栅多晶层，05、ONO阻挡层，06、控制栅多晶层，07A、编程/擦除管漏极LDD注入区，07B、编程/擦除管源极LDD注入区，08、侧墙，09A、编程/擦除管漏区，09B、编程/擦除管源区，09C、信号传输管漏区，09D、信号传输管源区，10、阱衬底注入区，11、信号传输管有源区，12、SAB介质层，13、控制栅连接金属硅化物，14、ILD介质层，15A、编程/擦除管漏极连接填充体，15B、编程/擦除管源极连接填充体，15C、信号传输管漏极连接填充体，15D、信号传输管源极连接填充体，16、金属层，16A、编程/擦除管漏极金属，16B、编程/擦除管源极金属，17A、编程/擦除管漏极连接金属硅化物，17B、编程/擦除管源极连接金属硅化物，22、编程/擦除管有源区，33、浮栅腐蚀窗口，44、FLASH开关单元，AA’、与控制栅沟道平行方向，BB’、与控制栅沟道垂直方向。
具体实施方式
如图7和图8所示：为了能够提升多位扇出共栅型FLASH开关单元的可靠性和抗辐射性能，本发明的FLASH开关单元44包括制备于同一衬底00上的编程/擦除MOS管T1以及多个信号传输MOS管T2_n，在所述衬底00内的上部设有阱01，编程/擦除MOS管T1的编程/擦除管有源区22、信号传输MOS管T2_n的有源区11均位于阱01内，并通过阱01内的多个有源区隔离体02B_n隔离；
在编程/擦除管有源区22内设有编程/擦除管漏区09A以及编程/擦除管源区09B，在信号传输管有源区11内设有信号传输管漏区09C以及信号传输管源区09D；
在编程/擦除管有源区22以及信号传输管有源区11上均设置隧道氧化层03，在所述隧道氧化层03上设有浮栅多晶层04，浮栅多晶层04覆盖在隧道氧化层03以及有源区隔离体02上，在所述浮栅多晶硅层04上设有ONO阻挡层05，在所述ONO阻挡层05上设有控制栅多晶层06；编程/擦除管漏区09A、编程/擦除管源区09B分别位于控制栅多晶层06的两侧，信号传输管漏区09C、信号传输管源区09D分别位于控制栅多晶层06的两侧；
在所述控制栅多晶层06的外侧设有侧墙08，所述侧墙08支撑于隧道氧化层03上，且侧墙08覆盖浮栅多晶层04、ONO阻挡层05以及控制栅多晶层06的外侧壁；
在阱01上方设有ILD介质层14，所述ILD介质层14压盖在控制栅多晶层06、侧墙08以及阱01上，在所述ILD介质层14上设有金属层16，所述金属层包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管漏区09A欧姆接触的编程/擦除管漏极金属16A以及与编程/擦除管源区09B欧姆接触的编程/擦除管源极金属16B，所述信号传输管金属体包括与信号传输管漏区09C欧姆接触的信号传输管漏极金属以及与信号传输管源区09D欧姆接触的信号传输管源极金属。
具体地，对一个多位扇出共栅型FLASH开关单元44，包括编程/擦除MOS管T1以及多个信号传输MOS管T2_n，其中，编程/擦除MOS管T1以及多个信号传输MOS管T2_n均制备于同一衬底00内。编程/擦除MOS管T1的编程/擦除管有源区22与多个信号传输MOS管T2_n的信号传输管有源区11通过阱01内的有源区隔离体02B_n隔离，有源区隔离体02B_n采用STI工艺制备得到，即在阱01内刻蚀得到沟槽并在所述沟槽内填充隔离介质，具体制备有源区隔离体02B_n的工艺过程为本技术领域人员所熟知，此处不再赘述。
对于编程/擦除MOS管T1，包括编程/擦除管有源区22、位于所述编程/擦除管有源区22内的编程/擦除管漏区09A以及编程/擦除管源区09B，在编程/擦除管有源区22上覆盖隧道氧化层03，在所述隧道氧化层03上设置浮栅多晶层04，在所述浮栅多晶层04上设置ONO阻挡层05，在所述ONO阻挡层05上设置控制栅多晶层06，通过控制栅多晶层06用于形成编程/擦除MOS管T1的栅极端。在沿控制栅多晶层09沟道的平行方向，隧道氧化层03、浮栅多晶层04、ONO阻挡层05以及控制栅多晶层06均沿编程/擦除管有源区22的长度方向分布。
编程/擦除管漏极金属16A与编程/擦除管漏区09A欧姆接触后，利用编程/擦除管漏极金属16A能将编程/擦除MOS管T1的漏极端引出，编程/擦除管源极金属16B与编程/擦除管源区09B欧姆接触后，利用编程/擦除管源极金属16B将编程/擦除MOS管T1的源极端引出，编程/擦除管漏极金属16A以及编程/擦除管源极金属16B为同一工艺制造层，均支撑在ILD介质层14上。
对于多个信号传输MOS管T2_n，包括信号传输管有源区11、位于所述信号传输管有源区11内的信号传输管漏区09C以及信号传输管源区09D，在信号传输管有源区11上覆盖隧道氧化层03，在所述隧道氧化层03上设置浮栅多晶层04，在所述浮栅多晶层04上设置ONO阻挡层05，在所述ONO阻挡层05上设置控制栅多晶层06，通过控制栅多晶层06用于形成多个信号传输MOS管T2_n的栅极端。
信号传输管漏极金属与信号传输管漏区09C欧姆接触后，利用信号传输管漏极金属能将多个信号传输MOS管T2_n的漏极端引出，信号传输管源极金属与信号传输管源区09D欧姆接触后，利用信号传输管源极金属将多个信号传输MOS管T2_n的源极端引出，信号传输管漏极金属以及信号传输管源极金属为同一工艺制造层，均支撑在ILD介质层14上，且与编程/擦除管漏极金属、编程/擦除管源极金属为同一工艺制造层。
综上可知，对FLASH开关单元44内的编程/擦除MOS管T1与多个信号传输MOS管T2_n，共用浮栅多晶层04以及控制栅多晶层09，FLASH开关单元44的原理如图1所示，图1中，控制栅CG由控制栅多晶层09形成，浮栅FG由浮栅多晶层04形成，对编程/擦除MOS管T1的漏极端D1由编程/擦除管漏极金属16A形成，编程/擦除MOS管T1的源极端S1由编程/擦除管源极金属16B形成；对多个信号传输MOS管T2_n的漏极端D2由信号传输管漏极金属形成，多个信号传输MOS管T2_n的源极端S2由信号传输管源极金属形成，图中的B由阱01形成。
浮栅多晶层04为编程/擦除MOS管T1与多个信号传输MOS管T2_n共用，通过浮栅多晶层04存储电荷量来实现多个信号传输MOS管T2_n的开关状态，以将编程/擦除MOS管T1、多个信号传输MOS管T2_n的栅极端连接在一起，编程/擦除MOS管T1管通过位选择信号来控制浮栅FG上电子，从而实现编程、擦除、校验等功能；而多个信号传输MOS管T2_n作为信号控制开关管。
如图2所示，为本发明FLASH开关单元44的工作原理图，FLASH开关单元可选择nFLASH或pFLASH，均采用漏端的热电子注入的方式对浮栅多晶层04充入电荷，移去浮栅多晶层04上的电荷主要采用源端FN隧穿方式或全沟道均匀FN隧穿方式，通过编程/擦除MOS管T1的编程和擦除两种方式改变共有浮栅多晶层04中的电荷，进而控制多个信号传输MOS管T2_n的开、关两种工作状态，即当浮栅多晶层04上被充电时，多个信号传输MOS管T2_n实现同时导通/关闭，当浮栅多晶层04的电子被移除时，信号传输MOS管T2_n关闭/导通。
进一步地，在所述编程/擦除管有源区22内设有编程/擦除管漏极LDD注入区07A以及编程/擦除管源极LDD注入区07B，编程/擦除管漏区09A位于编程/擦除管漏极LDD注入区07A内，编程/擦除管源区09B位于编程/擦除管源极LDD注入区07B；
在所述信号传输管有源区11内设有信号传输管漏极LDD注入区以及信号传输管源极LDD注入区，信号传输管漏区09C位于信号传输管漏极LDD注入区内，信号传输管源区09D位于信号传输管LDD注入区内。
本发明实施例中，通过编程/擦除管漏极LDD注入区07A、编程/擦除管源极LDD注入区07B能提高导通压降，信号传输管漏极LDD注入区以及信号传输管源极LDD注入区的作用类似，此处不再赘述。
在所述隧道氧化层03外圈设有SAB介质层12，在所述SAB介质层12内填充有编程/擦除管漏极连接金属硅化物17A以及编程/擦除管源极连接金属硅化物17B；在所述编程/擦除管漏极连接金属硅化物17A的正上方设有贯通ILD介质层14的编程/擦除管漏极连接填充体15A，编程/擦除管漏极金属16A通过编程/擦除管漏极连接填充体15A、编程/擦除管漏极连接金属硅化物17A与编程/擦除管漏区09A欧姆接触；在编程/擦除管源极连接金属硅化物17B的正上方设有贯通ILD介质层14的编程/擦除管源极连接填充体15B，编程/擦除管源极金属16B通过编程/擦除管源极连接填充体15B、编程/擦除管源极连接金属硅化物17B与编程/擦除管源区09B欧姆接触；
在控制栅多晶层06上设置控制栅连接金属硅化物13，所述控制栅连接金属硅化物13与编程/擦除管漏极连接金属硅化物17A、编程/擦除管源极连接金属硅化物17B为同一工艺制造层。
本发明实施例中，所述SAB介质层12为二氧化硅层，SAB介质层12位于隧道氧化层03的外圈，制备得到SAB介质层12后，需要对SAB介质层12进行刻蚀，在刻蚀后填充得到编程/擦除管漏极连接金属硅化物17A以及编程/擦除管源极连接金属硅化物17B。为了能实现编程/擦除管漏极金属16A与编程/擦除管漏区09的欧姆接触，需要在ILD介质层14制备若干接触孔，并对接触孔填充后分别得到编程/擦除管漏极连接填充体15A以及编程/擦除管源极连接填充体15B，从而编程/擦除管漏极金属16A通过编程/擦除管漏极连接填充体15A、编程/擦除管漏极连接金属硅化物17A与编程/擦除管漏区09A欧姆接触，且编程/擦除管源极金属16B通过编程/擦除管源极连接填充体15B、编程/擦除管源极连接金属硅化物17B与编程/擦除管源区09B欧姆接触。控制栅多晶层06上的控制栅连接诶金属硅化物13能提高控制栅多晶层06连接的导电能力。
信号传输管漏极连接填充体、信号传输管源极连接填充体、编程/擦除管漏极连接填充体15A与编程/擦除管源极连接填充体15B为同一工艺制造层，填充的材料可以为钨或铜。信号传输管漏极连接金属硅化物、信号传输管源极连接金属硅化物、编程/擦除管漏极连接金属硅化物17A、编程/擦除管源极连接金属硅化物17B为同一工艺制造层，材料为TixSiy、CoxSiy等，具体材料的类型为本技术领域人员所熟知，此处不再赘述。
对于多个信号传输MOS管T2_n，在信号传输管漏区09C上方设置信号传输管漏极连接金属硅化物，在信号传输管源区09D上方设置信号传输管源极连接金属硅化物，在信号传输管漏极连接金属硅化物的上方设置信号传输管漏极连接填充体15C，在信号传输管源极连接金属硅化物的上方设置信号传输管源极连接填充体15D，从而信号传输管漏极金属通过信号传输管漏极连接填充体15C、信号传输管漏极连接金属硅化物与信号传输管漏区09C欧姆接触，且信号传输管源极金属通过信号传输管源极连接填充体15D、信号传输管源极连接金属硅化物与信号传输管源区09D欧姆接触。
当同一衬底00上具有多个FLASH开关单元44时，相邻的两FLASH开关单元44间通过开关单元隔离体02A隔离；
对同一行的FLASH开关单元44，在设置浮栅多晶层07后，对浮栅多晶层07进行刻蚀，以得到贯通浮栅多晶层07的浮栅腐蚀窗口33，所述浮栅腐蚀窗口3位于开关单元隔离体02A的正上方，ONO阻挡层05覆盖在浮栅多晶层04上并填充浮栅腐蚀窗口33。
本发明实施例中，所述有源区隔离体02B_n、开关单元隔离体02A采用STI工艺制备得到，有源区隔离体02B_n、开关单元隔离体02A的沟槽深度为
Figure BDA0003429049850000101
阱01的结深为3μm～7μm。当然，利用开关单元隔离体02A也能实现相邻编程/擦除MOS管T1间、以及相邻信号传输MOS管T2_n间的隔离。
当衬底00上的多个FLASH开关单元44呈阵列分布时，由不同的控制栅多晶层09控制得到不同行的FLASH开关单元44，即同一行的FLASH开关单元44具有相同的浮栅多晶层09，而同一行的FLASH开关单元44内不同浮栅多晶层07通过浮栅腐蚀窗口33隔离，以保证不同FLASH开关单元44间的独立。
如图3所示，为多个FLASH开关单元44呈阵列分布的示意图(图中的阵列大小为4行×3列)，阵列结构中的行方向(即AA’方向)上的控制栅多晶层06是共用的；所述多位扇出共栅型FLASH开关单元44的编程/擦除管有源区22和信号传输管有源区11之间是通过有源区隔离体02B_n进行有效隔离；所述多位扇出共栅型FLASH开关单元44是通过浮栅多晶硅层04实现了编程/擦除MOS管T1与多个信号传输MOS管T2_n的电荷共享，并通过浮栅腐蚀窗口33实现了不同多位扇出共栅型FLASH开关单元44共享浮栅的有效分离。
如图4～图8所示，上述结构的FLASH开关单元可以通过下述工艺步骤实现，具体地，所述开关单元结构的制备方法包括如下步骤：
步骤S1：提供所需的衬底00，并在所述衬底00内的上部设置阱01，并在阱01形成若干FLASH开关单元44所需的有源区，所述有源区包括同一FLASH开关单元结构的编程/擦除管有源区22与信号传输管有源区11，同一FLASH开关单元44内编程/擦除管有源区22与信号传输管有源区11通过阱01内的有源区隔离体02B_n隔离；相邻FLASH开关单元44间通过阱01内的开关单元隔离体02A相互隔离；
具体地，衬底00的材料包括硅，衬底00的导电类型为P型，通过本技术领域常用的技术手段依次在衬底00内制作得到开关单元隔离体02A、有源区隔离体02B_n、阱01、编程/擦除管有源区22以及信号传输管有源区11，如图4所示。
得到的开关单元隔离体02A以及有源区隔离体02B_n中包括沟槽以及填充在沟槽内的隔离介质，槽深度为
Figure BDA0003429049850000111
填充在沟槽内的隔离介质的类型为SiO2或者SiNxOy。阱01的结深为3μm～7μm。利用有源区隔离体02B_n将编程/擦除管有源区22以及信号传输管有源区11进行隔离。
此外，按照业界标准CMOS工艺，在上述衬底00上还制作牺牲氧化层，并对编程/擦除管有源区22和信号传输管有源区11进行表面沟道离子浓度调节的光刻和注入工艺，实现FLASH开关单元的编程/擦除管T1和信号传输管T2所需的本征阈值电压，具体光刻与注入过程为本技术领域人员所熟知，此处不再赘述。
步骤S2：在上述衬底00的上表面设置隧道氧化层03，所述隧道氧化层03覆盖阱01的上表面，并在所述隧道氧化层03上设置浮栅多晶层04，选择性地掩蔽所述浮栅多晶层04，以得到贯通浮栅多晶层04的浮栅腐蚀窗口33，所述浮栅腐蚀窗口33位于开关单元隔离体02A的正上方；
具体地，当在衬底00上制作牺牲氧化层的工艺时，为了进行后续的工艺，还需要采用湿法工艺去除相应的牺牲氧化层，具体可以采用本技术领域常用的技术手段实现对相应牺牲氧化层的去除，具体为本技术领域人员所熟知，此处不再赘述。
在去除牺牲氧化层后，采用低压掺N热生长工艺生长隧道氧化层03，隧道氧化层03生长在编程/擦除管有源区22以及信号传输管有源区11上，存在开关单元隔离体02A以及有源区隔离体02B_n的位置无法生长隧道氧化层03。在得到隧道氧化层03的表面上覆盖原位掺杂的N型多晶硅层，以得到浮栅多晶层04；在得到浮栅多晶层04后，利用业界光刻、腐蚀工艺形成编程/擦除管T1与信号传输管T2共享的浮栅层04，即通过对浮栅多晶层04刻蚀后，得到贯通浮栅多晶层04的浮栅腐蚀窗口33，所述浮栅腐蚀窗口33位于开关单元隔离体02A的正上方，具体如图5所示；所述形成隧道氧化层03的隧道氧化工艺的掺N热生长工艺气氛为N2O或者NO，工艺压力<100torr，工艺温度800～900℃，其中，隧道氧化层03的厚度为
Figure BDA0003429049850000121
掺N量为：0.01％～0.1％atm/cm2；所述浮栅多晶层04由原位POCL3掺杂多晶硅工艺制备而成，其中工艺温度为：900℃～970℃，浮栅多晶层04的厚度为
Figure BDA0003429049850000122
步骤S3：在上述浮栅多晶层04上设置ONO阻挡层05，所述ONO阻挡层05覆盖在浮栅多晶层04上并填充浮栅腐蚀窗口33，并在ONO阻挡层05上设置控制栅多晶层06；
本发明实施例中，在上述的表面上形成ONO阻挡层05；所述ONO阻挡层05由下至上依次为底层氧化、氮化硅层、顶层氧化层；所述底层氧化层是厚度为
Figure BDA0003429049850000123
氮化硅层厚度为
Figure BDA0003429049850000124
顶层氧化层为
Figure BDA0003429049850000125
其中，底层氧化层和顶层氧化层均采用掺N的HTO工艺完成，其含N量为20％-40％。ONO阻挡层05的厚度小于窗口33的深度，ONO阻挡层05覆盖在窗口33的侧壁及底壁。
如图6所示，在上述ONO阻挡层05表面淀积控制栅多晶层06，并填充浮栅腐蚀窗口33；所述控制栅多晶层06为非掺杂的多晶硅；所述控制栅多晶层06的厚度为
Figure BDA0003429049850000126
并通过业界多晶硅层/ONO/多晶硅层叠层光刻、腐蚀工艺，以形成控制栅；具体光刻、腐蚀工艺为本技术领域人员所熟知，此处不再赘述。
步骤S4：在上述控制栅多晶层06的外侧设置侧墙08，所述侧墙08支撑于隧道氧化层03上，且侧墙08覆盖浮栅多晶层04、ONO阻挡层05以及控制栅多晶层06的外侧壁；
具体实施时，在制备侧墙08前，需要先在编程/擦除管有源区22内设有编程/擦除管漏极LDD注入区07A以及编程/擦除管源极LDD注入区07B，并在所述信号传输管有源区11内设有信号传输管漏极LDD注入区以及信号传输管源极LDD注入区。编程/擦除管漏极LDD注入区07A、编程/擦除管源极LDD注入区07B、信号传输管漏极LDD注入区以及信号传输管源极LDD注入区的具体作用可以参考上述说明，具体制备过程为本技术领域人员所熟知，此处不再赘述。
由于同一FLASH开关单元44中浮栅多晶层04、ONO阻挡层05以及控制栅多晶层06共用，因此，侧墙08需要沿编程/擦除MOS管T1以及信号传输MOS管T2_n的连接方向分布，并分布在控制栅多晶层06的两侧，侧墙08的材料可以为二氧化硅，侧墙08可以采用本技术领域常用的技术手段制备，具体为本技术领域人员所熟知，此处不再赘述。
步骤S5：在上述的编程/擦除管有源区22内设有编程/擦除管漏区09A以及编程/擦除管源区09B，在信号传输管有源区11内设有信号传输管漏区09C以及信号传输管源区09D；
本发明实施例中，具体制备编程/擦除管漏区09A、编程/擦除管源区09B、信号传输管漏区09C以及信号传输管源区09D的工艺过程为本技术领域人员所熟知，此处不再赘述。
步骤S6：在上述阱01上设置ILD介质层14以及金属层16，所述ILD介质层14压盖在阱01上，侧墙08以及控制栅多晶层06均位于ILD介质层14内，所述金属层包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管漏区09A欧姆接触的编程/擦除管漏极金属16A以及与编程/擦除管源区09B欧姆接触的编程/擦除管源极金属16B，所述信号传输管金属体包括与信号传输管漏区09C欧姆接触的信号传输管漏极金属以及与信号传输管源区09D欧姆接触的信号传输管源极金属。
本发明实施例中，ILD介质层14可以为二氧化硅层，金属层16的材料可以为铝或铜，制备ILD介质层14以及金属层16的具体工艺过程为本技术领域人员所熟知，此处不再赘述。当然，在制备ILD介质层14前，还可以制备SAB介质层12、接触孔等工艺过程，具体可以参考上述说明，只要能实现编程/擦除MOS管T1、信号传输MOS管T2_n相对应的漏极端、源极端的引出与连接即可，具体为本技术领域人员所熟知，此处不再赘述。
本发明利用衬底00上的场边缘具有天然的抗总剂量电离效应引起的漏电，同时，FLASH无window closure(编程/擦除窗口不存在闭合现象)，可以增加开关单元阈值窗口(即，开关态的可靠性高)，进一步增强其抗总剂量辐射能力。本发明得到的开关单元结构简单，与CMOS工艺兼容，面积小，可通过控制一个编程/擦除MOS管的编程态/擦除态实现对多路信号的同时开启/关闭，适用于千万门级及以下规模的FPGA电路的工艺集成。适用于千万门级及以下规模的FPGA电路的工艺集成。本发明FLASH开关单元结构的制备方法不仅适用于体硅和外延片衬底CMOS工艺，而且也适用于SOI衬底CMOS工艺。
显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (8)

1.一种多位扇出共栅型FLASH开关单元结构，其特征是：FLASH开关单元(44)包括制备于同一衬底(00)上的一个编程/擦除浮栅晶体管T1以及多个信号传输浮栅晶体管T2_n，FLASH开关单元可选择nFLASH或pFLASH，在所述衬底(00)内的上部设有阱(01)，编程/擦除浮栅晶体管T1的有源区(22)、信号传输浮栅晶体管T2_n的有源区(11)均位于阱(01)内，并通过阱(01)内的多个有源区隔离体(02B_n)隔离；
在编程/擦除管有源区(22)内设有编程/擦除管漏区(09A)以及编程/擦除管源区(09B)，在信号传输管有源区(11)内设有信号传输管漏区(09C)以及信号传输管源区(09D)；
在编程/擦除管有源区(22)以及信号传输管有源区(11)上均设置隧道氧化层(03)，在所述隧道氧化层(03)上设有浮栅多晶层(04)，浮栅多晶层(04)覆盖在隧道氧化层(03)以及有源区隔离体(02)上，在所述浮栅多晶硅层(04)上设有ONO阻挡层(05)，在所述ONO阻挡层(05)上设有控制栅多晶层(06)；编程/擦除管漏区(09A)、编程/擦除管源区(09B)分别位于控制栅多晶层(06)的两侧，信号传输管漏区(09C)、信号传输管源区(09D)分别位于控制栅多晶层(06)的两侧；
在所述控制栅多晶层(06)的外侧设有侧墙(08)，所述侧墙(08)支撑于隧道氧化层(03)上，且侧墙(08)覆盖浮栅多晶层(04)、ONO阻挡层(05)以及控制栅多晶层(06)的外侧壁；
在阱(01)上方设有ILD介质层(14)，所述ILD介质层(14)压盖在控制栅多晶层(06)、侧墙(08)以及阱(01)上，在所述ILD介质层(14)上设有金属层(16)，所述金属层包括编程/擦除管金属体以及信号传输管金属体，所述编程/擦除管金属体包括与编程/擦除管漏区(09A)欧姆接触的编程/擦除管漏极金属(16A)以及与编程/擦除管源区(09B)欧姆接触的编程/擦除管源极金属(16B)，所述信号传输管金属体包括与信号传输管漏区(09C)欧姆接触的信号传输管漏极金属以及与信号传输管源区(09D)欧姆接触的信号传输管源极金属。
2.根据权利要求1所述一种多位扇出共栅型FLASH开关单元结构，其特征是：在所述编程/擦除管有源区(22)内设有编程/擦除管漏极LDD注入区(07A)以及编程/擦除管源极LDD注入区(07B)，编程/擦除管漏区(09A)位于编程/擦除管漏极LDD注入区(07A)内，编程/擦除管源区(09B)位于编程/擦除管源极LDD注入区(07B)；
在所述信号传输管有源区(11)内设有信号传输管漏极LDD注入区以及信号传输管源极LDD注入区，信号传输管漏区(09C)位于信号传输管漏极LDD注入区内，信号传输管源区(09D)位于信号传输管LDD注入区内。
3.根据权利要求1所述一种多位扇出共栅型FLASH开关单元结构，其特征是：在所述隧道氧化层(03)外圈设有SAB介质层(12)，在所述SAB介质层(12)内填充有编程/擦除管漏极连接金属硅化物(17A)以及编程/擦除管源极连接金属硅化物(17B)；在所述编程/擦除管漏极连接金属硅化物(17A)的正上方设有贯通ILD介质层(14)的编程/擦除管漏极连接填充体(15A)，编程/擦除管漏极金属(16A)通过编程/擦除管漏极连接填充体(15A)、编程/擦除管漏极连接金属硅化物(17A)与编程/擦除管漏区(09A)欧姆接触；在编程/擦除管源极连接金属硅化物(17B)的正上方设有贯通ILD介质层(14)的编程/擦除管源极连接填充体(15B)，编程/擦除管源极金属(16B)通过编程/擦除管源极连接填充体(15B)、编程/擦除管源极连接金属硅化物(17B)与编程/擦除管源区(09B)欧姆接触；
在控制栅多晶层(06)上设置控制栅连接金属硅化物(13)，所述控制栅连接金属硅化物(13)与编程/擦除管漏极连接金属硅化物(17A)、编程/擦除管源极连接金属硅化物(17B)为同一工艺制造层。
4.根据权利要求1所述一种多位扇出共栅型FLASH开关单元结构，其特征是：当同一衬底(00)上具有多个FLASH开关单元(44)时，相邻的两FLASH开关单元(44)间通过开关单元隔离体(02A)隔离；
对同一行的FLASH开关单元(44)，在设置浮栅多晶层(04)后，对浮栅多晶层(04)进行刻蚀，以得到贯通浮栅多晶层(04)的浮栅腐蚀窗口(33)，所述浮栅腐蚀窗口(33)位于开关单元隔离体(02A)的正上方，ONO阻挡层(05)覆盖在浮栅多晶层(04)上并填充浮栅腐蚀窗口(33)。
5.根据权利要求4所述一种多位扇出共栅型FLASH开关单元结构，其特征是：所述有源区隔离体(02B_n)、开关单元隔离体(02A)采用STI工艺制备得到，有源区隔离体(02B_n)、开关单元隔离体(02A)的沟槽深度为
Figure FDA0003429049840000021
阱(01)的结深为3μm～7μm。
6.根据权利要求1所述一种多位扇出共栅型FLASH开关单元结构，其特征是，在得到侧墙(08)前，在所述编程/擦除管有源区(22)内设有编程/擦除管漏极LDD注入区(07A)以及编程/擦除管源极LDD注入区(07B)，编程/擦除管漏区(09A)位于编程/擦除管漏极LDD注入区(07A)内，编程/擦除管源区(09B)位于编程/擦除管源极LDD注入区(07B)；在所述信号传输管有源区(11)内设有信号传输管漏极LDD注入区以及信号传输管源极LDD注入区，信号传输管漏区(09C)位于信号传输管漏极LDD注入区内，信号传输管源区(09D)位于信号传输管LDD注入区内。
7.根据权利要求1所述一种多位扇出共栅型FLASH开关单元结构，其特征是，在所述隧道氧化层(03)外圈设有SAB介质层(12)，在所述SAB介质层(12)内填充有编程/擦除管漏极连接金属硅化物(17A)以及编程/擦除管源极连接金属硅化物(17B)；在所述编程/擦除管漏极连接金属硅化物(17A)的正上方设有贯通ILD介质层(14)的编程/擦除管漏极连接填充体(15A)，编程/擦除管漏极金属(16A)通过编程/擦除管漏极连接填充体(15A)、编程/擦除管漏极连接金属硅化物(17A)与编程/擦除管漏区(09A)欧姆接触；在编程/擦除管源极连接金属硅化物(17B)的正上方设有贯通ILD介质层(14)的编程/擦除管源极连接填充体(15B)，编程/擦除管源极金属(16B)通过编程/擦除管源极连接填充体(15B)、编程/擦除管源极连接金属硅化物(17B)与编程/擦除管源区(09B)欧姆接触。
8.根据权利要求1所述一种多位扇出共栅型FLASH开关单元结构，其特征是，控制栅多晶层(06)采用非掺杂的多晶硅制成，所述控制栅氧化层(06)的厚度为
Figure FDA0003429049840000031
在控制栅多晶层(06)上设置控制栅连接金属硅化物(13)，所述控制栅连接金属硅化物(13)与编程/擦除管漏极连接金属硅化物(17A)、编程/擦除管源极连接金属硅化物(17B)为同一工艺制造层。
CN202111590862.0A 2021-12-23 2021-12-23 一种多位扇出共栅型flash开关单元结构及其制备方法 Active CN114373767B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111590862.0A CN114373767B (zh) 2021-12-23 2021-12-23 一种多位扇出共栅型flash开关单元结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111590862.0A CN114373767B (zh) 2021-12-23 2021-12-23 一种多位扇出共栅型flash开关单元结构及其制备方法

Publications (2)

Publication Number Publication Date
CN114373767A true CN114373767A (zh) 2022-04-19
CN114373767B CN114373767B (zh) 2023-03-07

Family

ID=81142461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111590862.0A Active CN114373767B (zh) 2021-12-23 2021-12-23 一种多位扇出共栅型flash开关单元结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114373767B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115085712A (zh) * 2022-07-22 2022-09-20 中国电子科技集团公司第五十八研究所 一种SONOS型pFLASH开关单元结构及其工艺集成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324102B1 (en) * 2000-12-14 2001-11-27 Actel Corporation Radiation tolerant flash FPGA
CN107180833A (zh) * 2017-06-22 2017-09-19 中国电子科技集团公司第五十八研究所 一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法
CN107302003A (zh) * 2017-06-22 2017-10-27 中国电子科技集团公司第五十八研究所 抗辐射Sence‑Switch型nFLASH开关单元结构及其制备方法
CN110047837A (zh) * 2019-04-26 2019-07-23 中国电子科技集团公司第五十八研究所 一种Sense-Switch型pFLASH阵列结构及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324102B1 (en) * 2000-12-14 2001-11-27 Actel Corporation Radiation tolerant flash FPGA
CN107180833A (zh) * 2017-06-22 2017-09-19 中国电子科技集团公司第五十八研究所 一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法
CN107302003A (zh) * 2017-06-22 2017-10-27 中国电子科技集团公司第五十八研究所 抗辐射Sence‑Switch型nFLASH开关单元结构及其制备方法
CN110047837A (zh) * 2019-04-26 2019-07-23 中国电子科技集团公司第五十八研究所 一种Sense-Switch型pFLASH阵列结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115085712A (zh) * 2022-07-22 2022-09-20 中国电子科技集团公司第五十八研究所 一种SONOS型pFLASH开关单元结构及其工艺集成方法
CN115085712B (zh) * 2022-07-22 2022-11-01 中国电子科技集团公司第五十八研究所 一种SONOS型pFLASH开关单元结构的工艺集成方法

Also Published As

Publication number Publication date
CN114373767B (zh) 2023-03-07

Similar Documents

Publication Publication Date Title
CN107180833B (zh) 一种抗辐射Sense-Switch型pFLASH开关单元结构及其制备方法
US7714377B2 (en) Integrated circuits and methods of manufacturing thereof
US5872036A (en) Method of manufacturing a split-gate flash memory cell
JPH10163427A (ja) 半導体装置およびその製造方法
CN111900164A (zh) 半导体结构及制备方法
CN211480027U (zh) 一种非易失性存储器结构
CN114373767B (zh) 一种多位扇出共栅型flash开关单元结构及其制备方法
CN113793851B (zh) 非易失性存储器的形成方法
KR102032221B1 (ko) 터널링 전계효과 트랜지스터를 이용한 1t 디램 셀 소자와 그 제조방법 및 이를 이용한 메모리 어레이
US7170128B2 (en) Multi-bit nanocrystal memory
US7323383B2 (en) Method for fabricating an NROM memory cell arrangement
US7094648B2 (en) Method for fabricating an NROM memory cell array
US20030205747A1 (en) Self-aligned source pocket for flash memory cells
CN110473876B (zh) 一种三维存储器及其制备方法
KR102554249B1 (ko) 비휘발성 기억소자 및 그 제조방법
CN114242723B (zh) 一种高驱动Sense-Switch型pFLASH开关单元结构及其制备方法
CN109712984B (zh) Nor flash器件结构及其制造方法
US11271075B2 (en) Process for fabricating a high-voltage capacitive element, and corresponding integrated circuit
KR20070018802A (ko) 스태거 국부 배선 구조를 갖는 메모리 셀 어레이
CN104425500B (zh) Sonos非挥发性存储器及其制造方法
US20090302421A1 (en) Method and apparatus for creating a deep trench capacitor to improve device performance
JP2021106298A (ja) 半導体メモリの製造方法
CN113517295A (zh) 一种非易失性存储器的制备方法
JP6306233B1 (ja) フラッシュメモリおよびその製造方法
CN114068565A (zh) 基于Sense-Switch型nFLASH开关单元结构的制备以及加固方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant