CN114023753B - 一种Flash开关单元结构及其制备方法 - Google Patents
一种Flash开关单元结构及其制备方法 Download PDFInfo
- Publication number
- CN114023753B CN114023753B CN202111294868.3A CN202111294868A CN114023753B CN 114023753 B CN114023753 B CN 114023753B CN 202111294868 A CN202111294868 A CN 202111294868A CN 114023753 B CN114023753 B CN 114023753B
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- tube
- drain region
- gate polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 230000008054 signal transmission Effects 0.000 claims abstract description 27
- 230000005641 tunneling Effects 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 238000007667 floating Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000002784 hot electron Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 230000014759 maintenance of location Effects 0.000 abstract description 4
- 230000002035 prolonged effect Effects 0.000 abstract description 3
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开一种Flash开关单元结构的制备方法，属于微电子器件领域。在同一衬底上制备编程管T1、信号传输管T2和擦除管T3。编程管T1用来进行单元的编程操作、擦除管T3用来进行单元的擦除操作、信号传输管T2与外围逻辑电路相连负责信号的传输。由于编程和擦除时电子隧穿的路径不一样，极大的提升了隧道氧化层的寿命，改善了Flash开关单元的耐久性和电荷保持寿命，有望用作高可靠的配置单元应用于Flash型FPGA中去。
Description
技术领域
本发明涉及微电子器件技术领域，特别涉及一种Flash开关单元结构及其制备方法。
背景技术
Flash型开关单元是实现可重构的Flash型可编程逻辑器件的内核基本组成单元，其性能介于SRAM和反熔丝之间。Flash型FPGA技术是继反熔丝FPGA工艺技术的下一代主流技术，凭借其非易失性、可重构性、低功耗、高密度等特点，在计算机、通信、汽车、卫星以及航空航天等领域有着广泛的应用前景。
耐久性和电荷保持特性是Flash型FPGA可靠性的重要考核指标，提升Flash开关单元的耐久性和点荷包刺特性对于Flash型FPGA器件的长期稳定可靠的运行具有重要意义。
发明内容
本发明的目的在于提供一种Flash开关单元结构的制备方法，以解决背景技术中的问题。
为解决上述技术问题，本发明提供了一种Flash开关单元结构的制备方法，包括：
提供衬底，在所述衬底上通过离子注入形成深阱区域，所述深阱区域的掺杂类型为n型或p型；
在深阱区域中制作有源区一、有源区二和有源区三，分别作为编程管T1、信号传输管T2和擦除管T3的有源区，三个有源区之间通过STI隔离；
在有源区一、有源区二和有源区三上依次形成隧道氧化层、浮栅多晶层、多晶间介质层和控制栅多晶层，所述浮栅多晶层、所述多晶间介质层和所述控制栅多晶层形成多晶—介质层—多晶的PIP电容结构；
在有源区一上形成源区一和漏区一，在有源区二上形成源区二和漏区二，在有源区三上形成源区三和漏区三；
在所述控制栅多晶层、多晶间介质层和浮栅多晶层的外侧覆盖侧墙，所述侧墙为氧化硅-氮化硅-氧化硅组成的多层结构；
淀积ILD介质层覆盖控制栅多晶层、侧墙以及深阱区域，在所述ILD介质层上淀积金属层；
在所述隧道氧化侧外围淀积SAB介质层，在所述控制栅多晶层、源区一和漏区一、源区二和漏区二、源区三和漏区三形成金属硅化物，在金属硅化物的正上方通过刻蚀ILD介质层形成通孔结构；控制栅多晶层、源区一和漏区一、源区二和漏区二、源区三和漏区三通过所述通孔结构与金属层连接。
可选的，所述金属层与控制栅多晶层以及源区一和漏区一、源区二和漏区二、源区三和漏区三形成欧姆接触。
可选的，所述多晶间介质层的结构至下而上为底层氧化物、氮化物、顶层氧化物；其中所述底层氧化物采用氧化工艺，其厚度为40Å~70Å；所述氮化物的厚度为50Å~100Å；所述顶层氧化物采用高温氧化物淀积工艺，其厚度为30Å~60Å。
可选的，所述源区一和漏区一位于有源区一两侧；源区二和漏区二位于有源区二两侧，源区三和漏区三位于有源区三两侧。
可选的，所述编程管T1只进行编程，所述擦除管T3只进行擦除操作，所述信号传输管T2只负责信号传输；编程时编程管T1通过沟道热电子注入、带带隧穿热电子注入，擦除时通过FN隧穿的方式在浮栅多晶层与擦除管T3的沟道/源区/漏区之间进行均匀擦除。
可选的，所述通孔结构的材料为金属钨，所述金属层的材料为金属铝，或者金属铜，或者两者的合金。
可选的，所述深阱区域的结深为3~7μm；所述STI的沟槽深度为3500Å~8000Å；所述隧道氧化层的厚度为85Å~100Å，所述浮栅多晶层的厚度为70Å~150Å；所述控制栅多晶层采用非掺杂的多晶硅，其厚度为1000Å~2000Å。
在本发明提供的Flash开关单元结构的制备方法中，在同一衬底上制备编程管T1、信号传输管T2和擦除管T3。编程管T1用来进行单元的编程操作、擦除管T3用来进行单元的擦除操作、信号传输管T2与外围逻辑电路相连负责信号的传输。由于编程和擦除时电子隧穿的路径不一样，极大的提升了隧道氧化层的寿命，改善了Flash开关单元的耐久性和电荷保持寿命，有望用作高可靠的配置单元应用于Flash型FPGA中去。
附图说明
图1是Flash开关结构单元的有源区形成示意图；
图2是Flash开关结构单元平行于多晶方向的剖面图；
图3是Flash开关单元编程管垂直于多晶方向的剖面图；
图4是Flash开关单元信号传输管垂直于多晶方向的剖面图；
图5是Flash开关单元擦除管垂直于多晶方向的剖面图；
图6是Flash开关结构单元的层次图；
图7是由Flash开关单元组成的2*2阵列电路原理图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种Flash开关单元结构的制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种Flash开关单元结构的制备方法，具体步骤如下：
提供p型Si作为衬底1，如图1所示，通过离子注入在衬底1上形成深阱区域2，根据实际需求可制作n沟Flash开关单元或p沟Flash开关单元，本发明以p沟Flash开关单元为例进行说明，深阱的掺杂类型为n型。Flash开关结构单元的编程管T1的有源区一21、信号传输管T2的有源区二22、擦除管T3的有源区三23均制作在所述深阱区域2里面，编程管T1的有源区、信号传输管T2的有源区、擦除管T3的有源区通过STI 3隔离。
如图2所示，在编程管T1的有源区21、信号传输管T2的有源区22、擦除管T3的有源区23上通过热氧化方式生长一层隧道氧化层4，在所述隧道氧化层4上淀积浮栅多晶层5，所述浮栅多晶层5覆盖在隧道氧化层4以及STI 3上，在所述浮栅多晶层5上通过氧化和淀积形成多晶间介质层6，在所述多晶间介质层6上淀积控制栅多晶层7，所述浮栅多晶层5、所述多晶间介质层6和所述控制栅多晶层7组成PIP电容结构。
如图3~图5所示，在有源区一21上通过p型离子注入形成源区一8和漏区一9，在有源区二22上通过p型离子注入形成源区二10和漏区二11，在有源区三23上通过p型离子注入形成源区三12和漏区三13。所述编程管T1、信号传输管T2和擦除管T3的源漏区域分布在控制栅多晶层两侧。所述浮栅多晶层5和所述控制栅多晶层7为编程管T1、信号传输管T2、擦除管T3共用，Flash开关结构单元通过所述浮栅多晶层5上存储电荷的状态实现信号传输管T2的开关态，编程管T1负责将电子通过编程管T1的有源区一上的隧道氧化层注入到浮栅多晶层，擦除管T3负责将浮栅多晶层上的电子通过擦除管T3有源区上的隧道氧化层排出浮栅。由于电子隧穿的区域不同，对隧道氧化层的损伤降低，不仅增加了Flash开关单元的耐久性，还提升了电荷保持寿命。
在所述控制栅多晶层7的外侧设有侧墙14，所述侧墙14为氧化硅-氮化硅-氧化硅组成的多层结构，且所述侧墙14覆盖浮栅多晶层5、多晶间介质层6和控制栅多晶层7的外侧壁。
在深阱区域2上淀积有ILD介质层15，所述ILD介质层15覆盖在控制栅多晶层7、侧墙14以及深阱区域2上，在所述ILD介质层15上淀积金属层16，包括控制栅多晶层7的金属、编程管T1的源/漏端金属、信号传输管T2的源/漏端金属和擦除管T3的源/漏端金属。所述金属层16与控制栅多晶层7、编程管T1、信号传输管T2和擦除管T3的源漏区域形成欧姆接触。
在所述编程管T1的源/漏端、信号传输管T2的源/漏端和擦除管T3的源/漏端以及控制栅多晶层处通过salicide工艺形成金属硅化物，在所述金属硅化物上方设有挂穿ILD介质层15的通孔结构17，所述金属层16通过通孔结构17与所述金属硅化物实现欧姆接触。
所述通孔结构17，填充材料可以为钨或者铜，所述控制栅多晶层7、编程管T1的源/漏、信号传输管T2的源/漏和擦除管T3的源/漏区域的salicide工艺为同一工艺，金属硅化物材料为TixSiy、CoxSiy等，具体材料为本技术领域人员所知，此处不再阐述。
所述Flash开关结构单元的STI 3的沟槽深度为3500 Å~8000 Å，在深阱区域2的结深为3~7μm；控制栅多晶层7采用非掺杂的多晶硅制成，其厚度为1000Å~2000Å；多晶间介质层6的结构至下而上为底层氧化物、氮化物、顶层氧化物，底层氧化物厚度为40Å~70Å，氮化物的厚度为50Å~100Å，顶层氧化物的厚度为30Å~60Å，其中底层氧化层采用氧化工艺，顶层氧化层采用高温氧化物淀积工艺；隧道氧化层4的厚度为85 Å~100Å，浮栅多晶层5的厚度为70Å~150Å；所述通孔结构17的材料为金属钨，所述金属层16的材料为金属铝，或者金属铜，或者两者的合金。
通过本发明方法制备出的Flash开关单元的层次图如图6所示，S1、S2、S3分别为编程管T1、信号传输管T2和擦除管T3的源端、D1、D2、D3分别为编程管T1、信号传输管T2和擦除管T3的漏端。可以通过四个所述Flash开关单元共同构成如图7所示的2*2阵列电路图。
本发明提供的Flash开关单元的操作特点是：编程管T1只进行编程、擦除管T3只进行擦除操作、信号传输管T2只负责信号传输。编程时编程管T1可通过沟道热电子注入或者带带隧穿热电子注入；擦除时通过FN隧穿的方式在浮栅多晶层5与擦除管T3的沟道/源区/漏区之间进行均匀擦除。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (7)
1.一种Flash开关单元结构的制备方法，其特征在于，包括：
提供衬底（1），在所述衬底（1）上通过离子注入形成深阱区域（2），所述深阱区域（2）的掺杂类型为n型或p型；
在深阱区域（2）中制作有源区一（21）、有源区二（22）和有源区三（23），分别作为编程管T1、信号传输管T2和擦除管T3的有源区，三个有源区之间通过STI（3）隔离；
在有源区一（21）、有源区二（22）和有源区三（23）上依次形成隧道氧化层（4）、浮栅多晶层（5）、多晶间介质层（6）和控制栅多晶层（7），所述浮栅多晶层（5）、所述多晶间介质层（6）和所述控制栅多晶层（7）形成多晶—介质层—多晶的PIP电容结构；
在有源区一（21）上形成源区一（8）和漏区一（9），在有源区二（22）上形成源区二（10）和漏区二（11），在有源区三（23）上形成源区三（12）和漏区三（13）；
在所述控制栅多晶层（7）、多晶间介质层（6）和浮栅多晶层（5）的外侧覆盖侧墙（14），所述侧墙（14）为氧化硅-氮化硅-氧化硅组成的多层结构；
淀积ILD介质层（15）覆盖控制栅多晶层（7）、侧墙（14）以及深阱区域（2），在所述ILD介质层（15）上淀积金属层（16）；
在所述隧道氧化层（4）外围淀积SAB介质层，在所述控制栅多晶层（7）、源区一（8）和漏区一（9）、源区二（10）和漏区二（11）、源区三（12）和漏区三（13）形成金属硅化物，在金属硅化物的正上方通过刻蚀ILD介质层（15）形成通孔结构（17）；控制栅多晶层（7）、源区一（8）和漏区一（9）、源区二（10）和漏区二（11）、源区三（12）和漏区三（13）通过所述通孔结构（17）与金属层（16）连接。
2.如权利要求1所述的Flash开关单元结构的制备方法，其特征在于，所述金属层（16）与控制栅多晶层（7）以及源区一（8）和漏区一（9）、源区二（10）和漏区二（11）、源区三（12）和漏区三（13）形成欧姆接触。
3.如权利要求1所述的Flash开关单元结构的制备方法，其特征在于，所述多晶间介质层（6）的结构至下而上为底层氧化物、氮化物、顶层氧化物；其中所述底层氧化物采用氧化工艺，其厚度为40Å~70Å；所述氮化物的厚度为50Å~100Å；所述顶层氧化物采用高温氧化物淀积工艺，其厚度为30Å~60Å。
4.如权利要求1所述的Flash开关单元结构的制备方法，其特征在于，所述源区一（8）和漏区一（9）位于有源区一（21）两侧；源区二（10）和漏区二（11）位于有源区二（22）两侧，源区三（12）和漏区三（13）位于有源区三（23）两侧。
5.如权利要求1所述的Flash开关单元结构的制备方法，其特征在于，所述编程管T1只进行编程，所述擦除管T3只进行擦除操作，所述信号传输管T2只负责信号传输；编程时编程管T1通过沟道热电子注入、带带隧穿热电子注入，擦除时通过FN隧穿的方式在浮栅多晶层（5）与擦除管T3的沟道/源区/漏区之间进行均匀擦除。
6.如权利要求1所述的Flash开关单元结构的制备方法，其特征在于，所述通孔结构（17）的材料为金属钨，所述金属层（16）的材料为金属铝，或者金属铜，或者两者的合金。
7.如权利要求1所述的Flash开关单元结构的制备方法，其特征在于，所述深阱区域（2）的结深为3~7μm；所述STI（3）的沟槽深度为3500Å~8000Å；所述隧道氧化层（4）的厚度为85Å~100Å，所述浮栅多晶层（5）的厚度为70Å~150Å；所述控制栅多晶层（7）采用非掺杂的多晶硅，其厚度为1000Å~2000Å。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111294868.3A CN114023753B (zh) | 2021-11-03 | 2021-11-03 | 一种Flash开关单元结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111294868.3A CN114023753B (zh) | 2021-11-03 | 2021-11-03 | 一种Flash开关单元结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114023753A CN114023753A (zh) | 2022-02-08 |
| CN114023753B true CN114023753B (zh) | 2024-03-29 |
Family
ID=80060525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111294868.3A Active CN114023753B (zh) | 2021-11-03 | 2021-11-03 | 一种Flash开关单元结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114023753B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010093506A (ko) * | 2000-03-29 | 2001-10-29 | 박종섭 | 플래시 이이피롬 셀 및 이에 따른 프로그램 방법 |
| CN107180833A (zh) * | 2017-06-22 | 2017-09-19 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法 |
| CN107302003A (zh) * | 2017-06-22 | 2017-10-27 | 中国电子科技集团公司第五十八研究所 | 抗辐射Sence‑Switch型nFLASH开关单元结构及其制备方法 |
| CN110047837A (zh) * | 2019-04-26 | 2019-07-23 | 中国电子科技集团公司第五十八研究所 | 一种Sense-Switch型pFLASH阵列结构及其制备方法 |
| CN111668223A (zh) * | 2020-06-16 | 2020-09-15 | 中国电子科技集团公司第五十八研究所 | 一种高功率、低漏电的Sense-Switch型pFLASH单元结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101277147B1 (ko) * | 2009-12-10 | 2013-06-20 | 한국전자통신연구원 | 이이피롬 장치 및 그 제조 방법 |
| JP2014033007A (ja) * | 2012-08-01 | 2014-02-20 | Toshiba Corp | 半導体集積回路 |
-
2021
- 2021-11-03 CN CN202111294868.3A patent/CN114023753B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010093506A (ko) * | 2000-03-29 | 2001-10-29 | 박종섭 | 플래시 이이피롬 셀 및 이에 따른 프로그램 방법 |
| CN107180833A (zh) * | 2017-06-22 | 2017-09-19 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法 |
| CN107302003A (zh) * | 2017-06-22 | 2017-10-27 | 中国电子科技集团公司第五十八研究所 | 抗辐射Sence‑Switch型nFLASH开关单元结构及其制备方法 |
| CN110047837A (zh) * | 2019-04-26 | 2019-07-23 | 中国电子科技集团公司第五十八研究所 | 一种Sense-Switch型pFLASH阵列结构及其制备方法 |
| CN111668223A (zh) * | 2020-06-16 | 2020-09-15 | 中国电子科技集团公司第五十八研究所 | 一种高功率、低漏电的Sense-Switch型pFLASH单元结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114023753A (zh) | 2022-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107180833B (zh) | 一种抗辐射Sense-Switch型pFLASH开关单元结构及其制备方法 | |
| KR940006094B1 (ko) | 불휘발성 반도체 기억장치 및 그 제조방법 | |
| US5506431A (en) | Double poly trenched channel accelerated tunneling electron (DPT-CATE) cell, for memory applications | |
| US7314798B2 (en) | Method of fabricating a nonvolatile storage array with continuous control gate employing hot carrier injection programming | |
| US7074676B2 (en) | Memory film, method of manufacturing the memory film, memory element, semiconductor storage device, semiconductor integrated circuit, and portable electronic equipment | |
| CN111900164A (zh) | 半导体结构及制备方法 | |
| CN101194355A (zh) | 多位纳米晶体存储器 | |
| US20040166641A1 (en) | Method of manufacturing high coupling ratio flash memory having sidewall spacer floating gate electrode | |
| CN103872055A (zh) | 一种垂直沟道型三维半导体存储器件及其制备方法 | |
| US11764291B2 (en) | Method of diffusing nitrogen into a tunnel layer of a nonvolatile memory | |
| CN111668223A (zh) | 一种高功率、低漏电的Sense-Switch型pFLASH单元结构 | |
| CN108109656B (zh) | 闪存阵列的制作方法及闪存阵列 | |
| US20030001197A1 (en) | Method for forming a flash memory cell having contoured floating gate surface | |
| US11201163B2 (en) | High-density NOR-type flash memory | |
| US6630708B1 (en) | Non-volatile memory and method for fabricating the same | |
| KR20080017779A (ko) | 불휘발성 메모리 장치 및 그 제조 방법 | |
| CN101777562B (zh) | 浮栅非挥发半导体存储器及其制造方法 | |
| US20070200165A1 (en) | Floating gate, a nonvolatile memory device including the floating gate and method of fabricating the same | |
| CN211350659U (zh) | 多次可编程存储器的单元结构 | |
| CN114023753B (zh) | 一种Flash开关单元结构及其制备方法 | |
| CN114373767B (zh) | 一种多位扇出共栅型flash开关单元结构及其制备方法 | |
| US6579778B1 (en) | Source bus formation for a flash memory using silicide | |
| CN101800251B (zh) | 电荷俘获非挥发半导体存储器及其制造方法 | |
| CN101556957B (zh) | 半导体存储器器件及其制造方法 | |
| CN113471206A (zh) | 一种多次可编程存储器结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |