CN111668223A - 一种高功率、低漏电的Sense-Switch型pFLASH单元结构 - Google Patents
一种高功率、低漏电的Sense-Switch型pFLASH单元结构 Download PDFInfo
- Publication number
- CN111668223A CN111668223A CN202010548495.7A CN202010548495A CN111668223A CN 111668223 A CN111668223 A CN 111668223A CN 202010548495 A CN202010548495 A CN 202010548495A CN 111668223 A CN111668223 A CN 111668223A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- pflash
- deep
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 230000008054 signal transmission Effects 0.000 claims abstract description 46
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 31
- 238000007667 floating Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims 2
- 230000003068 static effect Effects 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种高功率、低漏电的Sense‑Switch型pFLASH单元结构，属于Flash型开关单元技术领域。在衬底上设置有深N阱；编程/擦除管T1的有源区和信号传输管T2的有源区制作在深N阱内；深N阱上依次设有隧道氧化层、浮栅多晶层、IPD多晶间介质层和控制栅多晶层；控制栅多晶层的外侧设有侧墙；深N阱上设有ILD介质层，ILD介质层上设有金属层；隧道氧化层外围设有SAB介质层，内填充有金属硅化物，在金属硅化物上方设有贯穿ILD介质层的通孔连接结构，金属层通过通孔连接结构和金属硅化物与编程/擦除MOS管T1和信号传输管T2欧姆接触。本发明能够降低Flash型FPGA中Flash基本单元的静态漏电水平，并且提高其电流传输能力，为低漏电、高输出功率的Flash型FPGA的研制提供一种新的思路。
Description
技术领域
本发明涉及Flash型开关单元技术领域，特别涉及一种高功率、低漏电的Sense-Switch型pFLASH单元结构。
背景技术
Flash型开关单元是实现可重构的Flash型可编程逻辑器件的内核基本组成单元，其性能介于SRAM和反熔丝之间。Flash型FPGA技术是继反熔丝FPGA工艺技术的下一代主流技术，凭借其非易失性、可重构性、低功耗、高密度等特点，在计算机、通信、汽车、卫星以及航空航天等领域有着广泛的应用前景。
静态漏电是影响高密度Flash型FPGA可靠性的一个重要因素，同时，进一步提高Flash型FPGA的输出功率对其在航空航天等领域的应用优势更加明显。
发明内容
本发明的目的在于提供一种高功率、低漏电的Sense-Switch型pFLASH单元结构，以解决现有的pFLASH单元结构易发生静态漏电、输出功率低的问题。
为解决上述技术问题，本发明提供一种高功率、低漏电的Sense-Switch型pFLASH单元结构，包括：
衬底，所述衬底上设置有深N阱；
编程/擦除管T1的有源区和信号传输管T2的有源区，制作在所述深N阱内；
所述深N阱上依次设有隧道氧化层、浮栅多晶层、IPD多晶间介质层和控制栅多晶层；所述控制栅多晶层的外侧设有侧墙；
所述深N阱上设有ILD介质层，所述的ILD介质层上设有金属层；所述ILD介质层覆盖在控制栅多晶层、侧墙以及深N阱上；
所述隧道氧化层外围设有SAB介质层，所述SAB介质层内填充有金属硅化物，在所述金属硅化物上方设有贯穿所述ILD介质层的通孔连接结构，所述金属层通过所述通孔连接结构和所述金属硅化物与所述编程/擦除MOS管T1和所述信号传输管T2欧姆接触。
可选的，所述信号传输管T2包括有源区、位于所述有源区内的P+漏区和P-源区；其中，所述信号传输管T2中的P+漏区和P-源区分布于所述控制栅多晶层的两侧，并且所述信号传输管T2中的P-源区内有N+注入；
所述编程/擦除管T1的有源区内设置有P+源区和P+漏区，分别位于所述控制栅多晶层的两侧。
可选的，所述金属层包括与所述信号传输管T2中P+漏区欧姆接触的漏极金属、与所述信号传输管T2中P-源区欧姆接触的源极金属，以及与所述编程/擦除管T1的P+源区和P+漏区欧姆接触的金属。
可选的，所述SAB介质层内还设有连接所述信号传输管T2中P+漏区的漏区金属硅化物和连接所述信号传输管T2中N+注入的源区金属硅化物。
可选的，所述通孔连接结构包括漏区连接通孔结构和源区连接通孔结构，均贯穿所述ILD介质层；
所述漏极金属通过所述漏区连接通孔结构、所述漏区金属硅化物与所述信号传输管T2中P+漏区欧姆接触；
所述源极金属通过所述源区连接通孔结构、所述源区金属硅化物与所述信号传输管T2中N+注入欧姆接触。
可选的，所述浮栅多晶层为所述编程/擦除MOS管T1与所述信号传输管T2共用，通过所述浮栅多晶层存储电荷来实现所述信号传输管T2的开关状态；
所述编程/擦除MOS管T1、所述信号传输MOS管T2的栅极端连接在一起，所述编程/擦除管T1通过位选择信号来控制浮栅上的电子，从而实现编程、擦除、校验的功能。
可选的，所述编程/擦除管T1的有源区和所述信号传输管T2的有源区在所述深N阱中通过STI隔离；
所述STI的沟槽深度为
所述深N阱的结深为3～7μm。
可选的，所述侧墙支撑于所述隧道氧化层上，且所述侧墙覆盖浮栅多晶层、IPD多晶间介质层和控制栅多晶层的外侧壁。
可选的，所述隧道氧化层的厚度为
所述浮栅多晶层的厚度为
所述控制栅多晶层采用非掺杂的多晶硅制成，其厚度为
可选的，所述IPD多晶间介质层包括由下至上的底层氧化层、氮化物层、顶层氧化层；其中，
所述底层氧化层的厚度为
所述氮化物层的厚度为
所述顶层氧化层的厚度为
所述底层氧化层和所述顶层氧化层均采用HTO工艺完成。
在本发明中提供了一种高功率、低漏电的Sense-Switch型pFLASH单元结构，在衬底上设置有深N阱；编程/擦除管T1的有源区和信号传输管T2的有源区制作在深N阱内；深N阱上依次设有隧道氧化层、浮栅多晶层、IPD多晶间介质层和控制栅多晶层；控制栅多晶层的外侧设有侧墙；深N阱上设有ILD介质层，ILD介质层上设有金属层；隧道氧化层外围设有SAB介质层，内填充有金属硅化物，在金属硅化物上方设有贯穿ILD介质层的通孔连接结构，金属层通过通孔连接结构和金属硅化物与编程/擦除MOS管T1和信号传输管T2欧姆接触。本发明能够降低Flash型FPGA中Flash基本单元的静态漏电水平，并且提高其电流传输能力，为低漏电、高输出功率的Flash型FPGA的研制提供一种新的思路。
附图说明
图1是Sense-Switch型pFlash基本单元结构组成的电路图；
图2是Sense-Switch型pFlash单元结构的有源区形成示意图；
图3是Sense-Switch型pFlash单元结构的整体剖面图；
图4是Sense-Switch型pFlash单元结构信号传输管示意图；
图5是Sense-Switch型pFlash单元结构编程/擦除管示意图；
图6是Sense-Switch型pFlash单元结构双极性晶体管剖面图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种高功率、低漏电的Sense-Switch型pFLASH单元结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种高功率、低漏电的Sense-Switch型pFLASH单元结构，其电路图如图1所示，包括编程/擦除管T1以及与所述编程/擦除管T1共浮栅FG、共控制栅CG的信号传输管T2，所述编程/擦除管T1和所述信号传输管T2均制作在p型Si衬底上。
如图2所示为Sense-Switch型pFLASH单元结构的有源区形成示意图，衬底1的上部设置有深N阱2，所述深N阱2的结深为3～7μm。所述编程/擦除管T1的有源区21和所述信号传输管T2的有源区22均制作在所述深N阱2内，所述深N阱2中还设有STI 31、STI 32和STI 33,所述STI 32用于隔离所述编程/擦除管T1的有源区21和所述信号传输管T2的有源区22，所述STI 32的沟槽深度为
如图3所示为Sense-Switch型pFlash单元结构的整体剖面图。所述深N阱2中设有STI 3(包括STI 31、STI 32和STI 33)；所述深N阱2上依次设有隧道氧化层4、浮栅多晶层5、IPD多晶间介质层6和控制栅多晶层7。所述隧道氧化层4的厚度为
所述浮栅多晶层5的厚度为
所述IPD多晶间介质层6包括由下至上的底层氧化层、氮化物层、顶层氧化层；其中，所述底层氧化层的厚度为
所述氮化物层的厚度为
所述顶层氧化层的厚度为
所述底层氧化层和所述顶层氧化层均采用HTO工艺完成；所述控制栅多晶层7采用非掺杂的多晶硅制成，其厚度为
所述浮栅多晶层5为所述编程/擦除MOS管T1与所述信号传输管T2共用，通过所述浮栅多晶层5存储电荷来实现所述信号传输管T2的开关状态；所述编程/擦除MOS管T1、所述信号传输MOS管T2的栅极端连接在一起，所述编程/擦除管T1通过位选择信号来控制浮栅上的电子，从而实现编程、擦除、校验的功能。
请参阅图4，为Sense-Switch型pFlash单元结构信号传输管示意图。所述信号传输管T2包括有源区22、位于所述有源区22内的P+漏区12A和P-源区12B；其中，所述信号传输管T2中的P+漏区12A和P-源区12B分布于所述控制栅多晶层7的两侧，并且所述信号传输管T2中的P-源区12B内有N+注入13。请参阅图5，为Sense-Switch型pFlash单元结构编程/擦除管示意图，所述编程/擦除管T1的有源区21内设置有P+源区15A和P+漏区15B，分别位于所述控制栅多晶层7的两侧。
如图4和图5所示，所述控制栅多晶层7的外侧设有侧墙14；所述侧墙14支撑于所述隧道氧化层4上，且所述侧墙14覆盖浮栅多晶层5、IPD多晶间介质层6和控制栅多晶层7的外侧壁。请结合图3～图5，所述深N阱2上设有ILD介质层9，所述的ILD介质层9上设有金属层11；所述ILD介质层9覆盖在控制栅多晶层7、侧墙14以及深N阱2上；所述隧道氧化层4外围设有SAB介质层，所述SAB介质层内填充有金属硅化物8，在所述金属硅化物8上方设有贯穿所述ILD介质层9的通孔连接结构10，所述金属层11通过所述通孔连接结构10和所述金属硅化物8与所述编程/擦除MOS管T1和所述信号传输管T2欧姆接触。
如图4所示，所述金属层11包括与所述信号传输管T2中P+漏区12A欧姆接触的漏极金属11A、与所述信号传输管T2中P-源区12B欧姆接触的源极金属11B，以及与所述编程/擦除管T1的P+源区15A和P+漏区15B欧姆接触的金属。所述SAB介质层内还设有连接所述信号传输管T2中P+漏区12A的漏区金属硅化物8A和连接所述信号传输管T2中N+注入13的源区金属硅化物8B；所述漏区金属硅化物8A和源区金属硅化物8B为同一工艺制造，材料为TixSiy、CoxSiy等。所述通孔连接结构10包括漏区连接通孔结构10A和源区连接通孔结构10B，为同一工艺制造，其填充材料可以为钨或铜，均贯穿所述ILD介质层9；所述漏极金属11A通过所述漏区连接通孔结构10A、所述漏区金属硅化物8A与所述信号传输管T2中P+漏区12A欧姆接触；所述源极金属11B通过所述源区连接通孔结构10B、所述源区金属硅化物8B与所述信号传输管T2中N+注入13欧姆接触。
在本发明实施例中，所述SAB介质层为二氧化硅层，且所述SAB介质层位于所述隧道氧化层4的外围，制备得到SAB介质层后，需要对SAB介质层刻蚀，在刻蚀后填充得到漏区金属硅化物8A和源区金属硅化物8B。
所述信号传输管T2的P-源区内的N+注入13、P-源区12B以及所述深N阱2形成了NPN型三极管结构，如图6所示。N+注入13形成三极管发射极，P-源区12B为基极，深N阱2为集电极；通过N+注入13将沟道中流向P-源区12B的基极的电流放大，改善了p沟flash空穴迁移率较低的缺点，同时，源区反偏PN结的存在降低了泄露电流。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种高功率、低漏电的Sense-Switch型pFLASH单元结构，其特征在于，包括：
衬底(1)，所述衬底(1)上设置有深N阱(2)；
编程/擦除管T1的有源区(21)和信号传输管T2的有源区(22)，制作在所述深N阱(2)内；
所述深N阱(2)上依次设有隧道氧化层(4)、浮栅多晶层(5)、IPD多晶间介质层(6)和控制栅多晶层(7)；所述控制栅多晶层(7)的外侧设有侧墙(14)；
所述深N阱(2)上设有ILD介质层(9)，所述的ILD介质层(9)上设有金属层(11)；所述ILD介质层(9)覆盖在控制栅多晶层(7)、侧墙(14)以及深N阱(2)上；
所述隧道氧化层(4)外围设有SAB介质层，所述SAB介质层内填充有金属硅化物(8)，在所述金属硅化物(8)上方设有贯穿所述ILD介质层(9)的通孔连接结构(10)，所述金属层(11)通过所述通孔连接结构(10)和所述金属硅化物(8)与所述编程/擦除MOS管T1和所述信号传输管T2欧姆接触。
2.如权利要求1所述的高功率、低漏电的Sense-Switch型pFLASH单元结构，其特征在于，所述信号传输管T2包括有源区(22)、位于所述有源区(22)内的P+漏区(12A)和P-源区(12B)；其中，所述信号传输管T2中的P+漏区(12A)和P-源区(12B)分布于所述控制栅多晶层(7)的两侧，并且所述信号传输管T2中的P-源区(12B)内有N+注入(13)；
所述编程/擦除管T1的有源区(21)内设置有P+源区(15A)和P+漏区(15B)，分别位于所述控制栅多晶层(7)的两侧。
3.如权利要求2所述的高功率、低漏电的Sense-Switch型pFLASH单元结构，其特征在于，所述金属层(11)包括与所述信号传输管T2中P+漏区(12A)欧姆接触的漏极金属(11A)、与所述信号传输管T2中P-源区(12B)欧姆接触的源极金属(11B)，以及与所述编程/擦除管T1的P+源区(15A)和P+漏区(15B)欧姆接触的金属。
4.如权利要求3所述的高功率、低漏电的Sense-Switch型pFLASH单元结构，其特征在于，所述SAB介质层内还设有连接所述信号传输管T2中P+漏区(12A)的漏区金属硅化物(8A)和连接所述信号传输管T2中N+注入(13)的源区金属硅化物(8B)。
5.如权利要求4所述的高功率、低漏电的Sense-Switch型pFLASH单元结构，其特征在于，所述通孔连接结构(10)包括漏区连接通孔结构(10A)和源区连接通孔结构(10B)，均贯穿所述ILD介质层(9)；
所述漏极金属(11A)通过所述漏区连接通孔结构(10A)、所述漏区金属硅化物(8A)与所述信号传输管T2中P+漏区(12A)欧姆接触；
所述源极金属(11B)通过所述源区连接通孔结构(10B)、所述源区金属硅化物(8B)与所述信号传输管T2中N+注入(13)欧姆接触。
6.如权利要求1所述的高功率、低漏电的Sense-Switch型pFLASH单元结构，其特征在于，所述浮栅多晶层(5)为所述编程/擦除MOS管T1与所述信号传输管T2共用，通过所述浮栅多晶层(5)存储电荷来实现所述信号传输管T2的开关状态；
所述编程/擦除MOS管T1、所述信号传输MOS管T2的栅极端连接在一起，所述编程/擦除管T1通过位选择信号来控制浮栅上的电子，从而实现编程、擦除、校验的功能。
7.如权利要求1所述的高功率、低漏电的Sense-Switch型pFLASH单元结构，其特征在于，所述编程/擦除管T1的有源区(21)和所述信号传输管T2的有源区(22)在所述深N阱(2)中通过STI(32)隔离；
所述STI(32)的沟槽深度为
所述深N阱(2)的结深为3～7μm。
8.如权利要求1所述的高功率、低漏电的Sense-Switch型pFLASH单元结构，其特征在于，所述侧墙(14)支撑于所述隧道氧化层(4)上，且所述侧墙(14)覆盖浮栅多晶层(5)、IPD多晶间介质层(6)和控制栅多晶层(7)的外侧壁。
9.如权利要求1所述的高功率、低漏电的Sense-Switch型pFLASH单元结构，其特征在于，所述隧道氧化层(4)的厚度为
所述浮栅多晶层(5)的厚度为
所述控制栅多晶层(7)采用非掺杂的多晶硅制成，其厚度为
10.如权利要求1所述的高功率、低漏电的Sense-Switch型pFLASH单元结构，其特征在于，所述IPD多晶间介质层(6)包括由下至上的底层氧化层、氮化物层、顶层氧化层；其中，
所述底层氧化层的厚度为
所述氮化物层的厚度为
所述顶层氧化层的厚度为
所述底层氧化层和所述顶层氧化层均采用HTO工艺完成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010548495.7A CN111668223A (zh) | 2020-06-16 | 2020-06-16 | 一种高功率、低漏电的Sense-Switch型pFLASH单元结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010548495.7A CN111668223A (zh) | 2020-06-16 | 2020-06-16 | 一种高功率、低漏电的Sense-Switch型pFLASH单元结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111668223A true CN111668223A (zh) | 2020-09-15 |
Family
ID=72388246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010548495.7A Pending CN111668223A (zh) | 2020-06-16 | 2020-06-16 | 一种高功率、低漏电的Sense-Switch型pFLASH单元结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111668223A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114023753A (zh) * | 2021-11-03 | 2022-02-08 | 中国电子科技集团公司第五十八研究所 | 一种Flash开关单元结构及其制备方法 |
| CN114068565A (zh) * | 2021-11-18 | 2022-02-18 | 中国电子科技集团公司第五十八研究所 | 基于Sense-Switch型nFLASH开关单元结构的制备以及加固方法 |
| CN114337646A (zh) * | 2021-12-17 | 2022-04-12 | 无锡中微亿芯有限公司 | 一种基于簇电路的p_flash型可编程逻辑器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838040A (en) * | 1997-03-31 | 1998-11-17 | Gatefield Corporation | Nonvolatile reprogrammable interconnect cell with FN tunneling in sense |
| TWM494543U (zh) * | 2014-10-30 | 2015-02-01 | Wk Wu Products Inc | 可擴充式層架結構 |
| CN107180833A (zh) * | 2017-06-22 | 2017-09-19 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法 |
| CN110047837A (zh) * | 2019-04-26 | 2019-07-23 | 中国电子科技集团公司第五十八研究所 | 一种Sense-Switch型pFLASH阵列结构及其制备方法 |
-
2020
- 2020-06-16 CN CN202010548495.7A patent/CN111668223A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838040A (en) * | 1997-03-31 | 1998-11-17 | Gatefield Corporation | Nonvolatile reprogrammable interconnect cell with FN tunneling in sense |
| TWM494543U (zh) * | 2014-10-30 | 2015-02-01 | Wk Wu Products Inc | 可擴充式層架結構 |
| CN107180833A (zh) * | 2017-06-22 | 2017-09-19 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法 |
| CN110047837A (zh) * | 2019-04-26 | 2019-07-23 | 中国电子科技集团公司第五十八研究所 | 一种Sense-Switch型pFLASH阵列结构及其制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114023753A (zh) * | 2021-11-03 | 2022-02-08 | 中国电子科技集团公司第五十八研究所 | 一种Flash开关单元结构及其制备方法 |
| CN114023753B (zh) * | 2021-11-03 | 2024-03-29 | 中国电子科技集团公司第五十八研究所 | 一种Flash开关单元结构及其制备方法 |
| CN114068565A (zh) * | 2021-11-18 | 2022-02-18 | 中国电子科技集团公司第五十八研究所 | 基于Sense-Switch型nFLASH开关单元结构的制备以及加固方法 |
| CN114337646A (zh) * | 2021-12-17 | 2022-04-12 | 无锡中微亿芯有限公司 | 一种基于簇电路的p_flash型可编程逻辑器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111668223A (zh) | 一种高功率、低漏电的Sense-Switch型pFLASH单元结构 | |
| US8581324B2 (en) | Area-efficient electrically erasable programmable memory cell | |
| US5506431A (en) | Double poly trenched channel accelerated tunneling electron (DPT-CATE) cell, for memory applications | |
| CN107180833B (zh) | 一种抗辐射Sense-Switch型pFLASH开关单元结构及其制备方法 | |
| TW201909392A (zh) | 非揮發性記憶體及其製作方法 | |
| US8750037B2 (en) | Non-volatile memory utilizing impact ionization and tunnelling and method of manufacturing thereof | |
| JP2916610B2 (ja) | Ｍｏｓメモリ半導体装置およびその作製方法 | |
| CN100468780C (zh) | 一种nrom闪存单元的制备方法 | |
| US10170597B2 (en) | Method for forming flash memory unit | |
| US6306737B1 (en) | Method to reduce source-line resistance in flash memory with sti | |
| WO2022193610A1 (zh) | 半导体结构及其形成方法 | |
| US5945715A (en) | Semiconductor memory device having a memory cell region and a peripheral circuit region and method of manufacturing the same | |
| US6800895B2 (en) | Vertical split gate flash memory cell and method for fabricating the same | |
| KR20130020848A (ko) | 반도체 장치, 그 제조 방법 및 불휘발성 반도체 기억 장치 | |
| JPH11220044A (ja) | 低電圧ｅｅｐｒｏｍ／ｎｖｒａｍトランジスターとその製造方法 | |
| CN103378105B (zh) | 非挥发性存储器及非挥发性存储器的制造方法 | |
| CN104701263A (zh) | 一种半浮栅器件的制造方法 | |
| CN103094282B (zh) | P型一次性可编程器件结构 | |
| US20220375954A1 (en) | Integrated circuit comprising at least one bipolar transistor and a corresponding method of production | |
| CN218585989U (zh) | 集成电路 | |
| CN114373767B (zh) | 一种多位扇出共栅型flash开关单元结构及其制备方法 | |
| CN102473680B (zh) | 存储器单元 | |
| CN101714560A (zh) | Eeprom以及用于制造eeprom的方法 | |
| US6940121B2 (en) | Semiconductor memory cell | |
| CN114023753B (zh) | 一种Flash开关单元结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200915 |
|
| RJ01 | Rejection of invention patent application after publication |