CN101740569A - 一种基于soi基底的反熔丝单元结构及制备工艺 - Google Patents
一种基于soi基底的反熔丝单元结构及制备工艺 Download PDFInfo
- Publication number
- CN101740569A CN101740569A CN200910264969.9A CN200910264969A CN101740569A CN 101740569 A CN101740569 A CN 101740569A CN 200910264969 A CN200910264969 A CN 200910264969A CN 101740569 A CN101740569 A CN 101740569A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon dioxide
- fuse
- mosfet
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 21
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 166
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 90
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 88
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 35
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 229910008484 TiSi Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000005855 radiation Effects 0.000 abstract description 11
- 239000002131 composite material Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种基于SOI基底的反熔丝单元结构及制备工艺，其包括体硅衬底及位于体硅衬底上的二氧化硅埋层；二氧化硅埋层上至少布置一个MOSFET阱区及至少一个反熔丝下极板，MOSFET阱区与反熔丝下极板利用二氧化硅间隔层相间隔；所述MOSFET阱区及反熔丝下极板上均生长有第一二氧化硅层、第一氮化硅层及第二二氧化硅层，第一二氧化硅层、第一氮化硅层及第二二氧化硅层分别作为MOSFET的栅介质与反熔丝的高阻介质；第二二氧化硅层上依次布置有多晶硅层及硅化物层；MOSFET阱区上对应的多晶硅层与硅化物层作为MOSFET的栅极，反熔丝下极板区对应的多晶硅层与硅化物层作为反熔丝的上极板；MOSFET阱区上设置有MOSFET的源极与漏极，其工艺简单，兼容性及抗辐射性能好。
Description
技术领域
本发明涉及一种反熔丝单元结构及制备工艺，尤其是一种基于SOI基底的反熔丝单元结构及制备工艺。
背景技术
反熔丝技术当今已有很广泛的应用，主要用于基于反熔丝的PROM、FPGA、PAL等电路中，是一次编程存储器的最有效解决方法。反熔丝单元在未编程状态下具有高阻特征，典型值大于109Ω，编程过后具有低阻特征，电阻值一般小于200Ω，更深层次的意义是基于反熔丝的器件表现出非常好的抗辐射能力，使得在军事和太空领域得到了很好的应用。
反熔丝单元的基本结构是三明治结构。顶层和底层都为导电极板，可以是金属、高掺杂多晶硅或高掺杂硅衬底。中间是一层绝缘介质层，可以是普通的SiO2、SiN，也可以是非晶硅或SiO2/SiN/SiO2复合介质结构，不同的绝缘介质层其绝缘性能、击穿特性、击穿后的电阻大小和可靠性都存在差异。编程的基本原理是，当反熔丝开始编程时，在两个导电极板间加上偏压，介质层的能带发生弯曲，形成三角形的势垒，这相对减少了有效隧穿层厚度，大量的隧穿载流子聚集在绝缘介质层的顶部和底部界面处，这种效应引起了电流快速并持续地上升到击穿电流，形成介质的FN击穿。当反熔丝击穿后，由于有大电流产生了焦耳加热效应，击穿产生的高温使得介质层熔通，产生了稳定的导电通路。
以体硅为基底的反熔丝电路，如反熔丝PROM、FPGA等，虽然反熔丝存储单元具有很强的抗辐射能力，但外围电路和常规电路相比并不具有抗辐射优势，因此反熔丝单元的抗辐射优势并不能得到充分的体现。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种基于SOI基底的反熔丝单元结构及制备工艺，其工艺简单，兼容性及抗辐射性能好。
按照本发明提供的技术方案，所述反熔丝结构，包括体硅衬底及位于体硅衬底上的二氧化硅埋层；所述二氧化硅埋层上至少布置一个MOSFET阱区及至少一个反熔丝下极板，所述MOSFET阱区与反熔丝下极板利用二氧化硅间隔层相间隔；所述MOSFET阱区及反熔丝下极板上均生长有第一二氧化硅层，所述第一二氧化硅层上设置有第一氮化硅层，所述第一氮化硅层上热氧化生长有第二二氧化硅层，所述第一二氧化硅层、第一氮化硅层及第二二氧化硅层分别作为MOSFET的栅介质与反熔丝的高阻介质；所述第二二氧化硅层上依次布置有多晶硅层及硅化物层；所述MOSFET阱区上对应的多晶硅层与硅化物层作为MOSFET的栅极，所述反熔丝下极板区对应的多晶硅层与硅化物层作为反熔丝的上极板；所述MOSFET阱区上设置有MOSFET的源极与漏极。
所述硅化物层为WSi或TiSi。所述二氧化硅埋层的厚度为50～3000nm。所述第一二氧化硅层的厚度为2～20nm。所述第一二氧化硅层上通过淀积或N2下退火形成氮化硅层，所述氮化硅层的厚度为8～15nm。所述第二二氧化硅层的厚度为2～5nm。所述多晶硅层的厚度为150～350nm。所述硅化物层的厚度为50～200nm。
所述反熔丝工艺包括如下步骤：
步骤一、在体硅衬底上依次布置二氧化硅埋层及硅膜，在硅膜上热氧化生长一层20～40nm的第三二氧化硅层，在第三二氧化硅层上通过低压化学气相沉积一层100～200nm的第二氮化硅层；
步骤二、通过对第三二氧化硅层及第二氮化硅层上利用光刻和腐蚀工艺，形成相间隔的第一有源区与场区；
步骤三、在场区处，通过热氧化，形成600～800nm的二氧化硅间隔层，所述二氧化硅间隔层将第一有源区相隔离；通过湿法蚀刻，去除第一有源区上的第三二氧化硅层及第二氮化硅层，形成孤立的第二有源区；
步骤四、在第二有源区上，分别通过MOSFET的阱区、反熔丝下极板区域的光刻及离子注入，形成MOSFET阱区与反熔丝下极板区；
步骤五、在MOSFET阱区与反熔丝下极板区上均生长第一二氧化硅层，在第一二氧化硅层的表面上布置氮化硅层，在氮化硅层的表面通过热氧化生长第二二氧化硅层；
步骤六、在第二二氧化硅层的表面通过低压化学气相沉积一层多晶硅层，在多晶硅层上布置硅化物层；
步骤七、多晶硅层与硅化物层通过干法腐蚀，分别形成MOSFET的栅极及反熔丝的下极板；
步骤八、通过离子注入的方式，在MOSFET阱区上分别形成MOSFET的源极及漏极。
在第二有源区上，通过光刻、注入能量为40～120Kev，密度为1013～1015个/cm2的N型杂质离子的方式，在第二有源区上形成反熔丝下极板区；所述N型杂质离子为P或As。
本发明的优点：充分利用SOI工艺技术和反熔丝技术在抗辐射上的天然优势，一种利用SiO2/SiN/SiO2的复合介质同时作为反熔丝单元的高阻介质层和MOSFET的栅介质，简化了通常的反熔丝介质和MOSFET的栅介质分开制备的工艺制程，又增强了MOSFET的抗总剂量辐射能力。硅化物层复合栅结构以提高反熔丝在编程过程中的过电流能力。工艺简单、和标准SOI CMOS工艺兼容性好，MOSFET和反熔丝结构紧凑、占用面积小、具有非常好的抗总剂量辐射和抗单粒子能力。
附图说明
图A-1～A-7为本发明反熔丝和MOSFET结构具体工艺实施的剖面图，其中：
图A-1为本发明完成有源区氧化和有源区SiN淀积的剖面示意图。
图A-2为本发明完成有源区腐蚀后的剖面示意图。
图A-3为本发明完成隔离场区氧化的剖面示意图。
图A-4为本发明完成MOSFET阱注入和反熔丝下极板注入的剖面示意图。
图A-5为本发明完成ONO反熔丝介质和MOSFET栅的剖面示意图。
图A-6为本发明完成反熔丝上极板和MOSFET栅淀积的剖面示意图。
图A-7为本发明完成反熔丝上极板和MOSFET栅腐蚀的剖面示意图。
图A-8为本发明完成MOSFET源漏后的剖面示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
图A-1～图A-8中图上标识数字说明：100-体硅衬底，101-二氧化硅埋层，102-硅膜，103-第三二氧化硅层，104-第二氮化硅层，105-第一有源区，106-场区，107-二氧化硅间隔层，108-第二有源区，109-MOSFET阱区，110-反熔丝下极板，111-第一二氧化硅层，112-第一氮化硅层，113-第二二氧化硅层，114-多晶硅层，115-硅化物层，116-MOSFET的栅极，117-反熔丝的上极板，118-MOSFET的源极，119-MOSFET的漏极。
如图A-8所示：所述二氧化硅埋层101位于体硅衬底100上，所述二氧化硅埋层101上至少布置一个MOSFET阱区109及至少一个反熔丝下极板110，所述MOSFET阱区109与反熔丝下极板110利用二氧化硅间隔层107相间隔；所述MOSFET阱区109及反熔丝下极板110上均生长有第一二氧化硅层111，所述第一二氧化硅层111上设置有第一氮化硅层112)，所述第一氮化硅层112上热氧化生长有第二二氧化硅层113，所述第一二氧化硅层111、第一氮化硅层112及第二二氧化硅层113分别作为MOSFET的栅介质与反熔丝的高阻介质；所述第二二氧化硅层113上依次布置有多晶硅层114及硅化物层115；所述MOSFET阱区109上对应的多晶硅层114与硅化物层115作为MOSFET的栅极116，所述反熔丝下极板110上对应的多晶硅层114与硅化物层115作为反熔丝的上极板117；所述MOSFET阱区109上设置有MOSFET的源极118与漏极119。
上述反熔丝的结构，实现包括如下工艺步骤：
步骤一、在体硅衬底100上通过键合或氧粒子注入的方式形成一层厚度为50～3000nm的二氧化硅埋层101和厚度为50～1500nm的硅膜102，在硅膜102上通过热氧化生长一层20～40nm的第三二氧化硅层103，在第三二氧化硅层103上通过低压化学气相沉积一层100～200nm的第二氮化硅层104，如图A-1所示；
步骤二、通过对第三二氧化硅层103及第二氮化硅层104上利用光刻和腐蚀工艺，形成相间隔的第一有源区105与场区106，如图A-2所示；
步骤三、在场区106处，通过热氧化，形成600～800nm的二氧化硅间隔层107，所述二氧化硅间隔层107将两侧的第一有源区105相隔离；通过湿法蚀刻，去除第一有源区105上的第三二氧化硅层103及第二氮化硅层104，形成孤立的第二有源区108，所述二氧化硅间隔层107将第二有源区108相间隔，如图A-3所示；
步骤四、在第二有源区108上，分别通过MOSFET的阱区、反熔丝下极板区域的光刻及离子注入，形成MOSFET阱区109与反熔丝下极板110，所述二氧化硅埋层101上至少包括一个MOSFET阱区109及至少一个反熔丝下极板110，MOSFET阱区109与反熔丝下极板110利用二氧化硅间隔层107相隔离，所述MOSFET阱区109用于对反熔丝编程状态的控制；所述反熔丝下极板110通过在第二有源区108上，利用光刻、注入能量为40～120Kev，密度为1013～1015个/cm2的P或As的N型杂质离子的方式形成；如图A-4所示；
步骤五、在MOSFET阱区109与反熔丝下极板110上均生长厚度为2～20nm的第一二氧化硅层111，在第一二氧化硅层111上通过淀积或N2下退火的方式形成一层厚度为8～15nm的第一氮化硅层112，在第一氮化硅层112的表面通过热氧化生长第二二氧化硅层113，所述MOSFET阱区109上的第一二氧化硅层111、第一氮化硅层112及第二二氧化硅层113作为MOSFET的栅介质；所述反熔丝下极板110上的第一二氧化硅层111、第一氮化硅层112及第二二氧化硅层113作为反熔丝的介质层，形成了ONO的介质层，MOSFET的栅介质与反熔丝的介质层同时形成，简化了通常的反熔丝的介质层和MOSFET的栅介质分开制备的工艺流程，同时增强了MOSFET的抗总剂量辐射能力，如图A-5所示；
步骤六、在第二二氧化硅层113的表面通过低压化学气相沉积一层厚度为150～350nm的多晶硅层114，在多晶硅层114上布置硅化物层115，所述多晶硅层114与硅化物层115的复合栅结构，用以提高反熔丝在编程过程中的过电流能力，工艺简单，和标准的SOI CMOS工艺兼容性好，所述硅化物层115为WSi或TiSi，所述硅化物层115的厚度为50～200nm，如图A-6所示；
步骤七、多晶硅层114与硅化物层115通过干法腐蚀，分别形成MOSFET的栅极116及反熔丝的下极板117，所述MOSFET和反熔丝结构紧凑，占用面积小，具有非常好的抗总剂量辐射和抗单粒子能力，如图A-7所示；
步骤八、通过离子注入的方式，在MOSFET阱区109上分别形成MOSFET的源极118及漏极119，所述MOSFET的栅极116、源极118及漏极119形成，如图A-8所示。
本发明是基于SOI基片的反熔丝单元结构及其制备工艺，充分利用SOI工艺技术和反熔丝技术在抗辐射上的天然优势，使得基于此工艺技术的PROM和FPGA电路具有天然的抗辐射性能。一种第一二氧化硅层111、第一氮化硅层112及第二二氧化硅层113形成的复合介质同时作为反熔丝单元的介质层和MOSFET的栅介质，简化了通常的反熔丝介质和MOSFET的栅介质分开制备的工艺制程，又增强了MOSFET的抗总剂量辐射能力。多晶硅层114与硅化物层115形成的复合栅结构以提高反熔丝在编程过程中的过电流能力。此技术具有工艺简单、和标准SOI CMOS工艺兼容性好，MOSFET和反熔丝结构紧凑、占用面积小、具有非常好的抗总剂量辐射和抗单粒子能力等特点，可用于抗辐射PROM、FPGA等电路的研制。
Claims (10)
1.一种反熔丝结构，包括体硅衬底(100)及位于体硅衬底(100)上的二氧化硅埋层(101)，其特征是：所述二氧化硅埋层(101)上至少布置一个MOSFET阱区(109)及至少一个反熔丝下极板(110)，所述MOSFET阱区(109)与反熔丝下极板(110)利用二氧化硅间隔层(107)相间隔；所述MOSFET阱区(109)及反熔丝下极板(110)上均生长有第一二氧化硅层(111)，所述第一二氧化硅层(111)上设置有第一氮化硅层(112)，所述第一氮化硅层(112)上热氧化生长有第二二氧化硅层(113)，所述第一二氧化硅层(111)、第一氮化硅层(112)及第二二氧化硅层(113)分别作为MOSFET的栅介质与反熔丝的高阻介质；所述第二二氧化硅层(113)上依次布置有多晶硅层(114)及硅化物层(115)；所述MOSFET阱区(109)上对应的多晶硅层(114)与硅化物层(115)作为MOSFET的栅极(116)，所述反熔丝下极板(110)上对应的多晶硅层(114)与硅化物层(115)作为反熔丝的上极板(117)；所述MOSFET阱区(109)上设置有MOSFET的源极(118)与漏极(119)。
2.根据权利要求1所述的反熔丝结构，其特征是：所述硅化物层(115)为WSi或TiSi。
3.根据权利要求1所述的反熔丝结构，其特征是：所述二氧化硅埋层(101)的厚度为50～3000nm。
4.根据权利要求1所述的反熔丝结构，其特征是：所述第一二氧化硅层(111)的厚度为2～20nm。
5.根据权利要求1所述的反熔丝结构，其特征是：所述第一二氧化硅层(111)上通过淀积或N2下退火形成氮化硅层(112)，所述氮化硅层(112)的厚度为8～15nm。
6.根据权利要求1所述的反熔丝结构，其特征是：所述第二二氧化硅层(113)的厚度为2～5nm。
7.根据权利要求1所述的反熔丝结构，其特征是：所述多晶硅层(114)的厚度为150～350nm。
8.根据权利要求1所述的反熔丝结构，其特征是：所述硅化物层(115)的厚度为50～200nm。
9.一种反熔丝的制备工艺，其特征是，所述工艺包括如下步骤：
步骤一、在体硅衬底(100)上依次布置二氧化硅埋层(101)及硅膜(102)，在硅膜(102)上热氧化生长一层20～40nm的第三二氧化硅层(103)，在第三二氧化硅层(103)上通过低压化学气相沉积一层100～200nm的第二氮化硅层(104)；
步骤二、通过对第三二氧化硅层(103)及第二氮化硅层(104)上利用光刻和腐蚀工艺，形成相间隔的第一有源区(105)与场区(106)；
步骤三、在场区(106)处，通过热氧化，形成600～800nm的二氧化硅间隔层(107)，所述二氧化硅间隔层(107)将第一有源区(105)相隔离；通过湿法蚀刻，去除第一有源区(105)上的第三二氧化硅层(103)及第二氮化硅层(104)，形成孤立的第二有源区(108)；
步骤四、在第二有源区(108)上，分别通过MOSFET的阱区、反熔丝下极板区域的光刻及离子注入，形成MOSFET阱区(109)与反熔丝下极板区(110)；
步骤五、在MOSFET阱区(109)与反熔丝下极板区(110)上均生长第一二氧化硅层(111)，在第一二氧化硅层(111)的表面上布置氮化硅层(112)，在氮化硅层(112)的表面通过热氧化生长第二二氧化硅层(113)；
步骤六、在第二二氧化硅层(113)的表面通过低压化学气相沉积一层多晶硅层(114)，在多晶硅层(114)上布置硅化物层(115)；
步骤七、多晶硅层(114)与硅化物层(115)通过干法腐蚀，分别形成MOSFET的栅极(116)及反熔丝的下极板(117)；
步骤八、通过离子注入的方式，在MOSFET阱区(109)上分别形成MOSFET的源极(118)及漏极(119)。
10.根据权利要求9所述的反熔丝的制备工艺，其特征是：在第二有源区(108)上，通过光刻、注入能量为40～120Kev，密度为1013～1015个/cm2的N型杂质离子的方式，在第二有源区(108)上形成反熔丝下极板区(110)；所述N型杂质离子为P或As。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910264969.9A CN101740569B (zh) | 2009-12-15 | 2009-12-15 | 一种基于soi基底的反熔丝单元结构及制备工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910264969.9A CN101740569B (zh) | 2009-12-15 | 2009-12-15 | 一种基于soi基底的反熔丝单元结构及制备工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101740569A true CN101740569A (zh) | 2010-06-16 |
| CN101740569B CN101740569B (zh) | 2011-11-09 |
Family
ID=42463767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910264969.9A Active CN101740569B (zh) | 2009-12-15 | 2009-12-15 | 一种基于soi基底的反熔丝单元结构及制备工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101740569B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915410A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和半导体器件的制作方法 |
| WO2014161285A1 (zh) * | 2013-04-03 | 2014-10-09 | 北京大学 | 一种抗单粒子辐射的多栅器件及其制备方法 |
| CN105047644A (zh) * | 2015-06-30 | 2015-11-11 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射ono反熔丝单元结构及其制备方法 |
| US10541202B2 (en) | 2017-05-02 | 2020-01-21 | International Business Machines Corporation | Programmable buried antifuse |
| WO2023213014A1 (zh) * | 2022-05-05 | 2023-11-09 | 长鑫存储技术有限公司 | 反熔丝结构及其制作方法、反熔丝阵列、存储装置 |
| US11882696B2 (en) | 2021-05-20 | 2024-01-23 | Samsung Electronics Co., Ltd. | One-time programmable (OTP) memory device and method of operating an OTP memory device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10242988B2 (en) | 2017-08-23 | 2019-03-26 | Nxp Usa, Inc. | Antifuses integrated on semiconductor-on-insulator (SOI) substrates |
-
2009
- 2009-12-15 CN CN200910264969.9A patent/CN101740569B/zh active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915410A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和半导体器件的制作方法 |
| WO2014161285A1 (zh) * | 2013-04-03 | 2014-10-09 | 北京大学 | 一种抗单粒子辐射的多栅器件及其制备方法 |
| US9508852B2 (en) | 2013-04-03 | 2016-11-29 | Peking University | Radiation-hardened-by-design (RHBD) multi-gate device |
| CN105047644A (zh) * | 2015-06-30 | 2015-11-11 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射ono反熔丝单元结构及其制备方法 |
| CN105047644B (zh) * | 2015-06-30 | 2018-03-02 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射ono反熔丝单元结构及其制备方法 |
| US10541202B2 (en) | 2017-05-02 | 2020-01-21 | International Business Machines Corporation | Programmable buried antifuse |
| US11882696B2 (en) | 2021-05-20 | 2024-01-23 | Samsung Electronics Co., Ltd. | One-time programmable (OTP) memory device and method of operating an OTP memory device |
| WO2023213014A1 (zh) * | 2022-05-05 | 2023-11-09 | 长鑫存储技术有限公司 | 反熔丝结构及其制作方法、反熔丝阵列、存储装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101740569B (zh) | 2011-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101740569B (zh) | 一种基于soi基底的反熔丝单元结构及制备工艺 | |
| US10361218B2 (en) | Semiconductor device and method for manufacturing same | |
| CN102576728B (zh) | 功率用半导体装置 | |
| CN101068020B (zh) | 存储单元阵列及其制造方法 | |
| CN102169898B (zh) | 含埋置绝缘层和穿过其的垂直导电结构的电子器件及方法 | |
| CN105830223B (zh) | 半导体装置 | |
| TW201225260A (en) | Dynamic random access memory cell and array having vertical channel transistor | |
| CN103035691A (zh) | 逆导型igbt半导体器件及其制造方法 | |
| CN101567382A (zh) | 栅结构及栅结构的形成方法 | |
| CN104718624A (zh) | 碳化硅半导体装置及其制造方法 | |
| CN102194877B (zh) | 电子器件及其形成方法 | |
| CN102593000A (zh) | 半导体器件及其制造方法 | |
| US11653582B2 (en) | Chip containing an onboard non-volatile memory comprising a phase-change material | |
| CN102334185A (zh) | 反熔丝 | |
| CN101510558A (zh) | 半导体装置及其制造方法 | |
| CN101246886B (zh) | Mos结构的功率晶体管及其制作方法 | |
| CN101887883A (zh) | 一种mtm反熔丝单元结构及其制备方法 | |
| CN106169461B (zh) | 抗辐射pip型ono反熔丝结构及cmos工艺集成法 | |
| CN102054702A (zh) | 沟槽功率mosfet器件制造方法 | |
| CN1400664A (zh) | 交叉点阵列中存储单元的隔离 | |
| CN113496986A (zh) | 反熔丝单元结构及反熔丝阵列 | |
| CN104347589A (zh) | 一种反熔丝结构 | |
| CN104051524B (zh) | 半导体器件 | |
| CN104103624B (zh) | 反熔丝结构及其形成方法 | |
| CN107658343A (zh) | 一种优化器件特性的半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160810 Address after: Room 203, block A, information industrial park, No. 21 Changjiang Road, Wuxi New District, Jiangsu, China Patentee after: Wuxi Zhongwei Microchips Co., Ltd. Patentee after: China Electronics Technology Group Corporation No.58 Research Institute Address before: Room 203, block A, information industrial park, No. 21 Changjiang Road, Wuxi New District, Jiangsu, China Patentee before: Wuxi Zhongwei Microchips Co., Ltd. |