CN102623505B - 基于垂直双栅的抗辐照晶体管的制备方法 - Google Patents

Abstract

本发明公开了一种基于垂直双栅的抗辐照晶体管及其制备方法，属于半导体器件领域。该器件包括凸形沟道、源、漏、底栅和顶栅，凸形沟道左右两边延伸到源端，凸形沟道凸起的部分连接漏。本发明由于单粒子垂直漏端入射的时候只经过沟道的垂直部分，不经过凸形沟道左右延伸部分，沟道左右延伸部分得到保护，重粒子辐照后沟道受影响的范围比较小，因而抗单粒子性能得到改善。且本发明提出了漏端位于沟道的凸起上，漏端与STI区完全隔开，STI区陷入的电荷无法在源漏间形成泄漏通道，因而具有很好的抗总剂量特性。

Description

基于垂直双栅的抗辐照晶体管的制备方法

技术领域

本发明属于集成电路抗辐照领域，具体涉及一种抗辐照的器件结构及其制备方法。 

背景技术

随着航天技术的发展，太空环境存在的各种外射线会对器件以及电路的可靠性和寿命造成影响。航天事业的发展和宇宙探索的进步对于器件以及电路在空间辐射环境下抗辐照技术的研究需求十分迫切。对于CMOS而言，辐照效应的研究主要集中在电离辐照总剂量效应、单粒子效应和瞬态辐照效应的研究上。总剂量效应主要对器件的静态造成影响，在氧化层中产生电荷、界面处产生界面态等，引起阈值漂移、跨导下降、亚阈摆幅增加、泄漏电流增加等等。单粒子效应主要对器件的瞬态造成影响，高能粒子也会引起永久损伤如栅击穿、单粒子闩锁、单粒子翻转等。 

集成电路的加固技术包括器件级加固、电路级加固、系统级加固等。然而，传统的抗辐照加固技术主要是针对一种辐照效应的加固，另一种辐照效应无法避免。比如，通常为了消除体硅集成电路的单粒子闩锁效应，采用了SOI衬底。但是由于SOI衬底的存在，其固有的一层比较厚的埋氧层受到空间辐照源的辐照会俘获空穴，导致背栅晶体管导通，从而引起关态电流增加，增加功耗，同时也可能影响前栅阈值等等。再比如，双栅结构，尤其是垂直双栅，由于其独特的结构，STI区陷入的电荷无法在源漏间形成泄漏通道，具有很好的抗总剂量辐照特性。但是对于单粒子效应，由于入射粒子穿过沟道，会对沟道区造成损伤，因此仍需要对器件进行抗辐照加固，以提高器件的抗单粒子辐照能力，这对于提高器件的抗辐照性能有重要作用。 

发明内容

本发明的目的在于提供一种基于垂直双栅的新型MOS器件结构，在保证器件具有良好抗总剂量辐照特性的同时，还具有良好的抗单粒子辐照能力。 

本发明提供的技术方案为： 

一种垂直双栅MOS器件，包括凸形沟道、源、漏、底栅和顶栅（如图1）。凸形沟道左右两边延伸到源端，凸形沟道凸起的部分连接漏。 

本发明原理：重离子垂直漏端入射，对于垂直双栅器件（如图2），单粒子经过整个垂直沟道，而对于凸形沟道器件，单粒子只经过沟道的垂直部分，不经过凸形沟道左右延伸部分，沟道左右延伸部分得到保护，重粒子辐照后沟道受影响的范围比较小，因而抗单粒子性能得 到改善。 

本发明垂直双栅MOS器件的底栅为多晶硅或金属栅薄膜，厚度为50-300nm。 

本发明垂直双栅MOS器件的凸形沟道的深度小于200nm，宽度为20-300nm。 

本发明垂直双栅MOS器件的源端和漏端的厚度范围分别为厚度为20-200nm。 

本发明垂直双栅MOS器件的顶栅为多晶硅薄膜，厚度范围为厚度为50-300nm。 

本发明进一步提供了上述器件的制备方法，其步骤包括： 

1）在衬底上淀积第一层多晶硅；光刻、刻蚀形成底栅； 

2）淀积第一层二氧化硅，CMP磨平露出多晶硅；形成二氧化硅牺牲层； 

3)氧化形成二氧化硅栅氧； 

4）在二氧化硅栅氧上形成硅薄膜，并在硅薄膜上低压化学气相淀积二氧化硅掩膜层； 

5）光刻，刻蚀二氧化硅掩膜层和硅薄膜； 

6）低压化学气相沉积氮化硅；刻蚀氮化硅，形成侧墙保护层； 

7）刻蚀硅形成垂直沟道； 

8）硅膜氧化形成第二层二氧化硅； 

9）低压化学气相沉积第二层多晶硅；以二氧化硅掩膜层为停止层，CMP磨平第二层多晶硅； 

10）刻蚀第二层多晶硅；淀积光刻胶掩膜，刻蚀第二层多晶硅，形成顶栅； 

11）去除光刻胶掩膜，HF漂洗上述第一、二层二氧化硅和二氧化硅栅氧，磷酸漂洗氮化硅； 

12）源漏离子注入，电极引出。 

本发明垂直双栅结构提出了漏端在上的设计，漏端与STI区完全隔开，STI区陷入的电荷无法在源漏间形成泄漏通道，因而具有很好的抗总剂量特性。另一方面，该结构又与传统的垂直双栅器件不同，如图1所示，重离子垂直入射，假设器件所有位置都可能被打到，可以看出垂直漏端入射的时候，重离子经过的沟道最长。重离子垂直漏端入射，对于垂直双栅器件（如图2），单粒子经过整个垂直沟道；而对于凸形沟道器件，单粒子只经过沟道的垂直部分，不经过凸形沟道左右延伸部分，左右延伸沟道得到保护，重粒子辐照后沟道受影响的范围比较小，因而抗单粒子性能得到改善。 

附图说明

图1是新结构的示意图，如图所示，1—衬底材料；2—底栅；3—沟道；4—源端；5—顶 栅；6—漏端；7—源端。 

图2是垂直双栅结构的示意图，如图所示，1—漏端；2—底栅；3—栅氧；4—沟道；5—源端；6—顶栅。 

图3（a）-（p）是本发明提出的新器件的制备工艺流程示意图。其中，图3(a)在衬底上淀积多晶硅；图3(b)光刻，刻蚀形成底栅多晶硅；图3(c)淀积SiO₂，CMP磨平；图3(d)氧化形成栅氧；图3(e)形成硅层，并低压化学气相淀积二氧化硅掩膜层；图3(f)光刻，刻蚀二氧化硅和硅；图3(g)低压化学气相沉积氮化硅；图3(h)刻蚀氮化硅；图3(i)刻蚀硅形成垂直沟道；图3(j)形成栅氧；图3(k)低压化学气相沉积多晶硅；图3(l)以二氧化硅为停止层，CMP磨平多晶硅；图3(m)二氧化硅掩膜，刻蚀多晶硅；图3(n)光刻形成光刻胶掩膜，刻蚀多晶硅，形成前栅；图3(o)去胶，HF漂洗二氧化硅，磷酸漂洗氮化硅；图3(p)源漏离子注入，电极引出。 

图中：1—衬底材料；2—底栅；3—沟道；4—源端；5—顶栅；6—漏端；7—源端；8—多晶硅；9—二氧化硅；10—二氧化硅；11—栅氧；12—硅；13—光刻胶；14—氮化硅；15—栅氧；16—多晶硅；17—二氧化硅。 

具体实施方式

如图3所示，本结构的制作方案是： 

1.在硅衬底上低压化学气相沉积多晶硅薄膜，厚度为50-300nm，如图3(a)所示； 

2.多晶硅栅离子注入并退火激活； 

3.光刻定义出底栅多晶硅图形，干法刻蚀多晶硅，形成多晶硅底栅图形并去胶，如图3(b)所示； 

4.淀积SiO₂，CMP磨平SiO₂，形成SiO₂牺牲层，如图3(c)所示； 

5.氧化形成2-5nm厚的SiO₂栅氧层，如图3(d)所示； 

6.转移形成200-300nm厚的硅薄膜，并低压化学气相淀积30-50nm厚的二氧化硅掩膜层，如图3(e)所示； 

7.光刻形成光刻胶掩膜，刻蚀二氧化硅和硅，刻蚀深度为110-170nm，如图3(f)所示； 

8.去除光刻胶，低压化学气相沉积氮化硅薄膜，如图3(g)所示； 

9.干法刻蚀氮化硅，形成侧墙保护层，如图3(h)所示； 

10.光刻形成光刻胶掩膜，干法刻蚀硅40-60nm形成垂直沟道，如图3(i)所示； 

11.氧化形成2-5nm厚的栅氧，如图3(j)所示； 

12.低压化学气相沉积多晶硅薄膜，厚度为240-350nm，如图3(k)所示； 

13.以二氧化硅为停止层，CMP磨平多晶硅，如图3(l)所示； 

14.多晶硅栅离子注入并退火激活； 

15.二氧化硅掩膜，干法刻蚀多晶硅110-150nm，如图3(m)所示； 

16.光刻形成光刻胶掩膜，并干法刻蚀多晶硅，形成顶栅图形，如图3(n)所示； 

17.去胶，用热(170℃)的浓磷酸腐蚀氮化硅； 

18.HF溶液漂洗二氧化硅，如图3(o)所示； 

19.源漏离子注入（P离子，能量10kev，剂量10¹⁴-10¹⁵cm^-2），退火激活，金属电极引出并合金化，如图3(p)所示； 

经过上述步骤，最终得到器件结构图见图1。 

上面描述的实施例并非用于限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可做各种的更动和润饰，因此本发明的保护范围视权利要求范围所界定。 

Claims (1)

1.一种垂直双栅MOS器件的制备方法，该垂直双栅MOS器件包括沟道、源端、漏端、底栅和顶栅，沟道的截面形状为凸形，沟道左右两边延伸到源端，沟道凸起的部分连接漏端，制备步骤包括：

1）在衬底上淀积第一层多晶硅；光刻、刻蚀形成底栅；

2）淀积第一层二氧化硅，CMP磨平露出多晶硅；形成二氧化硅牺牲层；

3)氧化形成二氧化硅栅氧；

4）在二氧化硅栅氧上形成硅薄膜，并在硅薄膜上低压化学气相淀积二氧化硅掩膜层；

5）光刻，刻蚀二氧化硅掩膜层和硅薄膜；

6）低压化学气相沉积氮化硅；刻蚀氮化硅，形成侧墙保护层；

7）刻蚀硅形成垂直沟道；

8）硅膜氧化形成第二层二氧化硅；

9）低压化学气相沉积第二层多晶硅；以二氧化硅掩膜层为停止层，CMP磨平第二层多晶硅；

10）刻蚀第二层多晶硅；淀积光刻胶掩膜，刻蚀第二层多晶硅，形成顶栅；

11）去除光刻胶掩膜，HF漂洗上述第一、二层二氧化硅和二氧化硅栅氧，磷酸漂洗氮化硅；

12）源漏离子注入，电极引出。

Images