CN105336736A - Bcd器件及其制造方法 - Google Patents
Bcd器件及其制造方法 Download PDFInfo
- Publication number
- CN105336736A CN105336736A CN201510687905.5A CN201510687905A CN105336736A CN 105336736 A CN105336736 A CN 105336736A CN 201510687905 A CN201510687905 A CN 201510687905A CN 105336736 A CN105336736 A CN 105336736A
- Authority
- CN
- China
- Prior art keywords
- pressure trap
- high pressure
- voltage device
- regions
- trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 239000004065 semiconductor Substances 0.000 claims abstract description 103
- 238000000034 method Methods 0.000 claims abstract description 79
- 238000001259 photo etching Methods 0.000 claims abstract description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 88
- 229910052760 oxygen Inorganic materials 0.000 claims description 88
- 239000001301 oxygen Substances 0.000 claims description 88
- 230000015572 biosynthetic process Effects 0.000 claims description 55
- 238000005516 engineering process Methods 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 6
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 55
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 239000004020 conductor Substances 0.000 description 9
- 229910000831 Steel Inorganic materials 0.000 description 8
- 239000010959 steel Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 108010063955 thrombin receptor peptide (42-47) Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种BCD器件及其制造方法，该器件包括：半导体衬底，所述半导体衬底包括高压器件区和低压器件区，所述高压器件区用于形成高压器件，所述低压器件区用于形成低压器件；多个N型掺杂的高压阱，分布于所述高压器件区和低压器件区内；其中，所述高压器件的至少部分组成结构形成于所述高压器件区中的高压阱内，至少部分低压器件形成于所述低压器件区中的高压阱内。本发明能够减少光刻工艺的次数，有利于降低成本，提高效率。
Description
技术领域
本发明涉及BCD技术，尤其涉及一种BCD器件及其制造方法。
背景技术
BCD(Bipolar-CMOS-DMOS)技术是一种单片集成工艺技术。这种技术能够在同一芯片上制作二极管(Bipolar)、互补金属氧化物半导体场效应管(CMOS)和双扩散金属氧化物半导体场效应管(DMOS)器件，因此简称为BCD技术。
高压BCD技术通常指的是器件耐压在100V以上的BCD技术。高压BCD技术目前广泛应用在AC-DC电源、LED驱动器等领域，一般要求器件耐压达到500V到800V不等。
现有技术中，BCD器件中往往集成有高压器件和低压器件，例如，高压器件可以是LDMOS器件、高压JFET器件等，低压器件可以是低压MOS器件等。通常，高压器件的全部或部分组成结构形成在高压阱中，而低压器件的全部或部分组成结构则形成在低压阱中，高压阱往往具有更大的深度。其中，低压阱和高压阱需要分别采用不同的光刻工艺来形成，导致光刻成本较高，而且效率较低。
发明内容
本发明要解决的技术问题是提供一种BCD器件及其制造方法，能够减少光刻工艺的次数，有利于降低成本，提高效率。
为解决上述技术问题，本发明提供了一种BCD器件，包括：
半导体衬底，所述半导体衬底包括高压器件区和低压器件区，所述高压器件区用于形成高压器件，所述低压器件区用于形成低压器件；
多个N型掺杂的高压阱，分布于所述高压器件区和低压器件区内；
其中，所述高压器件的至少部分组成结构形成于所述高压器件区中的高压阱内，至少部分低压器件形成于所述低压器件区中的高压阱内。
根据本发明的一个实施例，所述高压阱为线性变掺杂结构，所述高压阱内不同的部分具有不同的掺杂浓度。
根据本发明的一个实施例，在所述高压器件区，所述高压器件包括高压N-LDMOS器件、高压P-LDMOS器件、高压JFET器件、场氧HVMOS器件和栅氧HVMOS器件中的一个或多个；在所述低压器件区，所述低压器件包括低压NMOS器件、低压PMOS器件、纵向NPN三极管、横向PNP三极管、衬底PNP三极管中的一个或多个。
根据本发明的一个实施例，所述高压N-LDMOS器件包括：
所述高压器件区内的高压阱；
场氧层，位于所述高压阱的表面上；
P型掺杂的低压阱，与所述高压阱并列地位于所述高压器件区中的半导体衬底内；
栅极结构，位于所述高压器件区内的半导体衬底上，从所述低压阱延伸至覆盖部分场氧层；
源极欧姆接触区，位于所述低压阱内；
漏极欧姆接触区，位于所述高压阱内。
根据本发明的一个实施例，所述高压N-LDMOS器件还包括：
P型掺杂的第一埋层，位于所述高压阱内；
P型掺杂的第二埋层，位于所述低压阱下的半导体衬底内。
根据本发明的一个实施例，所述高压P-LDMOS器件包括：
所述高压器件区内的高压阱，至少包括并列的第一高压阱和第二高压阱；
场氧层，位于所述第一高压阱的表面上；
P型掺杂的低压阱，位于所述第一高压阱内；
栅极结构，位于所述高压器件区内的半导体衬底上，从所述第二高压阱延伸至覆盖部分场氧层；
源极欧姆接触区，位于所述第二高压阱内；
漏极欧姆接触区，位于所述低压阱内。
根据本发明的一个实施例，所述高压P-LDMOS器件还包括：P型掺杂的第一埋层，位于所述第一高压阱内并与所述低压阱的底部相接。
根据本发明的一个实施例，所述高压JFET器件包括：
所述高压器件区内的高压阱，分别记为第一高压阱和第二高压阱；
场氧层，位于所述第一高压阱的表面上；
P型掺杂的低压阱，位于所述第二高压阱内；
栅极结构，位于所述高压器件区内的半导体衬底上，从所述低压阱延伸至覆盖部分场氧层；
源极欧姆接触区，位于所述低压阱内；
漏极欧姆接触区，位于所述第一高压阱内。
根据本发明的一个实施例，所述高压JFET器件还包括：
P型掺杂的第一埋层，位于所述第一高压阱内；
P型掺杂的第二埋层，位于所述低压阱下的第二高压阱内并与所述低压阱的底部相接。
根据本发明的一个实施例，所述场氧HVMOS器件包括：
所述高压器件区内的高压阱；
场氧层，位于所述高压阱的表面上；
P型掺杂的低压阱，与所述高压阱并列地位于所述高压器件区中的半导体衬底内；
栅极结构，位于所述高压器件区中的半导体衬底上，从所述低压阱延伸至覆盖部分场氧层；
源极欧姆接触区，位于所述低压阱内；
漏极欧姆接触区，位于所述高压阱内。
根据本发明的一个实施例，所述栅氧HVMOS器件包括：
所述高压器件区内的高压阱；
P型掺杂的低压阱，与所述高压阱并列地位于所述高压器件区中的半导体衬底内；
栅极结构，位于所述高压器件区中的半导体衬底上，从所述低压阱延伸至覆盖部分高压阱；
源极欧姆接触区，位于所述低压阱内；
漏极欧姆接触区，位于所述高压阱内。
根据本发明的一个实施例，所述低压PMOS器件包括：
所述低压器件区内的高压阱；
栅极结构，位于所述高压阱的表面上；
P型掺杂的源极欧姆接触区和漏极欧姆接触区，分别位于所述栅极结构两侧的高压阱内。
根据本发明的一个实施例，所述低压NMOS器件包括：
P型掺杂的低压阱，位于所述低压器件区中的半导体衬底内；
栅极结构，位于所述低压阱的表面上；
N型掺杂的源极欧姆接触区和漏极欧姆接触区，分别位于所述栅极结构两侧的低压阱内。
根据本发明的一个实施例，所述纵向NPN三极管包括：
所述低压器件区中的高压阱；
P型掺杂的低压阱，位于所述高压阱内，所述低压阱作为基区；
多个欧姆接触区，分布于所述低压阱和高压阱内。
根据本发明的一个实施例，所述横向PNP三极管包括：
所述低压器件区中的高压阱，所述高压阱作为基区；
P型掺杂的多个低压阱，并列地位于所述高压阱内；
多个欧姆接触区，分布于所述低压阱和高压阱内。
根据本发明的一个实施例，所述衬底PNP三极管包括：
所述低压器件区中的高压阱，所述高压阱作为基区；
多个欧姆接触区，分布于所述高压阱内以及所述高压阱两侧的半导体衬底内。
根据本发明的一个实施例，所述高压阱以外的低压器件区内也形成有低压器件。
根据本发明的一个实施例，所述高压阱以外的低压器件为电阻，所述电阻包括：
P型掺杂的低压阱，位于所述低压器件区中的半导体衬底内；
至少两个P型掺杂的欧姆接触区，位于所述低压阱内。
根据本发明的一个实施例，所述高压阱以外的低压器件为电容，所述电容包括：
P型掺杂的低压阱，位于所述低压器件区中的半导体衬底内；
栅极结构，位于所述低压阱的表面上；
欧姆接触区，位于所述低压阱内。
根据本发明的一个实施例，位于所述高压器件区中的高压阱与位于所述低压器件区中的高压阱使用同一光刻和离子注入工艺形成。
为解决上述技术问题，本发明还提供了一种BCD器件的制造方法，包括：
提供半导体衬底，所述半导体衬底包括高压器件区和低压器件区，所述高压器件区用于形成高压器件，所述低压器件区用于形成低压器件；
在所述半导体衬底内形成多个N型掺杂的高压阱，所述多个高压阱分布于所述高压器件区和低压器件区；
在所述高压器件区中形成高压器件，在所述低压器件区中形成低压器件，其中，所述高压器件的至少部分组成结构位于所述高压器件区中的高压阱内，至少部分低压器件位于所述低压器件区中的高压阱内。
根据本发明的一个实施例，采用同一光刻和离子注入工艺形成所述高压器件区和低压器件区中的高压阱。
根据本发明的一个实施例，所述离子注入工艺使用的注入能量为160kEV以上。
根据本发明的一个实施例，所述离子注入工艺使用的注入能量为500kEV～2.5MEV。
根据本发明的一个实施例，所述高压阱为线性变掺杂结构，所述高压阱内不同的部分具有不同的掺杂浓度。
根据本发明的一个实施例，在所述高压器件区，所述高压器件包括高压N-LDMOS器件、高压P-LDMOS器件、高压JFET器件、场氧HVMOS器件和栅氧HVMOS器件中的一个或多个；在所述低压器件区，所述低压器件包括低压NMOS器件、低压PMOS器件、纵向NPN三极管、横向PNP三极管、衬底PNP三极管中的一个或多个。
根据本发明的一个实施例，所述高压N-LDMOS器件的形成方法包括：
在所述高压器件区中的半导体衬底内形成P型掺杂的低压阱，所述低压阱与所述高压阱并列地位于所述高压器件区中；
在所述高压器件区的高压阱的表面上形成场氧层；
在所述高压器件区内的半导体衬底上形成栅极结构，所述栅极结构从所述低压阱延伸至覆盖部分场氧层；
在所述低压阱内形成源极欧姆接触区；
在所述高压阱内形成漏极欧姆接触区。
根据本发明的一个实施例，所述高压N-LDMOS器件的形成方法还包括：在形成所述栅极结构之前，在所述高压阱内形成P型掺杂的第一埋层，在所述低压阱下的半导体衬底内形成第二埋层。
根据本发明的一个实施例，所述高压器件区的高压阱至少包括并列的第一高压阱和第二高压阱，所述高压P-LDMOS器件的形成方法包括：
在所述第一高压阱内形成P型掺杂的低压阱；
在所述第一高压阱的表面上形成场氧层；
在所述高压器件区中的半导体衬底上形成栅极结构，所述栅极结构从所述第二高压阱延伸至覆盖部分场氧层；
在所述第二高压阱内形成源极欧姆接触区；
在所述低压阱内形成漏极欧姆接触区。
根据本发明的一个实施例，所述高压P-LDMOS器件的形成方法还包括：在形成所述栅极结构之前，在所述第一高压阱内形成P型掺杂的第一埋层，所述第一埋层与所述低压阱的底部相接。
根据本发明的一个实施例，所述高压器件区的高压阱至少包括并列的第一高压阱和第二高压阱，所述高压JFET器件的形成方法包括：
在所述第二高压阱内形成P型掺杂的低压阱；
在所述第一高压阱的表面上形成场氧层；
在所述高压器件区内的半导体衬底上形成栅极结构，所述栅极结构从所述低压阱延伸至覆盖部分场氧层；
在所述低压阱内形成源极欧姆接触区；
在所述第一高压阱内形成漏极欧姆接触区。
根据本发明的一个实施例，所述高压JFET器件的形成方法还包括：在形成所述栅极结构之前，在所述第一高压阱内形成P型掺杂的第一埋层，在所述低压阱下的第二高压阱内形成第二埋层，所述第二埋层与所述低压阱的底部相接。
根据本发明的一个实施例，所述场氧HVMOS器件的形成方法包括：
在所述高压器件区中的半导体衬底内形成P型掺杂的低压阱，所述低压阱与所述高压阱并列地位于所述高压器件区中的半导体衬底内；
在所述高压器件区中的高压阱的表面上形成场氧层；
在所述高压器件区内的半导体衬底上形成栅极结构，所述栅极结构从所述低压阱延伸至覆盖部分场氧层；
在所述低压阱内形成源极欧姆接触区；
在所述高压阱内形成漏极欧姆接触区。
根据本发明的一个实施例，所述栅氧HVMOS器件的形成方法包括：
在所述高压器件区中的半导体衬底内形成P型掺杂的低压阱，所述低压阱与所述高压阱并列地位于所述高压器件区中的半导体衬底内；
在所述高压器件区内的半导体衬底上形成栅极结构，所述栅极结构从所述低压阱延伸至覆盖部分场氧层；
在所述低压阱内形成源极欧姆接触区；
在所述高压阱内形成漏极欧姆接触区。
根据本发明的一个实施例，所述低压PMOS器件的形成方法包括：
在所述低压器件区中形成覆盖部分高压阱的场氧层；
在所述低压器件区中的高压阱的表面上形成栅极结构；
在所述栅极结构两侧的高压阱内形成源极欧姆接触区和漏极欧姆接触区。
根据本发明的一个实施例，所述低压NMOS器件的形成方法包括：
在所述低压器件区中的半导体衬底内形成P型掺杂的低压阱；
在所述低压阱的表面上形成栅极结构；
在所述栅极结构两侧的低压阱内形成源极欧姆接触区和漏极欧姆接触区。
根据本发明的一个实施例，所述纵向NPN三极管的形成方法包括：
在所述低压器件区中的高压阱内形成P型掺杂的低压阱，所述低压阱作为基区；
在所述低压阱和高压阱内形成多个欧姆接触区。
根据本发明的一个实施例，所述横向PNP三极管的形成方法包括：
在所述低压器件区中的高压阱内形成P型掺杂的多个低压阱，所述多个低压阱并列位于所述高压阱内；
在所述低压阱和高压阱内形成多个欧姆接触区；
其中，所述低压器件区中的高压阱作为基区。
根据本发明的一个实施例，所述衬底PNP三极管的形成方法包括：
在所述高压阱内以及所述高压阱两侧的半导体衬底内形成多个欧姆接触区；
其中，所述低压器件区中的高压阱作为基区。
根据本发明的一个实施例，所述方法还包括：在所述高压阱以外的低压器件区内形成低压器件。
根据本发明的一个实施例，所述高压阱以外的低压器件为电阻，所述电阻的形成方法包括：
在所述低压器件区中的半导体衬底内形成P型掺杂的低压阱；
在所述低压阱内形成至少两个P型掺杂的欧姆接触区。
根据本发明的一个实施例，所述高压阱以外的低压器件为电容，所述电容的形成方法包括：
在所述低压器件区中的半导体衬底内形成P型掺杂的低压阱；
在所述低压阱的表面上形成栅极结构；
在所述低压阱内形成欧姆接触区。
与现有技术相比，本发明具有以下优点：
本发明实施例的BCD器件中，高压器件和部分低压器件可以都形成在N型掺杂的高压阱中，而高压阱可以采用同一光刻和离子注入工艺来形成，这样至少节省了用于低压器件的N型掺杂的低压阱的形成步骤，从而减少了光刻次数，有利于降低成本，提高效率。
本发明实施例的BCD器件的制造方法中，可以采用高能离子注入来形成N型掺杂的高压阱，其注入能量为160kEV以上，优选为500kEV～2.5MEV。高能离子注入后，只需要较短时间的高温推结就可以获得适用于超高压工艺的结深，有利于提高制造效率，而且高能离子注入结合较短时间的高温推结使得高压阱的横向扩散较小，这样形成的高压阱更加适合用于形成低压器件，而且有利于减小低压器件占用的面积。此外，高能离子注入可以减小表面氧化推结带来的工艺波动，而且高能离子注入可以减小表面掺杂浓度和表面电场强度，有利于提高器件可靠性。
附图说明
图1是根据本发明实施例的一种BCD器件中高压器件区的剖面结构示意图；
图2是根据本发明实施例的一种BCD器件中低压器件区的剖面结构示意图；
图3是根据本发明实施例的BCD器件的制造方法的流程示意图；
图4至图10是根据本发明实施例的BCD器件的制造方法中各个步骤的器件剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
本实施例的BCD器件中，半导体衬底包括高压器件区和低压器件区，其中，高压器件区和低压器件区中都形成有一个或多个N型掺杂的高压阱，高压器件的至少部分组成结构形成于高压器件区中的高压阱内，而至少部分低压器件形成于低压器件区中的高压阱内。
优选地，高压器件区和低压器件区中的各个高压阱可以采用同一光刻和离子注入工艺步骤来形成，以节省光刻次数，降低成本。此外，该高压阱可以是线型变掺杂结构，也即，高压阱内的不同部分具有不同的掺杂浓度。
参考图1和图2，其中，图1示意性地示出了高压器件区的剖面结构，图2示意性地示出了低压器件区的剖面结构。为了简化，图1所示的高压器件区中集成了多种不同的高压器件，包括：N-LDMOS器件101、场氧HVMOS器件102、栅氧HVMOS器件103、P-LDMOS器件104、高压JFET器件105；图2所示的低压器件区中集成了多种不同的低压器件，包括：低压NMOS器件201、低压PMOS器件202、纵向NPN三极管203、电阻204、电容205、横向PNP三极管206、衬底PNP三极管207。
本领域技术人员应当理解，高压器件和低压器件的类型并不限于图1和图2中示出的类型，还可以是本领域技术人员公知的其他器件。此外，各种不同的高压器件无需全部集成在高压器件区，也即，高压器件区中可以集成有多种不同高压器件中的一种或多种。低压器件区也是如此。
下面参考图1对本实施例的BCD器件的高压器件区进行详细描述。
其中，半导体衬底1可以是P型掺杂的衬底。
高压N-LDMOS器件201可以包括：高压阱2，形成在高压器件区的半导体衬底1内；场氧层6，位于高压阱6的表面上；P型掺杂的低压阱3，与高压阱2并列地位于高压器件区的半导体衬底1内；栅极结构7，位于高压器件区内的半导体衬底1上，从低压阱3延伸至覆盖部分场氧层6；源极欧姆接触区8A，位于低压阱3内；漏极欧姆接触区8B，位于高压阱2内；体欧姆接触区8C，位于低压阱3内；P型掺杂的埋层51，位于高压阱2内；P型掺杂的埋层52，位于低压阱3下的半导体衬底内，埋层52可以和低压阱3的底部相接；多个互连线10，分别与栅极结构7、源极欧姆接触区8A、漏极欧姆接触区8B以及体欧姆接触区8C电连接。
其中，埋层51和埋层52是优选的组成结构，埋层51、埋层52和高压阱2可以形成“TRIPLE-RESURF”结构，该结构具有高耐压、高导通效率等优点。
栅极结构7可以包括栅介质层和位于栅介质层上的栅电极，其中，栅介质层的材料例如可以是氧化硅，栅电极的材料例如可以是多晶硅。栅极结构7覆盖在低压阱3上的部分用于形成器件沟道；而栅极结构7覆盖在场氧层6上的部分形成场板，有利于优化器件的表面电场。
互连线10可以是铝线或者其他导电材料制成的互连线。
高压P-LDMOS器件104可以包括：第一高压阱21和第二高压阱22，并列地形成在高压器件区的半导体衬底1内，第一高压阱21和第二高压阱22的边界可以相接；场氧层6，位于第一高压阱21的表面上；P型掺杂的低压阱3，位于第一高压阱21内，更具体而言，低压阱3可以位于第一高压阱21的边界处，场氧层6位于低压阱3之间；栅极结构7，位于高压器件区内的半导体衬底1上，从第二高压阱22延伸至覆盖部分场氧层6；源极欧姆接触区9A，位于第二高压阱22内；漏极欧姆接触区9B，位于低压阱3内；体欧姆接触区9C，位于第二高压阱22内；P型掺杂的埋层5，位于第一高压阱21内并与低压阱3的底部相接；多个互连线10，分别与栅极结构7、源极欧姆接触区9A、漏极欧姆接触区9B以及体欧姆接触区9C电连接。
其中，埋层5、低压阱3以及第一高压阱21形成双耗尽结构，该结构具有高耐压、高导通效率等优点。
栅极结构7可以包括栅介质层和位于栅介质层上的栅电极，其中，栅介质层的材料例如可以是氧化硅，栅电极的材料例如可以是多晶硅。栅极结构7覆盖在低压阱3上的部分用于形成器件沟道；而栅极结构7覆盖在场氧层6上的部分形成场板，有利于优化器件的表面电场。
互连线10可以是铝线或者其他导电材料制成的互连线。
高压JFET器件105可以包括：第一高压阱21和第二高压阱22，并列地形成在高压器件区的半导体衬底1内，第一高压阱21和第二高压阱22的边界可以相接；场氧层6，位于第一高压阱21的表面上；P型掺杂的低压阱3，位于第二高压阱22内；栅极结构7，位于高压器件区内的半导体衬底1上，从低压阱3延伸至覆盖部分场氧层6；源极欧姆接触区8A，位于低压阱3内；漏极欧姆接触区8B，位于第一高压阱21内；体欧姆接触区8C，位于低压阱3内；JFET源极欧姆接触区8D，位于第二高压阱22内；P型掺杂的第一埋层51，位于第一高压阱21内；P型掺杂的埋层22，位于低压阱3下的第二高压阱22内并与低压阱3的底部相接；多个互连线10，分别与栅极结构7、源极欧姆接触区8A、漏极欧姆接触区8B、体欧姆接触区8C以及JFET源极欧姆接触区8D等电连接。
其中，埋层51和埋层52是优选的组成结构，埋层51、埋层52和高压阱2可以形成“TRIPLE-RESURF”结构，该结构具有高耐压、高导通效率等优点。
栅极结构7可以包括栅介质层和位于栅介质层上的栅电极，其中，栅介质层的材料例如可以是氧化硅，栅电极的材料例如可以是多晶硅。栅极结构7覆盖在低压阱3上的部分用于形成器件沟道；而栅极结构7覆盖在场氧层6上的部分形成场板，有利于优化器件的表面电场。低压阱3构成了高压JFET器件的栅极。
互连线10可以是铝线或者其他导电材料制成的互连线。
场氧HVMOS器件102可以包括：高压阱2，位于高压器件区的半导体衬底1内；场氧层6，位于高压阱2的表面上；P型掺杂的低压阱3，与高压阱2并列地位于高压器件区中的半导体衬底1内，低压阱3和高压阱2之间可以有空隙；栅极结构7，位于高压器件区中的半导体衬底1上，从低压阱3延伸至覆盖部分场氧层6；源极欧姆接触区8A，位于低压阱3内；漏极欧姆接触区8B，位于高压阱2内；体欧姆接触区8C，位于低压阱3内；多个互连线10，分别与源极欧姆接触区8A、漏极欧姆接触区8B、体欧姆接触区8C等电连接。
与高压N-LDMOS器件101相比，场氧HVMOS器件102的横向漂移区(也即，漏欧姆接触区8B和低压阱3之间的区域)的长度减小，而且并不具有P型掺杂的埋层，其他结构基本相同，仅是尺寸的变化。
栅氧HVMOS器件103可以包括：高压阱2，位于高压器件区的半导体衬底1内；P型掺杂的低压阱3，与高压阱2并列地位于高压器件区的半导体衬底1内，低压阱3和高压阱2的边界之间可以具有间隙；栅极结构7，位于高压器件区中的半导体衬底1上，从低压阱3延伸至覆盖部分高压阱2；源极欧姆接触区8A，位于低压阱内；漏极欧姆接触区8B，位于高压阱2内；体欧姆接触区8C，位于低压阱3内；多个互连线10，分别与栅极结构7、源极欧姆接触区8A、漏极欧姆接触区8B、体欧姆接触区8C等电连接。
与高压N-LDMOS器件101相比，栅氧HVMOS器件103的横向漂移区(也即，漏欧姆接触区8B和低压阱3之间的区域)的长度减小，而且在高压阱2中并不具有P型掺杂的埋层以及场氧层，其他结构基本相同，仅是尺寸的变化。
下面参考图2对本实施例的BCD器件的低压器件区进行详细描述。
其中，半导体衬底1与高压器件区的半导体衬底是同一半导体衬底，例如可以是P型掺杂的衬底。
低压NMOS器件201可以包括：位于低压器件区的P型掺杂的低压阱3，低压阱3可以采用不同于高压阱的光刻和离子注入工艺形成；场氧层6，覆盖部分低压阱3，尤其是低压阱3的边界区域；栅极结构7，位于低压阱3的表面上；N型掺杂的源极欧姆接触区8A和漏极欧姆接触区8B，分别位于栅极结构7两侧的低压阱3内；多个互连线10，分别与栅极结构7、源极欧姆接触区8A、漏极欧姆接触区8B等电连接。
其中，栅极结构7可以包括栅介质层和位于栅介质层上的栅电极，其中，栅介质层的材料例如可以是氧化硅，栅电极的材料例如可以是多晶硅。场氧层6主要用于横向的器件隔离。互连线10可以是铝线或者其他导电材料制成的互连线。
低压PMOS器件202可以包括：高压阱2，位于低压器件区的半导体衬底内；场氧层6，覆盖部分高压阱2，尤其是覆盖高压阱2的边界区域；栅极结构7，位于高压阱2的表面上；P型掺杂的源极欧姆接触区9A和漏极欧姆接触区9B，分别位于栅极结构7两侧的高压阱2内；多个互连线10，分别与栅极结构7、源极欧姆接触区9A、漏极欧姆接触区9B等电连接。
其中，栅极结构7可以包括栅介质层和位于栅介质层上的栅电极，栅介质层的材料例如可以是氧化硅，栅电极的材料例如可以是多晶硅。场氧层6主要用于横向的器件隔离。互连线10可以是铝线或者其他导电材料制成的互连线。
纵向NPN三极管203可以包括：低压器件区中的高压阱2；场氧层6，覆盖部分高压阱2，尤其是高压阱2的边界部分；P型掺杂的低压阱3，位于高压阱2内，低压阱3作为NPN三极管203的基区；多个欧姆接触区10A、10B和10C，分布于低压阱3和高压阱2内，其中，低压阱3内的欧姆接触区10A可以是N型掺杂的，低压阱3内的欧姆接触区10B可以是P型掺杂的，高压阱2内的欧姆接触区10C可以是N型掺杂的；多个互连线10，分别与多个欧姆接触区10A、10B和10C等电连接。
互连线10可以是铝线或者其他导电材料制成的互连线。场氧层6主要用作横向的器件隔离。
横向PNP三极管206可以包括：低压器件区中的高压阱2，高压阱2作为横向PNP三极管206的基区；P型掺杂的多个低压阱3，并列地位于高压阱2内；多个欧姆接触区13A和13B，分布于低压阱3和高压阱2内，其中，位于低压阱3内的欧姆接触区13A可以是P型掺杂的，位于高压阱2内的欧姆接触区13B可以是N型掺杂的；场氧层6，覆盖部分高压阱2，尤其是高压阱2的边界部分；多个互连线10，分别与栅极结构7、欧姆接触区13A、13B等电连接。
互连线10可以是铝线或者其他导电材料制成的互连线。场氧层6主要用作横向的器件隔离。
衬底PNP三极管207可以包括：低压器件区中的高压阱2，高压阱2作为衬底PNP三极管207的基区；多个欧姆接触区14A、14B和14C，分布于高压阱2内以及高压阱2两侧的半导体衬底1内；场氧层6，覆盖部分高压阱2，尤其是高压阱2的边界部分；多个互连线10，分别与欧姆接触区14A、14B等电连接。
互连线10可以是铝线或者其他导电材料制成的互连线。场氧层6主要用作横向的器件隔离。
电阻204可以包括：P型掺杂的低压阱3，位于低压器件区中的半导体衬底1内；至少两个P型掺杂的欧姆接触区11A，位于低压阱3内；场氧层6，覆盖部分低压阱3，尤其是低压阱3的边界部分；多个互连线10，与欧姆接触区11A等电连接。
电容205可以包括：P型掺杂的低压阱3，位于低压器件区中的半导体衬底1内；栅极结构7，位于低压阱3的表面上；欧姆接触区12A，位于低压阱3内，该欧姆接触区12A可以是P型掺杂；互连线10，与欧姆接触区12A电连接。
参考图3，本实施例的BCD的制造方法包括：
步骤S11，提供半导体衬底，所述半导体衬底包括高压器件区和低压器件区，所述高压器件区用于形成高压器件，所述低压器件区用于形成低压器件；
步骤S12，在所述半导体衬底内形成多个N型掺杂的高压阱，所述多个高压阱分布于所述高压器件区和低压器件区；
步骤S13，在所述高压器件区中形成高压器件，在所述低压器件区中形成低压器件，其中，所述高压器件的至少部分组成结构位于所述高压器件区中的高压阱内，至少部分低压器件位于所述低压器件区中的高压阱内。
下面结合图4至图10进行详细说明。为了简化，图4至图10所示的制造方法中，BCD器件包含了N-LDMOS器件、低压NMOS器件和低压PMOS器件。
参考图4，提供半导体衬底1。该半导体衬底1例如可以是P型掺杂，其电阻率可以是60～100ohm·cm。
参考图5，在半导体衬底1的高压器件区和低压器件区分别形成N型掺杂的高压阱2。
高压阱2的形成方法可以包括：在半导体衬底1上形成氧化层，例如采用热氧化法生成0.5～2.5μm的氧化层；采用光刻定位出高压阱2的位置并腐蚀氧化层；进行高能离子注入，注入能量为160kEV以上，优选为500kEV～2.5MEV；之后，再次生长氧化层，例如在去除光刻胶之后通过热氧化法生成0.5～1.0μm的氧化层，通过氧化层可以在半导体衬底1上形成一对位台阶，该对位台阶可以用作后续光刻对位，从而省去常规的零对位光刻步骤，以进一步降低光刻成本；之后，去除氧化层，再在半导体衬底1上生长注入垫氧化层，例如生长厚度为的注入垫氧化层，然后进行高温推结以形成高压阱2。其中，高压阱2的高温推结时间可以是300分钟到600分钟，温度可以是1150℃至1200℃。采用高能离子注入，只需要短时间的高温推结，即可形成结深达到7～10μm的、适用于超高压工艺的高压阱2。
参考图6，在高压器件区和低压器件区分别形成P型掺杂的低压阱3，该低压阱3与高压阱2并列位于半导体衬底1内。
低压阱3的形成方法可以包括光刻、离子注入、推结等。其中，推结温度可以是1100℃，推结时间可以是90至150分钟。
参考图7，形成场氧层6，例如，可以采用热氧化法形成场氧层6，场氧层6的厚度可以是0.3～1.0μm。在高压器件区，场氧层6覆盖高压阱2的一部分以及高压阱2和低压阱3的边界区域；在低压器件区，场氧层6覆盖高压阱2和低压阱3的边界区域。
参考图8，形成P型掺杂的埋层51和52，其中，埋层51位于高压器件区的高压阱2，埋层52位于高压器件区的低压阱3下方，埋层52可以和低压阱3的底部相接。埋层51和52的形成方法可以包括光刻、离子注入和推结。其中，离子注入为高能离子注入，能量优选为500KEV至2.5MEV。推结可以是炉管推结，也可以是快速热退火。
参考图9，形成栅极结构7。在高压器件区，栅极结构7从低压阱3延伸至覆盖部分场氧层6；在低压器件区，栅极结构7位于高压阱2和低压阱3上。栅极结构7的形成方法可以包括：采用热氧化法形成薄的栅氧化层；通过外延多晶的方式在栅氧化层上形成栅电极，此外，还可以对栅电极进行掺杂。
参考图10，形成欧姆接触区8A、8B、8C、9A和9B。其中，在高压器件区，N型的欧姆接触区8A位于低压阱3内，作为N-LDMOS器件的源极欧姆接触区；P型掺杂的欧姆接触区8C位于低压阱内，作为N-LDMOS器件的体接触区；N型掺杂的欧姆接触区8B位于高压阱2内，作为N-LDMOS器件的漏极欧姆接触区。在低压器件区，N型掺杂的欧姆接触区8A和8B位于低压阱3内，分别作为低压NMOS器件的源极欧姆接触区和漏极欧姆接触区；P型掺杂的欧姆接触区9A和9B位于高压阱2内，分别作为低压PMOS器件的源极欧姆接触区和漏极欧姆接触区。
之后，可以形成绝缘层，该绝缘层覆盖整个半导体衬底1以及形成在半导体衬底1上的各个组成结构。之后，对绝缘层进行刻蚀以形成接触孔，并在接触孔中沉积导电材料以形成互连线10，该互连线10例如可以是铝互连线。
需要说明的是，虽然上述制造方法针对的BCD器件中仅集成了N-LDMOS器件、低压NMOS器件和低压PMOS器件，但是，本领域技术人员可以理解，根据器件类型的不同，可以对上述方法略作修改以形成其他不同类型的高压器件和低压器件。
应该理解到的是上述实施例只是对本发明的说明，而不是对本发明的限制，任何不超出本发明实质精神范围内的发明创造，包括但不限于对局部构造的变更、对元器件的类型或型号的替换，以及其他非实质性的替换或修改，均落入本发明保护范围之内。
Claims (42)
1.一种BCD器件，其特征在于，包括：
半导体衬底，所述半导体衬底包括高压器件区和低压器件区，所述高压器件区用于形成高压器件，所述低压器件区用于形成低压器件；
多个N型掺杂的高压阱，分布于所述高压器件区和低压器件区内；
其中，所述高压器件的至少部分组成结构形成于所述高压器件区中的高压阱内，至少部分低压器件形成于所述低压器件区中的高压阱内。
2.根据权利要求1所述的BCD器件，其特征在于，所述高压阱为线性变掺杂结构，所述高压阱内不同的部分具有不同的掺杂浓度。
3.根据权利要求1所述的BCD器件，其特征在于，在所述高压器件区，所述高压器件包括高压N-LDMOS器件、高压P-LDMOS器件、高压JFET器件、场氧HVMOS器件和栅氧HVMOS器件中的一个或多个；在所述低压器件区，所述低压器件包括低压NMOS器件、低压PMOS器件、纵向NPN三极管、横向PNP三极管、衬底PNP三极管中的一个或多个。
4.根据权利要求3所述的BCD器件，其特征在于，所述高压N-LDMOS器件包括：
所述高压器件区内的高压阱；
场氧层，位于所述高压阱的表面上；
P型掺杂的低压阱，与所述高压阱并列地位于所述高压器件区中的半导体衬底内；
栅极结构，位于所述高压器件区内的半导体衬底上，从所述低压阱延伸至覆盖部分场氧层；
源极欧姆接触区，位于所述低压阱内；
漏极欧姆接触区，位于所述高压阱内。
5.根据权利要求4所述的BCD器件，其特征在于，所述高压N-LDMOS器件还包括：
P型掺杂的第一埋层，位于所述高压阱内；
P型掺杂的第二埋层，位于所述低压阱下的半导体衬底内。
6.根据权利要求3所述的BCD器件，其特征在于，所述高压P-LDMOS器件包括：
所述高压器件区内的高压阱，至少包括并列的第一高压阱和第二高压阱；
场氧层，位于所述第一高压阱的表面上；
P型掺杂的低压阱，位于所述第一高压阱内；
栅极结构，位于所述高压器件区内的半导体衬底上，从所述第二高压阱延伸至覆盖部分场氧层；
源极欧姆接触区，位于所述第二高压阱内；
漏极欧姆接触区，位于所述低压阱内。
7.根据权利要求6所述的BCD器件，其特征在于，所述高压P-LDMOS器件还包括：
P型掺杂的第一埋层，位于所述第一高压阱内并与所述低压阱的底部相接。
8.根据权利要求3所述的BCD器件，其特征在于，所述高压JFET器件包括：
所述高压器件区内的高压阱，分别记为第一高压阱和第二高压阱；
场氧层，位于所述第一高压阱的表面上；
P型掺杂的低压阱，位于所述第二高压阱内；
栅极结构，位于所述高压器件区内的半导体衬底上，从所述低压阱延伸至覆盖部分场氧层；
源极欧姆接触区，位于所述低压阱内；
漏极欧姆接触区，位于所述第一高压阱内。
9.根据权利要求8所述的BCD器件，其特征在于，所述高压JFET器件还包括：
P型掺杂的第一埋层，位于所述第一高压阱内；
P型掺杂的第二埋层，位于所述低压阱下的第二高压阱内并与所述低压阱的底部相接。
10.根据权利要求3所述的BCD器件，其特征在于，所述场氧HVMOS器件包括：
所述高压器件区内的高压阱；
场氧层，位于所述高压阱的表面上；
P型掺杂的低压阱，与所述高压阱并列地位于所述高压器件区中的半导体衬底内；
栅极结构，位于所述高压器件区中的半导体衬底上，从所述低压阱延伸至覆盖部分场氧层；
源极欧姆接触区，位于所述低压阱内；
漏极欧姆接触区，位于所述高压阱内。
11.根据权利要求3所述的BCD器件，其特征在于，所述栅氧HVMOS器件包括：
所述高压器件区内的高压阱；
P型掺杂的低压阱，与所述高压阱并列地位于所述高压器件区中的半导体衬底内；
栅极结构，位于所述高压器件区中的半导体衬底上，从所述低压阱延伸至覆盖部分高压阱；
源极欧姆接触区，位于所述低压阱内；
漏极欧姆接触区，位于所述高压阱内。
12.根据权利要求3所述的BCD器件，其特征在于，所述低压PMOS器件包括：
所述低压器件区内的高压阱；
栅极结构，位于所述高压阱的表面上；
P型掺杂的源极欧姆接触区和漏极欧姆接触区，分别位于所述栅极结构两侧的高压阱内。
13.根据权利要求3所述的BCD器件，其特征在于，所述低压NMOS器件包括：
P型掺杂的低压阱，位于所述低压器件区中的半导体衬底内；
栅极结构，位于所述低压阱的表面上；
N型掺杂的源极欧姆接触区和漏极欧姆接触区，分别位于所述栅极结构两侧的低压阱内。
14.根据权利要求3所述的BCD器件，其特征在于，所述纵向NPN三极管包括：
所述低压器件区中的高压阱；
P型掺杂的低压阱，位于所述高压阱内，所述低压阱作为基区；
多个欧姆接触区，分布于所述低压阱和高压阱内。
15.根据权利要求3所述的BCD器件，其特征在于，所述横向PNP三极管包括：
所述低压器件区中的高压阱，所述高压阱作为基区；
P型掺杂的多个低压阱，并列地位于所述高压阱内；
多个欧姆接触区，分布于所述低压阱和高压阱内。
16.根据权利要求3所述的BCD器件，其特征在于，所述衬底PNP三极管包括：
所述低压器件区中的高压阱，所述高压阱作为基区；
多个欧姆接触区，分布于所述高压阱内以及所述高压阱两侧的半导体衬底内。
17.根据权利要求1所述的BCD器件，其特征在于，所述高压阱以外的低压器件区内也形成有低压器件。
18.根据权利要求17所述的BCD器件，其特征在于，所述高压阱以外的低压器件为电阻，所述电阻包括：
P型掺杂的低压阱，位于所述低压器件区中的半导体衬底内；
至少两个P型掺杂的欧姆接触区，位于所述低压阱内。
19.根据权利要求17所述的BCD器件，其特征在于，所述高压阱以外的低压器件为电容，所述电容包括：
P型掺杂的低压阱，位于所述低压器件区中的半导体衬底内；
栅极结构，位于所述低压阱的表面上；
欧姆接触区，位于所述低压阱内。
20.根据权利要求1所述的BCD器件，其特征在于，位于所述高压器件区中的高压阱与位于所述低压器件区中的高压阱使用同一光刻和离子注入工艺形成。
21.一种BCD器件的制造方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括高压器件区和低压器件区，所述高压器件区用于形成高压器件，所述低压器件区用于形成低压器件；
在所述半导体衬底内形成多个N型掺杂的高压阱，所述多个高压阱分布于所述高压器件区和低压器件区；
在所述高压器件区中形成高压器件，在所述低压器件区中形成低压器件，其中，所述高压器件的至少部分组成结构位于所述高压器件区中的高压阱内，至少部分低压器件位于所述低压器件区中的高压阱内。
22.根据权利要求21所述的BCD器件的制造方法，其特征在于，采用同一光刻和离子注入工艺形成所述高压器件区和低压器件区中的高压阱。
23.根据权利要求22所述的BCD器件的制造方法，其特征在于，所述离子注入工艺使用的注入能量为160kEV以上。
24.根据权利要求22所述的BCD器件的制造方法，其特征在于，所述离子注入工艺使用的注入能量为500kEV～2.5MEV。
25.根据权利要求21所述的BCD器件的制造方法，其特征在于，所述高压阱为线性变掺杂结构，所述高压阱内不同的部分具有不同的掺杂浓度。
26.根据权利要求21所述的BCD器件的制造方法，其特征在于，在所述高压器件区，所述高压器件包括高压N-LDMOS器件、高压P-LDMOS器件、高压JFET器件、场氧HVMOS器件和栅氧HVMOS器件中的一个或多个；在所述低压器件区，所述低压器件包括低压NMOS器件、低压PMOS器件、纵向NPN三极管、横向PNP三极管、衬底PNP三极管中的一个或多个。
27.根据权利要求26所述的BCD器件的制造方法，其特征在于，所述高压N-LDMOS器件的形成方法包括：
在所述高压器件区中的半导体衬底内形成P型掺杂的低压阱，所述低压阱与所述高压阱并列地位于所述高压器件区中；
在所述高压器件区的高压阱的表面上形成场氧层；
在所述高压器件区内的半导体衬底上形成栅极结构，所述栅极结构从所述低压阱延伸至覆盖部分场氧层；
在所述低压阱内形成源极欧姆接触区；
在所述高压阱内形成漏极欧姆接触区。
28.根据权利要求27所述的BCD器件的制造方法，其特征在于，所述高压N-LDMOS器件的形成方法还包括：在形成所述栅极结构之前，在所述高压阱内形成P型掺杂的第一埋层，在所述低压阱下的半导体衬底内形成第二埋层。
29.根据权利要求26所述的BCD器件的制造方法，其特征在于，所述高压器件区的高压阱至少包括并列的第一高压阱和第二高压阱，所述高压P-LDMOS器件的形成方法包括：
在所述第一高压阱内形成P型掺杂的低压阱；
在所述第一高压阱的表面上形成场氧层；
在所述高压器件区中的半导体衬底上形成栅极结构，所述栅极结构从所述第二高压阱延伸至覆盖部分场氧层；
在所述第二高压阱内形成源极欧姆接触区；
在所述低压阱内形成漏极欧姆接触区。
30.根据权利要求29所述的BCD器件的制造方法，其特征在于，所述高压P-LDMOS器件的形成方法还包括：在形成所述栅极结构之前，在所述第一高压阱内形成P型掺杂的第一埋层，所述第一埋层与所述低压阱的底部相接。
31.根据权利要求26所述的BCD器件的制造方法，其特征在于，所述高压器件区的高压阱至少包括并列的第一高压阱和第二高压阱，所述高压JFET器件的形成方法包括：
在所述第二高压阱内形成P型掺杂的低压阱；
在所述第一高压阱的表面上形成场氧层；
在所述高压器件区内的半导体衬底上形成栅极结构，所述栅极结构从所述低压阱延伸至覆盖部分场氧层；
在所述低压阱内形成源极欧姆接触区；
在所述第一高压阱内形成漏极欧姆接触区。
32.根据权利要求31所述的BCD器件的制造方法，其特征在于，所述高压JFET器件的形成方法还包括：在形成所述栅极结构之前，在所述第一高压阱内形成P型掺杂的第一埋层，在所述低压阱下的第二高压阱内形成第二埋层，所述第二埋层与所述低压阱的底部相接。
33.根据权利要求26所述的BCD器件的制造方法，其特征在于，所述场氧HVMOS器件的形成方法包括：
在所述高压器件区中的半导体衬底内形成P型掺杂的低压阱，所述低压阱与所述高压阱并列地位于所述高压器件区中的半导体衬底内；
在所述高压器件区中的高压阱的表面上形成场氧层；
在所述高压器件区内的半导体衬底上形成栅极结构，所述栅极结构从所述低压阱延伸至覆盖部分场氧层；
在所述低压阱内形成源极欧姆接触区；
在所述高压阱内形成漏极欧姆接触区。
34.根据权利要求26所述的BCD器件的制造方法，其特征在于，所述栅氧HVMOS器件的形成方法包括：
在所述高压器件区中的半导体衬底内形成P型掺杂的低压阱，所述低压阱与所述高压阱并列地位于所述高压器件区中的半导体衬底内；
在所述高压器件区内的半导体衬底上形成栅极结构，所述栅极结构从所述低压阱延伸至覆盖部分场氧层；
在所述低压阱内形成源极欧姆接触区；
在所述高压阱内形成漏极欧姆接触区。
35.根据权利要求26所述的BCD器件的制造方法，其特征在于，所述低压PMOS器件的形成方法包括：
在所述低压器件区中形成覆盖部分高压阱的场氧层；
在所述低压器件区中的高压阱的表面上形成栅极结构；
在所述栅极结构两侧的高压阱内形成源极欧姆接触区和漏极欧姆接触区。
36.根据权利要求26所述的BCD器件的制造方法，其特征在于，所述低压NMOS器件的形成方法包括：
在所述低压器件区中的半导体衬底内形成P型掺杂的低压阱；
在所述低压阱的表面上形成栅极结构；
在所述栅极结构两侧的低压阱内形成源极欧姆接触区和漏极欧姆接触区。
37.根据权利要求26所述的BCD器件的制造方法，其特征在于，所述纵向NPN三极管的形成方法包括：
在所述低压器件区中的高压阱内形成P型掺杂的低压阱，所述低压阱作为基区；
在所述低压阱和高压阱内形成多个欧姆接触区。
38.根据权利要求26所述的BCD器件的制造方法，其特征在于，所述横向PNP三极管的形成方法包括：
在所述低压器件区中的高压阱内形成P型掺杂的多个低压阱，所述多个低压阱并列位于所述高压阱内；
在所述低压阱和高压阱内形成多个欧姆接触区；
其中，所述低压器件区中的高压阱作为基区。
39.根据权利要求26所述的BCD器件的制造方法，其特征在于，所述衬底PNP三极管的形成方法包括：
在所述高压阱内以及所述高压阱两侧的半导体衬底内形成多个欧姆接触区；
其中，所述低压器件区中的高压阱作为基区。
40.根据权利要求21所述的BCD器件的制造方法，其特征在于，还包括：在所述高压阱以外的低压器件区内形成低压器件。
41.根据权利要求40所述的BCD器件的制造方法，其特征在于，所述高压阱以外的低压器件为电阻，所述电阻的形成方法包括：
在所述低压器件区中的半导体衬底内形成P型掺杂的低压阱；
在所述低压阱内形成至少两个P型掺杂的欧姆接触区。
42.根据权利要求40所述的BCD器件的制造方法，其特征在于，所述高压阱以外的低压器件为电容，所述电容的形成方法包括：
在所述低压器件区中的半导体衬底内形成P型掺杂的低压阱；
在所述低压阱的表面上形成栅极结构；
在所述低压阱内形成欧姆接触区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510687905.5A CN105336736B (zh) | 2015-10-21 | 2015-10-21 | Bcd器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510687905.5A CN105336736B (zh) | 2015-10-21 | 2015-10-21 | Bcd器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105336736A true CN105336736A (zh) | 2016-02-17 |
| CN105336736B CN105336736B (zh) | 2019-08-16 |
Family
ID=55287163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510687905.5A Active CN105336736B (zh) | 2015-10-21 | 2015-10-21 | Bcd器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105336736B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534513A (zh) * | 2019-09-06 | 2019-12-03 | 电子科技大学 | 一种高低压集成器件及其制造方法 |
| CN111785634A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452933A (zh) * | 2008-12-30 | 2009-06-10 | 电子科技大学 | Bcd半导体器件及其制造方法 |
| CN101771039A (zh) * | 2010-01-20 | 2010-07-07 | 电子科技大学 | 一种bcd器件及其制造方法 |
| CN102136494A (zh) * | 2010-01-21 | 2011-07-27 | 上海华虹Nec电子有限公司 | 高压隔离型ldnmos及其制造方法 |
| CN102194818A (zh) * | 2011-04-26 | 2011-09-21 | 电子科技大学 | 一种基于p型外延层的bcd集成器件及其制造方法 |
| CN102201406A (zh) * | 2011-04-26 | 2011-09-28 | 电子科技大学 | 一种基于n型外延层的bcd集成器件及其制造方法 |
| CN102664181A (zh) * | 2012-05-15 | 2012-09-12 | 上海先进半导体制造股份有限公司 | 一种超高压bcd半导体工艺以及超高压bcd器件 |
| CN102723329A (zh) * | 2012-07-13 | 2012-10-10 | 上海先进半导体制造股份有限公司 | 一种高密度亚微米高压bcd半导体器件及其工艺方法 |
| CN103337498A (zh) * | 2013-05-31 | 2013-10-02 | 深圳市联德合微电子有限公司 | 一种bcd半导体器件及其制造方法 |
| CN205039153U (zh) * | 2015-10-21 | 2016-02-17 | 杭州士兰微电子股份有限公司 | Bcd器件 |
-
2015
- 2015-10-21 CN CN201510687905.5A patent/CN105336736B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452933A (zh) * | 2008-12-30 | 2009-06-10 | 电子科技大学 | Bcd半导体器件及其制造方法 |
| CN101771039A (zh) * | 2010-01-20 | 2010-07-07 | 电子科技大学 | 一种bcd器件及其制造方法 |
| CN102136494A (zh) * | 2010-01-21 | 2011-07-27 | 上海华虹Nec电子有限公司 | 高压隔离型ldnmos及其制造方法 |
| CN102194818A (zh) * | 2011-04-26 | 2011-09-21 | 电子科技大学 | 一种基于p型外延层的bcd集成器件及其制造方法 |
| CN102201406A (zh) * | 2011-04-26 | 2011-09-28 | 电子科技大学 | 一种基于n型外延层的bcd集成器件及其制造方法 |
| CN102664181A (zh) * | 2012-05-15 | 2012-09-12 | 上海先进半导体制造股份有限公司 | 一种超高压bcd半导体工艺以及超高压bcd器件 |
| CN102723329A (zh) * | 2012-07-13 | 2012-10-10 | 上海先进半导体制造股份有限公司 | 一种高密度亚微米高压bcd半导体器件及其工艺方法 |
| CN103337498A (zh) * | 2013-05-31 | 2013-10-02 | 深圳市联德合微电子有限公司 | 一种bcd半导体器件及其制造方法 |
| CN205039153U (zh) * | 2015-10-21 | 2016-02-17 | 杭州士兰微电子股份有限公司 | Bcd器件 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534513A (zh) * | 2019-09-06 | 2019-12-03 | 电子科技大学 | 一种高低压集成器件及其制造方法 |
| CN111785634A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| CN111785634B (zh) * | 2020-06-30 | 2024-03-15 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105336736B (zh) | 2019-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102074578B (zh) | 半导体装置及其制造方法 | |
| CN103208522B (zh) | 具有伪栅极的横向dmos器件 | |
| US11152459B2 (en) | Lateral MOSFET with buried drain extension layer | |
| CN105448979B (zh) | 横向双扩散场效应管及其形成方法 | |
| EP1946378B1 (en) | Method of manufacturing a semiconductor device | |
| CN102201406B (zh) | 一种基于n型外延层的bcd集成器件及其制造方法 | |
| CN101677109A (zh) | 半导体装置及其制造方法 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| KR101699585B1 (ko) | 고전압 반도체 소자 및 그 제조 방법 | |
| US10243035B2 (en) | Method of manufacturing switching element | |
| CN107785411A (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN203617299U (zh) | 一种双扩散金属氧化物半导体 | |
| CN105679831B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| TWI447912B (zh) | 半導體裝置及其製造方法 | |
| CN104347614A (zh) | 功率半导体器件及其制造方法 | |
| CN105336736A (zh) | Bcd器件及其制造方法 | |
| CN109346525A (zh) | 一种n型ldmos器件及其制作方法 | |
| JP2008060152A (ja) | 半導体装置及びその製造方法 | |
| CN102983161B (zh) | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 | |
| CN104835837B (zh) | 高压半导体器件及其制造方法 | |
| CN205039153U (zh) | Bcd器件 | |
| US9570547B2 (en) | Monolithic DMOS transistor in junction isolated process | |
| CN104518021A (zh) | 一种vdmos器件元胞结构及其制作方法 | |
| CN106298943A (zh) | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 | |
| CN104518027B (zh) | Ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |