CN106981505A - 一种半薄硅层结构的横向高压器件 - Google Patents

一种半薄硅层结构的横向高压器件 Download PDF

Info

Publication number
CN106981505A
CN106981505A CN201710203993.6A CN201710203993A CN106981505A CN 106981505 A CN106981505 A CN 106981505A CN 201710203993 A CN201710203993 A CN 201710203993A CN 106981505 A CN106981505 A CN 106981505A
Authority
CN
China
Prior art keywords
type
layer
silicon
thick
rotating fields
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710203993.6A
Other languages
English (en)
Inventor
章文通
詹珍雅
肖倩倩
余洋
乔明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Original Assignee
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Guangdong Electronic Information Engineering Research Institute of UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN201710203993.6A priority Critical patent/CN106981505A/zh
Publication of CN106981505A publication Critical patent/CN106981505A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半薄硅层结构的横向高压器件，其元胞结构包括衬底、埋氧层、超薄顶层硅、厚SOI层、厚介质层、P型体区、P型重掺杂体接触区、N型重掺杂源极区、N型重掺杂漏极区、栅氧化层、源极接触电极、多晶硅栅、漏极接触电极和衬底接触电极，本发明采用部分超薄顶层硅提高器件的纵向耐压，采用厚SOI层为开态电流提供更广阔的电流导通路径，从而降低器件的比导通电阻；分别采用横向线性变掺杂技术，调制各自的表面电场分布，同时产生额外的电荷来消除衬底辅助耗尽效应，使其在保持功率MOS高的击穿电压的同时，极大地降低了器件的比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。

Description

一种半薄硅层结构的横向高压器件
技术领域
本发明涉及半导体功率器件技术领域，具体涉及一种半薄硅层结构的横向高压器件。
背景技术
与常规的体硅技术相比，SOI技术具有高速、低功耗、高集成度、极小的寄生效应以及良好的隔离特性等优点，并减弱了闭锁效应和具备强抗辐照能力，使集成电路的可靠性和抗软失误能力大大提高，正逐渐成为制造高速度、低功耗、高集成度和高可靠性的集成电路的主流技术。
以SOI横向高压器件为基础的SOI高压集成电路(High Voltage IC，简称HVIC)，作为智能功率集成电路(Smart Power IC，简称SPIC)领域的一个新兴分支，近年来得到了迅速地发展。SOI横向高压器件较低的纵向耐压限制了其在HVIC中的应用，根据SOI介质场增强(ENhanced DIelectric layer Field，简称ENDIF)普适理论，文章《Realization of850V breakdown voltage LDMOS on Simbond SOI》以及公开号为CN5412241的美国专利提出了一种采用超薄顶层硅LDMOS，其结构示意图如图1所示。此方法可提高SOI器件的纵向耐压，使器件达到800V级别的击穿电压，但同时也导致了较大的比导通电阻，造成了面积的浪费，使得设计成本增大。
发明内容
本发明的目的就是针对上述传统横向高压器件存在的问题，提供一种半薄硅层结构的横向高压器件结构，保持器件高的击穿电压的同时降低器件的比导通电阻。
为实现上述发明目的，本发明技术方案如下：
一种半薄硅层结构的横向高压器件，其元胞结构包括衬底、埋氧层、超薄顶层硅、厚SOI层、厚介质层、P型体区、P型重掺杂体接触区、N型重掺杂源极区、N型重掺杂漏极区、栅氧化层、源极接触电极、多晶硅栅、漏极接触电极和衬底接触电极，所述衬底接触电极设置在衬底的下表面，所述埋氧层设置在衬底上表面，所述厚SOI层的下表面与埋氧层的上表面相接触，所述厚介质层设置在厚SOI层的右端，超薄顶层硅设置在厚介质层和埋氧层之间，所述超薄顶层硅的下表面与埋氧层的上表面相接触，超薄顶层硅的上表面和厚介质层的下表面相接触，所述N型重掺杂漏极区沿纵向方向贯穿并嵌入设置在厚介质层的右端，所述漏极接触电极设置在N型重掺杂漏极区的上表面，所述P型体区内部设置有相互独立的P型重掺杂体接触区和N型重掺杂源极区，P型重掺杂体接触区和N型重掺杂源极区的上表面与P型体区的上表面相接触，所述源极接触电极设置在P型体区的上表面，源极接触电极右端部分覆盖N型重掺杂源极区的左端，所述栅氧化层设置在N型重掺杂源极区和P型体区的上表面，栅氧化层的左端部分覆盖N型重掺杂源极区的右端，且栅氧化层不与源极接触电极相接触，所述多晶硅栅设置在栅氧化层的上方。
根据SOI ENDIF普适理论，靠近漏端采用超薄顶层硅提高SOI器件的纵向耐压，靠近源端采用厚硅层漂移区提供更广阔的电流路径以降低器件比导通电阻。
本发明总的技术方案，首先在SOI横向高压器件的N型漂移区中靠近漏端区域采用部分超薄顶层硅，当漏端加正压时，根据ENDIF理论，通过提高硅的临界击穿电场的方法增强埋氧层电场，从而提高SOI器件的纵向击穿电压，其次，对于漂移区的超薄顶层硅采用横向线性变掺杂，改善靠近漏端漂移区的横向电场分布，使其分布更均匀，提高器件的横向击穿电压；然后在靠近源端区域采用厚SOI层，对于漂移区厚SOI层也采用横向线性变掺杂，调制表面电场分布，同时厚SOI层可用来降低器件比导通电阻。击穿电压最终决定与横向耐压和纵向耐压中的最小值，通过漏端的超薄顶层硅提高器件漏端承受高压区的纵向耐压，通过大量的理论推导得到最好的横向耐压，从而使得器件的耐压更上一层楼。该方法使所得器件在保持传统功率MOS高的击穿电压的同时，极大地降低了器件的比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。
具体的，器件漏端包含N型buffer区。以进一步调节漏端承受高压区的电场分布。
具体的，所述漂移区超薄顶层硅和漂移区厚SOI层分别通过线性变掺杂或均匀掺杂或离散掺杂中的一种掺杂方式形成；或者分别通过N段线性变掺杂方式形成，N＝1，2，3，4，5，6…。可以根据设计的需要来具体进行修改。
具体的，所述的厚介质层的厚度均匀，或者厚介质层为从源端到漏端逐渐递增的阶梯形结构。
具体的，超薄顶层硅的厚度均匀，或者为逐渐变化的厚度。
具体的，器件SOI材料的衬底为P型或者N型，器件的SOI层为P型或者N型。
具体的，所述埋氧层厚度均匀或者厚度逐渐变化。
具体的，所述厚介质层的右端与N型buffer区或者N型重掺杂漏极区相切。
具体的，所述器件上设有M层场板，M＝1，2，3，4，……。以进一步调整器件的表面电场分布，使其承受更高的电压。M的具体数值根据设计的需要进行具体的修改。
本发明的有益效果为：在SOI横向高压器件的N型漂移区中靠近漏端区域采用部分超薄顶层硅提高器件的纵向耐压，在靠近源端区域采用厚SOI层为开态电流提供更广阔的电流导通路径，从而降低器件的比导通电阻；并且对超薄顶层硅和厚SOI层分别采用横向线性变掺杂技术，通过复杂的理论推导得出不同耐压级别所对应的最优掺杂浓度，调制各自的表面电场分布，同时产生额外的电荷来消除衬底辅助耗尽效应，使其在保持功率MOS高的击穿电压的同时，极大地降低了器件的比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。
附图说明
图1是传统SOI横向高压器件结构的剖面示意图。
图2是本发明的一种半薄硅层结构的横向高压器件结构示意图。
图3是本发明的器件中厚介质层的右端不与N型重掺杂漏极区相切的结构示意图。
图4是本发明的器件中含有N型buffer区的结构示意图。
图5是本发明的器件中厚介质层的右端不与N型buffer区相切的结构示意图。
图6是本发明提供的一种半薄硅层结构的横向高压器件和传统SOI横向高压器件漂移区浓度分布图。其中，图6(a)为传统SOI横向高压器件的漂移区浓度分布图，图6(b)为本发明提供的一种半薄硅层结构的横向高压器件漂移区浓度分布图。
图7是基于本发明提供的半薄硅层结构横向高压器件的一种示例结构的击穿电势分布图。
图8是基于本发明提供的半薄硅层结构横向高压器件的一种示例结构的击穿表面电场分布图。
图9是基于本发明提供的半薄硅层结构横向高压器件的一种示例结构的击穿反向耐压图。
图10是基于本发明提供的半薄硅层结构横向高压器件的一种示例结构的I-V特性曲线图。
其中，1为衬底、2为埋氧层、3为超薄顶层硅、4为厚SOI层、5为厚介质层、8为P型体区、9为P型重掺杂体接触区、10为N型重掺杂源极区、11为N型重掺杂漏极区、12为栅氧化层、13为源极接触电极、14为多晶硅栅、15为漏极接触电极、16为衬底接触电极、17为N型buffer区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图2所示，一种半薄硅层结构的横向高压器件，其元胞结构包括衬底1、埋氧层2、超薄顶层硅3、厚SOI层4、厚介质层5、P型体区8、P型重掺杂体接触区9、N型重掺杂源极区10、N型重掺杂漏极区11、栅氧化层12、源极接触电极13、多晶硅栅14、漏极接触电极15和衬底接触电极16，所述衬底接触电极16设置在衬底1的下表面，所述埋氧层2设置在衬底1上表面，所述厚SOI层4的下表面与埋氧层2的上表面相接触，所述厚介质层5设置在厚SOI层4的右端，超薄顶层硅3设置在厚介质层5和埋氧层2之间，所述超薄顶层硅3的下表面与埋氧层2的上表面相接触，超薄顶层硅3的上表面和厚介质层5的下表面相接触，所述N型重掺杂漏极区11沿纵向方向贯穿并嵌入设置在厚介质层5的右端，所述漏极接触电极15设置在N型重掺杂漏极区11的上表面，所述P型体区8内部设置有相互独立的P型重掺杂体接触区9和N型重掺杂源极区10，P型重掺杂体接触区9和N型重掺杂源极区10的上表面与P型体区8的上表面相接触，所述源极接触电极13设置在P型体区8的上表面，源极接触电极13右端部分覆盖N型重掺杂源极区10的左端，所述栅氧化层12设置在N型重掺杂源极区10和P型体区8的上表面，栅氧化层12的左端部分覆盖N型重掺杂源极区10的右端，且栅氧化层12不与源极接触电极13相接触，所述多晶硅栅14设置在栅氧化层12的上方。
具体的，所述漂移区超薄顶层硅3和漂移区厚SOI层4分别通过线性变掺杂或均匀掺杂或离散掺杂中的一种掺杂方式形成；或者分别通过N段线性变掺杂方式形成，N＝1，2，3，4，5，6…。
具体的，所述的厚介质层5的厚度均匀，或者厚介质层5为从源端到漏端逐渐递增的阶梯形结构。
具体的，超薄顶层硅3的厚度均匀，或者为逐渐变化的厚度。
具体的，器件SOI材料的衬底为P型或者N型，器件的SOI层为P型或者N型。
具体的，所述埋氧层2厚度均匀或者厚度逐渐变化。
具体的，所述厚介质层5的右端与N型buffer区17或者N型重掺杂漏极区11相切。
进一步的，所述器件上可以设有M层场板，M＝1，2，3，4，……。以进一步调整器件的表面电场分布，使其承受更高的电压。M的具体数值根据设计的需要进行具体的修改。
根据SOI ENDIF普适理论，靠近漏端采用超薄顶层硅3提高SOI器件的纵向耐压，靠近源端采用厚硅层漂移区提供更广阔的电流路径以降低器件比导通电阻。
本发明总的技术方案，首先在SOI横向高压器件的N型漂移区中靠近漏端区域采用部分超薄顶层硅3，当漏端加正压时，根据ENDIF理论，通过提高硅的临界击穿电场的方法增强埋氧层电场，从而提高SOI器件的纵向击穿电压，其次，对于漂移区的超薄顶层硅3采用横向线性变掺杂，改善靠近漏端漂移区的横向电场分布，使其分布更均匀，提高器件的横向击穿电压；然后在靠近源端区域采用厚SOI层4，对于漂移区厚SOI层4也采用横向线性变掺杂，调制表面电场分布，同时厚SOI层4可用来降低器件比导通电阻。击穿电压最终决定与横向耐压和纵向耐压中的最小值，通过漏端的超薄顶层硅3提高器件漏端承受高压区的纵向耐压，通过大量的理论推导得到最好的横向耐压，从而使得器件的耐压更上一层楼。该方法使所得器件在保持传统功率MOS高的击穿电压的同时，极大地降低了器件的比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。
实施例2
如图3所示，本实施例和实施例1基本相同，区别在于：器件中厚介质层5的右端不与N型重掺杂漏极区11相切。
实施例3
如图4所示，本实施例和实施例1基本相同，区别在于：器件漏端包含N型buffer区17。以进一步调节漏端承受高压区的电场分布。
实施例4
如图5所示，本实施例和实施例3基本相同，区别在于：器件中厚介质层5的右端不与N型buffer区17相切。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种半薄硅层结构的横向高压器件，其特征在于：其元胞结构包括衬底(1)、埋氧层(2)、超薄顶层硅(3)、厚SOI层(4)、厚介质层(5)、P型体区(8)、P型重掺杂体接触区(9)、N型重掺杂源极区(10)、N型重掺杂漏极区(11)、栅氧化层(12)、源极接触电极(13)、多晶硅栅(14)、漏极接触电极(15)和衬底接触电极(16)，所述衬底接触电极(16)设置在衬底(1)的下表面，所述埋氧层(2)设置在衬底(1)上表面，所述厚SOI层(4)的下表面与埋氧层(2)的上表面相接触，所述厚介质层(5)设置在厚SOI层(4)的右端，超薄顶层硅(3)设置在厚介质层(5)和埋氧层(2)之间，所述超薄顶层硅(3)的下表面与埋氧层(2)的上表面相接触，超薄顶层硅(3)的上表面和厚介质层(5)的下表面相接触，所述N型重掺杂漏极区(11)沿纵向方向贯穿并嵌入设置在厚介质层(5)的右端，所述漏极接触电极(15)设置在N型重掺杂漏极区(11)的上表面，所述P型体区(8)内部设置有相互独立的P型重掺杂体接触区(9)和N型重掺杂源极区(10)，P型重掺杂体接触区(9)和N型重掺杂源极区(10)的上表面与P型体区(8)的上表面相接触，所述源极接触电极(13)设置在P型体区(8)的上表面，源极接触电极(13)右端部分覆盖N型重掺杂源极区(10)的左端，所述栅氧化层(12)设置在N型重掺杂源极区(10)和P型体区(8)的上表面，栅氧化层(12)的左端部分覆盖N型重掺杂源极区(10)的右端，且栅氧化层(12)不与源极接触电极(13)相接触，所述多晶硅栅(14)设置在栅氧化层(12)的上方。
2.根据权利要求1所述的一种半薄硅层结构的横向高压器件，其特征在于：器件漏端包含N型buffer区(17)。
3.根据权利要求1所述的一种半薄硅层结构的横向高压器件，其特征在于：所述漂移区超薄顶层硅(3)和漂移区厚SOI层(4)分别通过线性变掺杂或均匀掺杂或离散掺杂中的一种掺杂方式形成；或者分别通过N段线性变掺杂方式形成，N＝1，2，3，4，5，6…。
4.根据权利要求1所述的一种半薄硅层结构的横向高压器件，其特征在于：所述的厚介质层(5)的厚度均匀，或者厚介质层(5)为从源端到漏端逐渐递增的阶梯形结构。
5.根据权利要求1所述的一种半薄硅层结构的横向高压器件，其特征在于：超薄顶层硅(3)的厚度均匀，或者为逐渐变化的厚度。
6.根据权利要求1所述的一种半薄硅层结构的横向高压器件，其特征在于：器件SOI材料的衬底为P型或者N型，器件的SOI层为P型或者N型。
7.根据权利要求1所述的一种半薄硅层结构的横向高压器件，其特征在于：所述埋氧层(2)厚度均匀或者厚度逐渐变化。
8.根据权利要求2所述的一种半薄硅层结构的横向高压器件，其特征在于：所述厚介质层(5)的右端与N型buffer区(17)或者N型重掺杂漏极区(11)相切。
9.根据权利要求1所述的一种半薄硅层结构的横向高压器件，其特征在于：所述器件上设有M层场板，M＝1，2，3，4，……。
CN201710203993.6A 2017-03-30 2017-03-30 一种半薄硅层结构的横向高压器件 Pending CN106981505A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710203993.6A CN106981505A (zh) 2017-03-30 2017-03-30 一种半薄硅层结构的横向高压器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710203993.6A CN106981505A (zh) 2017-03-30 2017-03-30 一种半薄硅层结构的横向高压器件

Publications (1)

Publication Number Publication Date
CN106981505A true CN106981505A (zh) 2017-07-25

Family

ID=59338557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710203993.6A Pending CN106981505A (zh) 2017-03-30 2017-03-30 一种半薄硅层结构的横向高压器件

Country Status (1)

Country Link
CN (1) CN106981505A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1422442A (zh) * 2000-03-30 2003-06-04 皇家菲利浦电子有限公司 具有改进的导通状态特性的高压薄膜晶体管及其制造方法
CN101916727A (zh) * 2010-07-06 2010-12-15 中国科学院上海微系统与信息技术研究所 Soi高压功率器件的制备方法
US8482066B2 (en) * 2011-09-02 2013-07-09 Macronix International Co., Ltd. Semiconductor device
US20140203365A1 (en) * 2013-01-22 2014-07-24 Nxp B.V. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1422442A (zh) * 2000-03-30 2003-06-04 皇家菲利浦电子有限公司 具有改进的导通状态特性的高压薄膜晶体管及其制造方法
CN101916727A (zh) * 2010-07-06 2010-12-15 中国科学院上海微系统与信息技术研究所 Soi高压功率器件的制备方法
US8482066B2 (en) * 2011-09-02 2013-07-09 Macronix International Co., Ltd. Semiconductor device
US20140203365A1 (en) * 2013-01-22 2014-07-24 Nxp B.V. Semiconductor device

Similar Documents

Publication Publication Date Title
CN102779836B (zh) 使用高介电常数槽结构的低比导通电阻的纵向功率器件
CN103474466B (zh) 一种高压器件及其制造方法
CN109192778A (zh) 一种具有双纵向场板的分离栅槽型功率器件
CN104201206A (zh) 一种横向soi功率ldmos器件
CN103280457B (zh) 一种超低比导通电阻的横向高压功率器件及制造方法
CN104183646A (zh) 一种具有延伸栅结构的soi ldmos器件
Mehrad et al. Injected charges in partial SOI LDMOSFETs: a new technique for improving the breakdown voltage
Zhou et al. A RESURF-enhanced p-channel trench SOI LDMOS with ultralow specific on-resistance
CN104752512B (zh) 一种具有多电极结构的横向高压器件
CN103022134B (zh) 一种超低比导通电阻的soi横向高压功率器件
CN107863379A (zh) 一种带有场板辅助掺杂区的n型ldmos结构
Zareiee A novel dual trench gate power device by effective drift region structure
CN107564965A (zh) 一种横向双扩散mos器件
CN208028069U (zh) 具有埋层结构的新型双面阶梯埋氧型soi ldmos
CN105304693B (zh) 一种ldmos器件的制造方法
CN107068736A (zh) 一种soi横向高压器件
CN117059667A (zh) 一种双沟道soi-ldmos晶体管
CN105097936A (zh) 一种绝缘层上硅ldmos功率器件
CN106684136A (zh) 一种soi横向绝缘栅双极晶体管
Yang et al. An ultra-low specific on-resistance double-gate trench SOI LDMOS with P/N pillars
CN110416306A (zh) 一种具有阶梯分离栅l型槽横向器件
CN106981505A (zh) 一种半薄硅层结构的横向高压器件
CN105047702B (zh) 一种ldmos器件的制造方法
CN110504321B (zh) 一种具有pn柱的绝缘层上硅ldmos晶体管
CN106981518A (zh) 一种具有超结结构的soi横向高压器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170725