CN105097903B - 绝缘体上硅的横向n型绝缘栅双极晶体管 - Google Patents

Abstract

本发明公开了一种绝缘体上硅的横向N型绝缘栅双极晶体管，包括：P型掺杂半导体衬底，在P型掺杂半导体衬底上面设有埋氧层，在氧化层上设有N型漂移区，在N型漂移区中设有较高浓度的N型掺杂半导体区，这个较高浓度的N型掺杂半导体区位于场氧化层右端第二鸟嘴区域的下方并包围整个鸟嘴区域，其浓度高于N型漂移区的浓度，同时，该器件的阳极接触区域在器件的宽度方向上是由P型掺杂区域和N型掺杂区域交替排列形成的。并且，该绝缘体上硅的横向绝缘栅双极晶体管的场氧化层属于两层台阶场氧化层，栅极延伸至场氧化层上方形成的场板也是二阶场板，其能够有效的提高器件的横向耐压水平。

Description

绝缘体上硅的横向N型绝缘栅双极晶体管

技术领域

本发明属于集成电路技术领域，涉及一种横向高压功率器件，更具体的说，是关于一种同时具有快开关速度和大导通电流的绝缘体上硅的横向N型绝缘栅双极晶体管。

背景技术

绝缘栅双极晶体管（IGBT）是一种具有金属氧化物半导体（MOS）晶体管的绝缘栅结构优点以及具有双极晶体管的高电流密度优点的器件，它是一种能用于有效地降低传统的功率MOSFET（金属氧化物半导体场效应晶体管）的导电损耗的功率半导体器件。

为了能够和其它半导体器件集成，横向绝缘栅双极晶体管（Lateral InsulatedGate Bipolar Transistor，简称LIGBT）得到了广泛的关注和迅速的发展，同样，这种器件具有输入阻抗高、高耐压、开态电流能力强、开关频率高等优点。绝缘体上硅（Silicon OnInsulator，简称SOI）技术以其理想的全介质隔离性能、相对简单的隔离工艺、显著减弱的纵向寄生效应，使其速度高、功耗低、耐高温运行，便于多器件、高密度、小型化和三维智能功率集成，而且与互补金属－氧化物－半导体(CMOS)超大规模集成电路(VLSI)制造工艺相兼容而倍受瞩目。因此将SOI技术用于制造LIGBT，所形成的绝缘体上硅横向绝缘双极型晶体管（简称SOI-LIGBT）具有隔离性能好、漏电流小和击穿电压高等优点，发展潜力巨大。如今SOI-LIGBT的制作技术水平越来越成熟，应用范围也越来越广。但是在SOI-LIGBT中仍然存在寄生的PNPN可控硅结构，如果寄生的NPNP可控硅结构等效电路中的NPN晶体管和PNP晶体管的电流增益的综合等于或大于1时，PNPN可控硅被开启，就使得栅极的关断性能降低，这被称为闩锁（latch-up），严重时将会导致器件损坏。因此，在相关技术中，为了降低发生闩锁的可能性，有人提出在SOI-LIGBT中加入P型掺杂深阱区5，但是由于P型掺杂深阱区5的浓度较高，横向扩散能力也很强，所以在工艺制作工程中，P型掺杂深阱区5的横向扩散会使得有效沟道的长度变长，有可能使低浓度N型掺杂半导体区6的右端的N型杂质浓度很低甚至变为P型，为了解决这一问题，有人提出增加栅的长度，让栅极覆盖N型掺杂半导体区6的右侧一部分，虽然能够保证SOI-LIGBT正常开启，但是这种方法增加了沟道的长度，降低了SOI-LIGBT的导通电流。

同时，SOI-LIGBT中包括双极型晶体管结构，在SOI-LIGBT关断时存在有少子的抽取复合，从而降低了SOI-LIGBT的关断速度和增加了器件的关断损耗，因此提高SOI-LIGBT的关断速度一直是人们关注和研究的重要课题。

发明内容

本发明针对现有技术的不足，提供了一种在不增加工艺难度和成本的前提下，能够保证SOI-LIGBT正常开启的同时，不会增加沟道的长度，不会降低LIGBT的导通电流，并且具有很快关断速度的绝缘体上硅的横向绝缘栅双极晶体管结构。

本发明采用如下技术方案：

一种绝缘体上硅的横向N型绝缘栅双极晶体管，包括：P型掺杂半导体衬底，在所述P型掺杂半导体衬底上面设有埋氧层，在所述埋氧层上设有P型掺杂外延层，在所述P型掺杂外延层的左侧设有N型掺杂深阱区，在所述P型掺杂外延层的右侧设有P型掺杂深阱区，在所述N型掺杂深阱区和部分所述P型掺杂外延层的上方设有N型掺杂漂移区，在所述P型掺杂深阱区和部分所述P型掺杂外延层的上方设有P型掺杂半导体区，在所述N型掺杂漂移区中左侧设有N型掺杂缓冲区，在所述N型掺杂缓冲区中设有P型掺杂区域，所述N型掺杂缓冲区和P型掺杂区域共同构成所述绝缘栅双极晶体管的阳极区域，在所述P型掺杂半导体区中设有N型掺杂区域和P型掺杂区域，所述N型掺杂区域和P型掺杂区域共同构成所述绝缘栅双极晶体管的阴极接触区域，在部分所述N型掺杂漂移区和部分所述P型掺杂半导体区的上方设有栅氧化层，在部分所述N型掺杂漂移区的上方设有场氧化层，在所述场氧化层的左右侧末端均存在第一鸟嘴区域和第二鸟嘴区域，在所述阳极接触区域的上方设有金属层，构成了所述绝缘栅双极晶体管的阳极金属电极，在所述阴极接触区域的上方设有金属层，构成了所述绝缘栅双极晶体管的阴极金属电极，在所述栅氧化层的上方设有多晶硅，并且所述多晶硅的左端延伸到所述场氧化层的上方构成多晶硅场板结构。

与现有技术相比，本发明具有如下优点：

（1）本发明结构中，在场氧右侧末端的第二鸟嘴区域下方设有一较高浓度的N型掺杂半导体区，其浓度要高于N型掺杂漂移区的浓度，这个较高浓度的N型掺杂半导体区能更加有效地阻止右侧P型掺杂深阱区的横向扩散，从而不会增加沟道的长度和降低导通电流的大小。

（2）本发明结构中，阳极接触区域在器件的宽度方向上采用了P型掺杂区域和N型掺杂区域相互交替排列的结构，在器件正向导通时，由于存在P型掺杂阳极区域，故存在电导调制效应，从而减小了器件的导通电阻，增大器件的导通电流；在器件关断时，由于存在N型掺杂阳极区域，从而缩短了少子的抽取时间，提高了器件的关断速度。

（3）本发明结构采用了二阶的场板结构，从而增大了器件的横向耐压。

附图说明

图1是本发明的一实施例的一种绝缘体上硅的横向N型绝缘栅双极晶体管的剖面图。

图2是本发明的一种绝缘体上硅的横向N型绝缘栅双极晶体管的阳极区域的空间俯视示意图，（其中Z方向为器件的宽度方向）。

具体实施方式

参照图1，一种绝缘体上硅的横向N型绝缘栅双极晶体管，包括：P型掺杂半导体衬底1，在所述P型掺杂半导体衬底1上面设有埋氧层2，在所述埋氧层2上设有P型掺杂外延层3，在所述P型掺杂外延层3的左侧设有N型掺杂深阱区4，在所述P型掺杂外延层3的右侧设有P型掺杂深阱区5，在所述N型掺杂深阱区4和部分所述P型掺杂外延层3的上方设有N型掺杂漂移区6，在所述P型掺杂深阱区5和部分所述P型掺杂外延层3的上方设有P型掺杂半导体区7，在所述N型掺杂漂移区6中左侧设有N型掺杂缓冲区9，在所述N型掺杂缓冲区9中设有P型掺杂区域10，所述N型掺杂缓冲区9和P型掺杂区域10共同构成所述绝缘栅双极晶体管的阳极区域，在所述P型掺杂半导体区7中设有N型掺杂区域11和P型掺杂区域12，所述N型掺杂区域11和P型掺杂区域12共同构成所述绝缘栅双极晶体管的阴极接触区域，在部分所述N型掺杂漂移区6和部分所述P型掺杂半导体区7的上方设有栅氧化层13，在部分所述N型掺杂漂移区6的上方设有场氧化层14，在所述场氧化层14的左右侧末端均存在第一鸟嘴区域18和第二鸟嘴区域19，在所述阳极接触区域的上方设有金属层16，构成了所述绝缘栅双极晶体管的阳极金属电极，在所述阴极接触区域的上方设有金属层15，构成了所述绝缘栅双极晶体管的阴极金属电极，在所述栅氧化层13的上方设有多晶硅17，并且所述多晶硅17的左端延伸到所述场氧化层14的上方构成多晶硅场板结构。

所述的N型掺杂漂移区6中右侧设有N型掺杂半导体区8，且N型掺杂半导体区8的浓度高于N型掺杂漂移区6的浓度；

所述的N型掺杂半导体区8位于场氧化层14右侧末端第二鸟嘴区域19的下方，且N型掺杂半导体区8包围整个鸟嘴区域，但是N型掺杂半导体区8的右侧边界不超过N型掺杂漂移区6的右侧边界；

所述的器件结构的阳极接触区域在器件的宽度方向上是由P型掺杂区域10和N型掺杂区域9交替排列形成的，且P型掺杂区域10和N型掺杂区域9之间的宽度比例由该器件所应满足的导通电流的大小和开关的速度共同决定；

所述的场氧化层14是一个两层台阶场氧化层；

所述的多晶硅17延伸到场氧化层14的上方所形成的场板结构是两层台阶场板结构；

参照图2，该图为该发明的一种绝缘体上硅的横向N型绝缘栅双极晶体管的阳极接触区域的空间俯视示意图，图中9是高浓度的N型掺杂区域，交替排列的N型掺杂区域9和P型掺杂区域10共同组成器件的阳极接触区域。

本发明采用如下方法来制备：

1、取一块P型绝缘体上硅片，外延生长P型外延层，形成P型掺杂外延层3，然后采用离子注入和后续的退火工艺形成N型掺杂深阱区4和P型掺杂深阱区5；

2、采用离子注入工艺形成N型掺杂漂移区6，P型掺杂半导体区7，N型掺杂缓冲区9，N型掺杂半导体区8，然后经过热生长和刻蚀工艺生成两层台阶场氧化层14 ；

3、接着生长栅氧化层13，淀积多晶硅，并进行刻蚀形成多晶硅栅和多晶硅场板结构，然后经过离子注入形成P型掺杂阳极接触区域10，N型掺杂阴极接触区域 11、N型掺杂阳极接触区域9和P型掺杂体接触区12。

4、经过淀积铝和刻蚀铝工艺，形成金属层15和金属层16，其中金属层16作为器件的阳极，金属层15作为器件的阴极。最后进行后续钝化处理。

Claims (7)

1.一种绝缘体上硅的横向N型绝缘栅双极晶体管，包括：P型掺杂半导体衬底（1），在所述P型掺杂半导体衬底（1）上面设有埋氧层（2），在所述埋氧层（2）上设有P型掺杂外延层（3），在所述P型掺杂外延层（3）的左侧设有N型掺杂深阱区（4），在所述P型掺杂外延层（3）的右侧设有P型掺杂深阱区（5），在所述N型掺杂深阱区（4）和部分所述P型掺杂外延层（3）的上方设有N型掺杂漂移区（6），在所述P型掺杂深阱区（5）和部分所述P型掺杂外延层（3）的上方设有P型掺杂半导体区（7），在所述N型掺杂漂移区（6）中左侧设有N型掺杂缓冲区（9），在所述N型掺杂缓冲区（9）中设有P型掺杂区域（10），所述N型掺杂缓冲区（9）和P型掺杂区域（10）共同构成所述绝缘栅双极晶体管的阳极区域，在所述P型掺杂半导体区（7）中设有N型掺杂区域（11）和P型掺杂区域（12），所述N型掺杂区域（11）和P型掺杂区域（12）共同构成所述绝缘栅双极晶体管的阴极接触区域，在部分所述N型掺杂漂移区（6）和部分所述P型掺杂半导体区（7）的上方设有栅氧化层（13），在部分所述N型掺杂漂移区（6）的上方设有场氧化层（14），在所述场氧化层（14）的左右侧末端均存在第一鸟嘴区域（18）和第二鸟嘴区域（19），在所述阳极接触区域的上方设有金属层（16），构成了所述绝缘栅双极晶体管的阳极金属电极，在所述阴极接触区域的上方设有金属层（15），构成了所述绝缘栅双极晶体管的阴极金属电极，在所述栅氧化层（13）的上方设有多晶硅（17），并且所述多晶硅（17）的左端延伸到所述场氧化层（14）的上方构成多晶硅场板结构，其特征在于，所述N型掺杂漂移区（6）中右侧设有N型掺杂半导体区（8），所述N型掺杂半导体区（8）的浓度高于所述N型掺杂漂移区（6）的浓度，所述P型掺杂阳极接触区域（10）和所述N型掺杂阳极接触区域（9）交替排列。

2.根据权利要求1所述的绝缘体上硅的横向N型绝缘栅双极晶体管，其特征在于，所述N型掺杂半导体区（8）位于所述场氧化层（14）右侧末端第二鸟嘴区域（19）的下方。

3.根据权利要求1所述的绝缘体上硅的横向N型绝缘栅双极晶体管，其特征在于，所述N型掺杂半导体区（8）包围整个所述场氧化层（14）右侧末端的第二鸟嘴区域（19），但是所述N型掺杂半导体区（8）的右侧边界不超过所述N型掺杂漂移区（6）的右侧边界。

4.根据权利要求1所述的绝缘体上硅的横向N型绝缘栅双极晶体管，其特征在于，所述阳极接触区域在器件的宽度方向上是不连续的区域，它是由所述P型掺杂区域（10）和所述N型掺杂区域（9）交替形成的结构，且所述P型掺杂区域（10）的宽度大于所述N型掺杂区域（9）。

5.根据权利要求4所述的绝缘体上硅的横向N型绝缘栅双极晶体管，其特征在于，所述P型掺杂区域（10）和N型掺杂区域（9）的宽度比例关系由该器件的导通电流指标决定。

6.根据权利要求1所述的绝缘体上硅的横向N型绝缘栅双极晶体管，其特征在于，所述场氧化层（14）是一个两层台阶场氧化层。

7.根据权利要求1所述的绝缘体上硅的横向N型绝缘栅双极晶体管，其特征在于，所述多晶硅（17）延伸到所述场氧化层（14）的上方所形成的场板结构是两层台阶场板结构。

Images