KR20010024272A - 실리콘 온 절연체 하이브리드 트랜지스터 장치 구조체 - Google Patents

실리콘 온 절연체 하이브리드 트랜지스터 장치 구조체 Download PDF

Info

Publication number
KR20010024272A
KR20010024272A KR1020007003160A KR20007003160A KR20010024272A KR 20010024272 A KR20010024272 A KR 20010024272A KR 1020007003160 A KR1020007003160 A KR 1020007003160A KR 20007003160 A KR20007003160 A KR 20007003160A KR 20010024272 A KR20010024272 A KR 20010024272A
Authority
KR
South Korea
Prior art keywords
transistor
hybrid
soi
transistor device
device structure
Prior art date
Application number
KR1020007003160A
Other languages
English (en)
Other versions
KR100701358B1 (ko
Inventor
레타빅쎄오도르
무케르지새티엔
에머릭아르노
반즈월조한네스
Original Assignee
롤페스 요하네스 게라투스 알베르투스
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤페스 요하네스 게라투스 알베르투스, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 롤페스 요하네스 게라투스 알베르투스
Publication of KR20010024272A publication Critical patent/KR20010024272A/ko
Application granted granted Critical
Publication of KR100701358B1 publication Critical patent/KR100701358B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

실리콘 온 절연체(SOI) 하이브리드 트랜지스터 장치 구조체는 기판, 상기 기판상에 매립된 절연층, 및 상기 매립된 절연층 상의 반도체 표면층 내에 형성된 하이브리드 트랜지스터 장치 구조체를 포함한다. 하이브리드 트랜지스터 장치 구조체는 바람직하게는 병렬로 전기 접속된 적어도 하나의 MOS 트랜지스터 구조체와 적어도 하나의 전도성 변조 트랜지스터 구조체를 포함한다. 바람직한 특정 구성에서, MOS 트랜지스터 구조체는 LDMOS 트랜지스터 구조체이며, 전도성 변조 트랜지스터 구조체는 LIGB 트랜지스터 구조체이며, 하이브리드 트랜지스터 장치는 폐쇄 구조로 형성된다. 이 폐쇄 구조는 거의 곡선형 부분과 거의 직선형 부분을 가지며, MOS 구조는 곡선형 부분 내에 형성되며, 전도성 변조 트랜지스터 구조체는 직선형 부분 내에 형성된다. 본 발명에 따른 하이브리드 트랜지스터 장치 구조체는 높은 전류 및 높은 전압 회로 애플리케이션, 특히 소스 팔로워 회로 애플리케이션에서 우수한 동작 특성을 보이고 있다.

Description

실리콘 온 절연체 하이브리드 트랜지스터 장치 구조체{SILICON-ON-INSULATOR(SOI) HYBRID TRANSISTOR DEVICE STRUCTURE}
고전압 전력 장치의 제조시에는, 통상적으로 브레이크다운 전압, 사이즈, 온 저항, 및 제조의 간이성과 신뢰성과 같은 측면에서 균형 및 절충(tradeoff and compromise)이 이루어져야 한다. 브레이크다운 전압과 같은 파라미터를 개선하게 되면, 종종 온 저항과 같은 다른 파라미터의 기능이 저하하게 된다. 상기 장치는 이상적으로는 모든 측면에서 최소의 동작 및 제조 결함을 갖는 우수한 특성을 보일 것이다.
하나의 매우 바람직한 SOI 장치는 반도체 기판, 상기 기판상에 매립된 절연층, 및 매립된 절연층 상에 형성된 래터럴 MOSFET을 포함하며, 이 MOSFET는 매립된 절연층 상의 반도체 표면층과, 제 1 전도형의 소스 영역과, 제 1 전도형과는 대향되는 제 2 전도형의 채널 영역과, 채널 영역 상에 위치하며 그 채널 영역과는 절연되는 절연형 게이트 전극과, 제 2 전도형의 래터럴 드리프트 영역과, 상기 채널 영역으로부터는 상기 드리프트 영역에 의해 수평방향으로 공간적으로 분리된 제 1 전도형의 드레인 영역을 갖는다.
이러한 종류의 장치는 도 1에 도시되며 본 출원인이 동시에 출원한 한편 본 명세서에서 참조로 인용되는 미국 특허 제 5,246,870호(방법 특허) 및 제 5,412,241호(장치 특허)에 잘 나타나 있다. 전술한 특허의 도 1에 도시된 장치는, 동작을 개선시키기 위해 선형 래터럴 도핑 영역과 그 위의 필드 판을 갖는 박막형 SOI 층과 같은 다양한 특징을 갖는 래터럴 SOI MOSFET 장치이다. 종래와 마찬가지로, 이 장치는 n 타입의 소스 및 드레인 영역을 가지는 n 채널 혹은 NMOS 트랜지스터로서 NMOS 기법으로 지칭되는 종래의 공정을 사용하여 제조된다.
SOI 전력 장치의 고전압 및 고전류 성능 파라미터를 개선하기 위한 보다 향상된 기법이 본 출원인에 의해 1997년 12월 24일에 출원된 미국 특허 출원 제 08/998,048호에 도시되며, 이 출원은 본 명세서서에서 참조로 인용된다. 반도체 전력 스위치의 성능을 개선하기 위한 또다른 기법은 하이브리드 장치를 형성하는 것인데, 이 장치는 한 종류 이상의 장치를 단일 구조체 내에 조합하고 있다. 가령, 본 명세서에 참조로 인용되며, 본 출원인에 의해 출원된 미국 특허 제 4,939,566호에서, 반도체 스위치가 개시되고 있는데, 이 반도체 스위치는 벌크 반도체 기판에 제조되며 동일한 구조의 래터럴 DMOS 트랜지스터와 래터럴 IGT를 포함하고 있다.
따라서, 브레이크다운 전압, 사이즈, 전류 수송 기능 및 제조의 용이성과 같은 파라미터의 보다 최적의 조합을 얻기 위해 노력을 경주하면서 전력 반도체 장치의 성능을 개선하는데 다양한 기법 및 방법이 사용되고 있다.
특히, 커다란 소스 팔로워 전류 흐름을 갖는 고전압에서 동작하는 소스 팔로워 구성을 필요로 하는 회로 애플리케이션을 제조하기란 장치 설계자에게는 매우 곤란한 사항이다. 소스 팔로워 동작용으로 적합한 SOI MOSFET 장치를 제공하기 위한 하나의 바람직한 방법은 본 출원인에 의해 1998년 6월 19일 출원된 "LATERAL THIN-FILM SOI DEVICE WITH GRADED TOP OXIDE AND GRADED DRIFT REGION"이라는 명칭의 미국 특허 출원 제 09/100,832호에 기술되고 있으며, 이는 본 명세서에서 참조로 인용되고 있다. 전술한 모든 구조가 장치의 성능의 측면에서 다양한 수준을 보이고 있다고는 하지만, 특히 고전압 및 고전류 동작, 특히 소스 팔로워 모드에서 모든 설계 요건을 어떠한 장치도 완전히 충족하지 못하고 있다.
따라서, 고전압 및 고전류 환경에서 고성능을 달성할 수 있으며, 그러한 환경에서 소스 팔로워 회로 애플리케이션에 특히 적합한 트랜지스터 장치 구조체를 구비하는 것이 바람직할 것이다.
본 발명은 반도체 온 절연체(SOI) 장치에 관한 것으로, 특히 고전압 애플리케이션에 적합한 래터럴 SOI 장치에 관한 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 SOI 하이브리드 트랜지스터 장치의 평면도를 도시한 도면이며,
도 2는 도 1의 라인 2-2를 따라 절단한 간이화된 단면도를 도시하며,
도 3은 도 1의 라인 3-3을 따라 절단한 간이화된 단면도를 도시한 도면이다.
따라서, 본 발명의 목적은 고전압 및 고전류 환경에서의 고성능을 달성할 수 있는 트랜지스터 장치 구조체를 제공하는데 있다. 본 발명의 다른 목적은 소스 팔로워 회로 구성의 동작에 특히 적합한 트랜지스터 장치 구조체를 제공하는데 있다.
본 발명에 따라, 상기 본 발명의 목적들은, 기판과, 상기 기판상에 매립된 절연층과, 상기 매립된 절연층상의 반도체 표면층 내에 형성된 하이브리드 트랜지스터 장치 구조체를 갖는 SOI 하이브리드 트랜지스터 장치 구조체로 달성된다. 이 하이브리드 트랜지스터 장치 구조체는 적어도 하나의 MOS 트랜지스터 구조체 부분과 상기 MOS 트랜지스터 구조체 부분에 병렬로 전기 접속된 적어도 하나의 전도성 변조 트랜지스터 구조체 부분을 포함한다. 병렬로 전기 접속되고, SOI 장치에서 절연층상의 반도체 표면층 내에 형성된 MOS 및 전도성 변조 트랜지스터 구조체 부분을 구비한 하이브리드 트랜지스터 장치 구조체를 제공함으로써 종래 구조체로 달성될 수 있는 것 이상의 동작 효과를 얻을 수 있다.
본 발명의 바람직한 실시예에서, 하이브리드 트랜지스터 장치 구조체는 적어도 하나의 거의 곡선형의 부분과 적어도 하나의 인접한 직선 부분을 포함하는 폐곡선 형태의 구성으로 형성되며, 이 폐곡선 형상의 구성은 상기 곡선형 부분 내에 형성된 적어도 하나의 MOS 트랜지스터 구조체와 상기 직선 부분 내에 형성된 적어도 하나의 전도성 변조 트랜지스터 구조체 부분을 포함한다.
본 발명의 다른 바람직한 실시예에서, MOS 트랜지스터 구조체 부분은 LDMOS 트랜지스터 구조체이며, 전도성 변조 트랜지스터 구조체 부분은 LIGB 트랜지스터 구조체이다.
본 발명에 따른 하이브리드 SOI 트랜지스터 구조체는, 고전압 및 고전류 환경에서 동작하기에 적합한, 특히 그 환경에서 소스 팔로워 회로 구성을 갖는 장치를 제조하는 효과적인 성능 특성의 조합을 얻을 수 있다고 하는 커다란 개선점을 제공한다.
본 발명의 이러한 점 및 다른 점들은 후술하는 실시예를 참조하면 명백히 이해될 것이다.
도면에서, 동일한 전도형을 갖는 반도체 영역은 전반적으로 동일한 방향으로 해칭된 것으로 도시되며, 도면은 실척으로 도시되지 않았음에 주목해야 한다.
전술한 바와 같이, 고전압 전력 장치의 제조시, 통상적으로 상이한 장치의 구성 및 종류가 상이한 장점 및 결점을 제공하기 때문에 상이한 소정의 동작 파라미터들 간에는 균형 및 절충이 이루어진다. SOI 장치는 특히 고전력 동작에 적합하며, 이러한 종류의 장치 내의 MOS 트랜지스터는 낮은 순방향 전압에서 낮은 전도 손실을 제공할 수 있으며 역방향 다이오드 전류는 드레인 전압이 소스 전압보다 낮을 때 흐르며, 반면 LIGB 트랜지스터와 같은 전도성 변조 장치는 높은 순방향 전압에서 높은 포화 전류를 제공할 수가 있지만, MOS SOI 장치의 장점은 부족하다는 것을 알게 되었다.
따라서, 본 발명은 MOS 및 전도성 변조 트랜지스터 구조체의 병렬 조합을 바람직한 방식으로 단일의 SOI 장치 구성 내에 제공함으로써 전력 장치 설계에서의 기술을 향상시키고자 한다. 그러한 하이브리드 구조체의 간이화된 평면도가 도 1에 도시된다. 도 1에서, 개략적으로만 도시된 폐곡선 형태의 트랜지스터 구성(12)을 갖는 SOI 하이브리드 트랜지스터 장치 구조체(10)가 도시된다. 도면에 간단하게 도시된 표식은 하나의 바람직한 실시예를 나타내지만, 모든 장치 형태의 다양한 변형과 MOS 트랜지스터 부분과 전도성 변조 트랜지스터 부분의 구성은 본 발명의 영역 내에 존재한다.
도 1에 도시된 폐곡선 형태의 트랜지스터 구성(12)은 본 실시예에서 S자 형태의 부분(14)을 갖는 것으로 도시되며, S자 형태의 부분과 폐곡선 형태의 구성의 나머지 부분은 거의 곡선형 부분(16)과 거의 직선형 부분(18)을 모두 포함하고 있다. 도 1에 도시된 폐곡선 형태의 구성은 가능한 하나의 구성만을 도시하지만, 그외 다양한 폐곡선 형태의 구성도 본 발명의 영역 내의 것이라는 것은 당연하다.
본 발명에 따르면, 도 1의 하이브리드 트랜지스터 장치 구조체(10)는 적어도 하나의 MOS 트랜지스터 구조체 부분과 이 부분에 병렬로 전기 접속된 적어도 하나의 전도성 변조 트랜지스터 구조체 부분을 포함한다. 특히 바람직한 실시예에서, 가령 도 1에서 간이화된 형태로 도시된 대표적인 LDMOS 트랜지스터 구조체(20)와 같은 MOS 트랜지스터 구조체는 곡선형 부분(16) 내에 형성되며, 가령 도 3에 도시된 대표적인 LIGBT 구조체(30)와 같은 전도성 변조 트랜지스터 구조체는 도 1에 도시된 구조체의 거의 직선형 부분(18) 내에 형성된다. 본 기술 분야의 당업자라면, 본 발명이 적어도 하나의 MOS 트랜지스터 부분과 SOI 장치내에서 병렬로 연결된 적어도 하나의 전도성 변조 트랜지스터 부분을 갖는 하이브리드 트랜지스터 장치 구조체이며, 매우 다양한 장치 형태와 특정 MOS 및 전도성 변조 트랜지스터 구조체는 본 발명의 영역 내에서 사용가능하다. 따라서, 도 2에 도시된 간이화된 LDMOS 및 LIGB 트랜지스터 구조체는 개략적인 형태로만 기술되며, 특정 트랜지스터 장치의 구성 및 제조와 관련한 추가적인 세부항목은 본 명세서서에서 참조로 인용되고 있는 전술한 종래 기술에 기술되고 있다.
도 2의 단면도에서, LDMOS SOI 트랜지스터(20)는 반도체 기판(22)과, 매립된 절연층(24), 및 장치가 제조되는 반도체 표면층(26)을 포함하고 있다. MOS 트랜지스터는 제 1 전도성의 소스 영역(28)과, 제 1 전도성과는 대향되는 제 2 전도성의 보디 영역(30)과, 제 1 전도성의 래터럴 드리프트 영역(32)과, 제 1 전도성의 드레인 영역(34)을 포함하고 있다. 기본 장치 구조체는, 산화물 절연 영역(38)에 의해 하부의 반도체 표면층(26)으로부터 절연되는 게이트 전극(36)에 의해 완성된다. 본 발명의 영역 내에서, 본 발명에 사용되는 MOS 트랜지스터 부분은 계단형 산화물 영역(38a), 필드 플레이트 부분(36a)을 형성하는 확장형 게이트 전극, 및 박막형 래터럴 드리프트 영역 부분(32a)과 같은 다양한 성능 향상 특징을 가질 수 있으며, 이들 모두는 전술한 종래 기술에 상세히 기술되고 있으며, 본 발명의 영역을 벗어나지 않는 범위내에서 다른 성능 향상 특징을 원하는 대로 가질 수 있다.
도 3은 도 1에 도시된 하이브리드 장치(10)의 직선 부분(18)에 형성될 수 있는 대표적인 LIGBT 구조체(30)를 도시하고 있다. 도 3에 도시된 장치는 대부분이 도 2에 도시된 것과 유사하며, 대응하는 영역은 동일한 참조 번호로 도시되어 도 2와 상이한 도 3의 부분만이 후술될 것이다. 도 3의 LIGBT 장치에서, 영역(28)은 장치의 캐소드 영역으로서 기능하며, 그 장치의 나머지 부분은 도 2의 드레인 영역(34)를 제외하고는 도 2에 도시된 것과 동일하다. 도 3에서, 드리프트 영역(32)과 동일한 제 1 전도성의 드레인 영역(34)(도 2)은 드리프트 영역(32)의 제 1 전도성과는 대향되는 제 2 전도성의 애노드 영역(40)에 의해 대체된다. 이러한 방식으로, 영역(32, 40) 사이에서 p-n 접합(42)이 형성되어, 장치를 LIGB 트랜지스터 구조체롤 변환시킨다. 도 3에 도시된 바와 같이, 도 2의 영역(34)과는 상이한 영역(40)은 왼쪽에서 도 2에 도시된 바와 같이 산화물 영역(38b)과 접촉하도록 연장되어서는 아니되며, 오히려 적어도 3미크론 정도로 상기 영역을부터 분리되어 최적의 브레이크 다운 특성을 유지해야 한다. 다시, 주목할 것은, LIGB 트랜지스터 구조체의 여러 상이한 형태들은 본 발명의 영역 내의 것으로 간주되며 도 3에 도시된 장치는 단지 실시예에 불과하다는 것이다.
LDMOS 및 LIGB 트랜지스터 부분은 다양한 구성들을 가진다고 여겨지지만, 도 2 및 도 3에 도시된 실시예에 일치될 필요는 없다. 주목할 것은 제조의 용이성이 두 개의 장치의 종류에 대해 동일한 구성을 채용함으로써 향상된다는 것이다. 따라서, 장치들이 상이한 도핑 종류 및 래터럴 정도를 갖는 애노드 영역(40)이 드레인 영역(34)용으로 대체된다고 하는 점에서 서로 상이하기 때문에 동일한 여러 제조 공정 단계를 사용하여 도 2 및 도 3의 것과 매우 유사한 장치들을 제조할 수 있다.
도 2 및 도 3에 도시된 장치들과 유사한 부분들은 폐곡선 형태의 구성의 인접 및 연속하는 부분을 형성하므로 본래부터 전기적으로 접속되어 있을 것이라는 것을 이해해야 한다. DMOS 트랜지스터 부분(20)의 드레인 영역(34)과 LIGB 트랜지스터(30)의 애노드 영역(40)은 바람직하게는 이들 영역의 표면에서 폐곡선 형태의 구성을 따라 종래의 금속화층과 함께 접속될 수도 있다. 이러한 방식으로, 두 개의 장치들은 병렬로 전기 접속될 것이다.
곡선으로 도시된 폐곡선 형태의 구성(MOS 부분을 포함하는 구성)의 퍼센트 및 직선 형태로서 도시된 구성(LIGB 부분을 포함하는 구성)의 퍼센트는 두 개의 장치 중의 어느 하나의 성능 특성이 보다 더 우세해지도록 함으로써 상이한 성능 특성을 보이도록 변화될 수도 있다. 대안적으로, 곡선형 및 직선형의 퍼센트는 각각의 장치에서 바람직한 동작 특성의 균형을 위해 대략 동일하게 만들어질 수 있다.
이러한 방식에서, 본 발명은 고전압 및 고전류 환경에서 고성능을 수행할 수 있는 SOI 하이브리드 장치 구조체를 제공한다. 본 발명에 따른 장치들은 특히 소스 팔로워 회로 구성의 동작에 적합하며, 이들은 현재 이용되고 있는 비교가능한 회로 소자와 비교할 때 실질적으로 장치 점유 면적을 절약할 수 있다.
본 발명이 수개의 바람직한 실시예를 참조하여 도시되고 기술되었지만, 본 기술 분야의 당업자라면 본 발명의 사상과 영역 내에서 다양한 변형 및 변경을 행할 수 있음을 이해해야 할 것이다.

Claims (6)

  1. 기판(22)과, 상기 기판상의 매립된 절연층(24)과, 상기 매립된 절연층상의 반도체 표면층(26) 내에 형성된 하이브리드 트랜지스터 장치 구조체(12)를 포함하는 실리콘 온 절연체(SOI) 하이브리드 트랜지스터 장치 구조체(10)에 있어서,
    상기 하이브리드 트랜지스터 장치 구조체는 적어도 하나의 MOS 트랜지스터 구조체 부분(16)과 상기 부분(16)과 병렬로 전기 접속된 적어도 하나의 전도성 변조 트랜지스터 구조체 부분(18)을 포함하는
    실리콘 온 절연체(SOI) 하이브리드 트랜지스터 장치 구조체.
  2. 제 1 항에 있어서,
    상기 하이브리드 트랜지스터 장치 구조체는 폐곡선 형태의 구성을 포함하는 온 절연체(SOI) 하이브리드 트랜지스터 장치 구조체.
  3. 제 2 항에 있어서,
    상기 폐곡선 형태의 구성은 적어도 하나의 곡선형 부분(16)과 적어도 하나의 인접하는 직선형 부분(18)을 포함하는 온 절연체(SOI) 하이브리드 트랜지스터 장치 구조체.
  4. 제 3 항에 있어서,
    상기 적어도 하나의 MOS 트랜지스터 구조체 부분은 상기 적어도 하나의 곡선형 부분 내에 형성되며, 상기 적어도 하나의 전도성 변조 트랜지스터 구조체 부분은 상기 적어도 하나의 인접하는 직선형 부분 내에 형성되는 온 절연체(SOI) 하이브리드 트랜지스터 장치 구조체.
  5. 제 4 항에 있어서,
    상기 폐곡선 형태의 구성은 곡선형 부분(16)과 직선형 부분(18)을 갖는 S 자형 부분(16, 18)을 포함하는 온 절연체(SOI) 하이브리드 트랜지스터 장치 구조체.
  6. 제 1 항에 있어서,
    상기 MOS 트랜지스터 구조체 부분은 LDMOS 트랜지스터 구조체를 포함하며, 상기 전도성 변조 트랜지스터 구조체 부분은 LIGB 트랜지스터 구조체를 포함하는 온 절연체(SOI) 하이브리드 트랜지스터 장치 구조체.
KR1020007003160A 1998-07-24 1999-06-28 실리콘 온 절연체 하이브리드 트랜지스터 디바이스 구조체 KR100701358B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/122,407 US6133591A (en) 1998-07-24 1998-07-24 Silicon-on-insulator (SOI) hybrid transistor device structure
US09/122,407 1998-07-24
PCT/IB1999/001205 WO2000005766A2 (en) 1998-07-24 1999-06-28 Silicon-on-insulator (soi) hybrid transistor device structure

Publications (2)

Publication Number Publication Date
KR20010024272A true KR20010024272A (ko) 2001-03-26
KR100701358B1 KR100701358B1 (ko) 2007-03-28

Family

ID=22402560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007003160A KR100701358B1 (ko) 1998-07-24 1999-06-28 실리콘 온 절연체 하이브리드 트랜지스터 디바이스 구조체

Country Status (6)

Country Link
US (1) US6133591A (ko)
EP (1) EP1040525B1 (ko)
JP (1) JP2002521822A (ko)
KR (1) KR100701358B1 (ko)
DE (1) DE69939577D1 (ko)
WO (1) WO2000005766A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187727A (ja) * 1997-09-12 1999-03-30 Mitsubishi Electric Corp 半導体装置
US6310378B1 (en) * 1997-12-24 2001-10-30 Philips Electronics North American Corporation High voltage thin film transistor with improved on-state characteristics and method for making same
US6794719B2 (en) * 2001-06-28 2004-09-21 Koninklijke Philips Electronics N.V. HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness
US6847081B2 (en) * 2001-12-10 2005-01-25 Koninklijke Philips Electronics N.V. Dual gate oxide high-voltage semiconductor device
US6661059B1 (en) * 2002-09-30 2003-12-09 Koninklijke Philips Electronics N.V. Lateral insulated gate bipolar PMOS device
KR20070032995A (ko) * 2004-06-14 2007-03-23 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 고전압 디바이스 및 그 형성 방법
TW200816323A (en) * 2006-09-29 2008-04-01 Leadtrend Tech Corp High-voltage semiconductor device structure
JP5167323B2 (ja) * 2010-09-30 2013-03-21 トヨタ自動車株式会社 半導体装置
JP6233012B2 (ja) * 2013-12-26 2017-11-22 サンケン電気株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618872A (en) * 1983-12-05 1986-10-21 General Electric Company Integrated power switching semiconductor devices including IGT and MOSFET structures
US4939566A (en) * 1987-10-30 1990-07-03 North American Philips Corporation Semiconductor switch with parallel DMOS and IGT
FR2649828B1 (fr) * 1989-07-17 1991-10-31 Sgs Thomson Microelectronics Circuit integre vdmos/logique comprenant un transistor vertical deplete et une diode zener
US5246870A (en) * 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
JP2903749B2 (ja) * 1991-03-29 1999-06-14 富士電機株式会社 伝導度変調型ｍｉｓｆｅｔを備えた半導体装置
US5448083A (en) * 1991-08-08 1995-09-05 Kabushiki Kaisha Toshiba Insulated-gate semiconductor device
JP3094682B2 (ja) * 1992-08-31 2000-10-03 富士電機株式会社 横型絶縁ゲート型バイポーラトランジスタ
US5455442A (en) * 1993-11-17 1995-10-03 Harris Corporation COMFET switch and method
GB9423423D0 (en) * 1994-11-14 1995-01-11 Fuji Electric Co Ltd Semiconductor device
US5869850A (en) * 1996-12-13 1999-02-09 Kabushiki Kaishia Toshiba Lateral insulated gate bipolar transistor
US5969387A (en) * 1998-06-19 1999-10-19 Philips Electronics North America Corporation Lateral thin-film SOI devices with graded top oxide and graded drift region

Also Published As

Publication number Publication date
DE69939577D1 (de) 2008-10-30
WO2000005766A3 (en) 2000-04-27
KR100701358B1 (ko) 2007-03-28
EP1040525B1 (en) 2008-09-17
EP1040525A2 (en) 2000-10-04
US6133591A (en) 2000-10-17
JP2002521822A (ja) 2002-07-16
WO2000005766A2 (en) 2000-02-03

Similar Documents

Publication Publication Date Title
US5973341A (en) Lateral thin-film silicon-on-insulator (SOI) JFET device
KR100843062B1 (ko) 횡형 박막ＳＯＩ(Ｓｉｌｉｃｏｎ-Ｏｎ-Ｉｎｓｕｌａｔｏｒ) 디바이스
US7893457B2 (en) Bipolar mosfet devices and methods for their use
KR100675990B1 (ko) 드레인 확장 영역을 갖는 측면 박막 실리콘 온 절연체(ｓｏｉ) ｐｍｏｓ 디바이스
JP4145352B2 (ja) 直線的に傾斜したフィールド酸化物及び線形なドーピング・プロファイルを有するラテラル薄膜ｓｏｉデバイス
US5710451A (en) High-voltage lateral MOSFET SOI device having a semiconductor linkup region
US6765262B2 (en) Vertical high-voltage semiconductor component
WO2006134810A1 (ja) 半導体デバイス
US5969387A (en) Lateral thin-film SOI devices with graded top oxide and graded drift region
KR100701358B1 (ko) 실리콘 온 절연체 하이브리드 트랜지스터 디바이스 구조체
GB2295052A (en) Integrated circuits
KR100523118B1 (ko) 반도체소자
KR20010033905A (ko) 측방향 디플리션이 있는 측방향 박막 실리콘 온 절연체디바이스
KR20010034356A (ko) 측방향 박막 실리콘 온 인슐레이터(ｓｏｉ) 디바이스
JPH0518267B2 (ko)
CN107359193B (zh) 一种ldmos器件
JP2001015742A (ja) 半導体装置
JP2006501644A (ja) 横型絶縁ゲートバイポーラｐｍｏｓ装置
JPH09246545A (ja) 電力用半導体素子
JP2943922B2 (ja) 半導体リレー用出力接点素子
JPH01111378A (ja) 縦型ｍｏｓ　ｆｅｔ
KR960032766A (ko) 턴-오프 전류능력이 향상된 수평형 모스 제어 다이리스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100310

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee