JP3094682B2 - 横型絶縁ゲート型バイポーラトランジスタ - Google Patents
横型絶縁ゲート型バイポーラトランジスタInfo
- Publication number
- JP3094682B2 JP3094682B2 JP04230637A JP23063792A JP3094682B2 JP 3094682 B2 JP3094682 B2 JP 3094682B2 JP 04230637 A JP04230637 A JP 04230637A JP 23063792 A JP23063792 A JP 23063792A JP 3094682 B2 JP3094682 B2 JP 3094682B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- buffer
- impurity concentration
- conductivity type
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
に設けられたＭＯＳ構造により注入されるキャリアによ
り伝導度変調を引きおこし、同一主面上に設けられた二
つの主電極間を流れる主電流のオン抵抗を小さくした横
型の絶縁ゲート型バイポーラトランジスタ (以下横型Ｉ
ＧＢＴ) に関する。
を利用したＭＯＳＦＥＴであるＩＧＢＴが注目されてい
る。ＩＧＢＴはＭＯＳＦＥＴと同様、入力インピーダン
スが高く、またバイポーラトランジスタと同様にオン抵
抗が低くできる。ＩＧＢＴは、当初は縦型素子として開
発が進められた。しかしながら、パワーデバイスのイン
テリジェント化の動向に伴い、横型ＩＧＢＴの開発が最
近になって活発化してきた。これは縦型ＩＧＢＴが半導
体基板の両面を使って電流を流すのに対して、横型ＩＧ
ＢＴでは両主電極およびゲート電極が半導体基板の一主
面上のみに形成されるため制御回路などと同一基板に作
り込むことが容易であることによる。
示す。これはｎチャネル型の横型ＩＧＢＴである。すな
わち、ｎ形高比抵抗シリコン基板１の表面層にｐ形ベー
ス領域２とｎ+ バッファ領域５が距離を置いて形成さ
れ、ｐ形ベース領域２の表面層にはｐ+ コンタクト領域
３が、ｎ+ バッファ領域５の表面層にはｐ+ コレクタ領
域６がそれぞれ選択的に形成されている。またベース領
域２の表面層にコンタクト領域３に部分的に重なるよう
にｎ+ エミッタ領域４が選択的に形成されている。そし
て、エミッタ領域４とｎ基板１の表面露出部との間には
さまれたベース領域２の表面上にゲート絶縁膜７を介し
てゲート端子Ｇに接続されるゲート電極８が設けられ、
コンタクト領域３とエミッタ領域４にエミッタ端子Ｅに
接続されるエミッタ電極９が共通に接触し、コレクタ領
域６にコレクタ端子Ｅに接続されるコレクタ電極10が接
触している。図３はこのＩＧＢＴの数セル分の表面上構
造を除いて見た上面図で、ベース領域２とコレクタ領域
６は平行な帯状で、互いに入り込んだ櫛型に形成されて
いる。
なわち、エミッタ電極９の電位に対してコレクタ電極10
にプラス電位を印加した状態でゲート電極８にプラス電
位を印加していくと、ゲート電極８直下のベース領域２
にｎチャネル11が形成される。このチャネル11を通して
ｎ+ ソース領域４からｎ基板１に多数キャリアである電
子が注入される。この電子電流によってバイポーラトラ
ンジスタがオンし、コレクタ層６から少数キャリアであ
る正孔がｎ- 領域１に注入されて伝導度変調が起こる。
これでＩＧＢＴがオン状態となる。このＩＧＢＴのオフ
は、ゲート電位をエミッタ電位と同電位にしてチャネル
11の形成を阻止し、ｎ+ ソース領域４からの電子の注入
を停止させることによって達成できる。
いオン電圧が実現できるという利点がある一方、オフ状
態に移行するためにはオン状態でｎ- 基板１のベース領
域２とコレクタ領域６の間のドリフト領域に充満した多
数キャリアと少数キャリアを取り除いてしまわないとい
けないので、どうしてもスイッチング速度が遅くなると
いう欠点がある。この欠点を克服するために、ライフタ
イムキラーの導入によるライフタイム制御やコレクタシ
ョート構造が一般的に行われいる。
型ＩＧＢＴと異なり、素子の横方向に占める電流成分が
大きいため、ラッチアップが発生し易い。特に図４に示
すように、エミッタ領域４およびゲート電位によりチャ
ネル11の形成されるベース領域２のｎ領域１に囲まれて
いる領域Ａでは、対応するコレクタ領域６の面積が大き
いために、領域Ａには正孔12が集中する。この状態をＣ
−Ｃ線断面図で示したのが図５である。このため、誘導
負荷におけるターンオフ時の破壊がこの領域Ａで発生し
やすく、素子の安全動作領域も狭くなるという問題があ
る。
ッチアップの発生を阻止して安全動作領域の広い横型Ｉ
ＧＢＴを提供することにある。
めに、本発明は、第一導電形の低不純物濃度半導体層の
表面層にそれぞれ帯状の第二導電形ベース領域およびベ
ース領域を挟む２つの第一導電形バッファ領域が平行に
形成され、そのベース領域の表面層にベース領域と平行
の帯状の第二導電形の高不純物濃度領域が、バッファ領
域の表面層にバッファ領域と平行の帯状の第二導電形コ
レクタ領域がそれぞれ選択的に形成され、またベース領
域の表面層に前記高不純物濃度領域に部分的に重なりベ
ース領域と平行の帯状の第一導電形のエミッタ領域が選
択的に形成され、そのエミッタ領域と前記低不純物濃度
半導体層の表面露出部との間にはさまれたベース領域の
表面上に絶縁膜を介してゲート電極が設けられ、前記高
不純物濃度領域とエミッタ領域にエミッタ電極が共通に
接触し、コレクタ領域にコレクタ電極が接触するものに
おいて、前記低不純物濃度半導体層の表面層に２つのバ
ッファ領域に接続しベース領域の端部をとり囲んで形成
されたバッファ領域延長部と、該バッファ領域延長部内
に選択的にバッファ領域延長部のベース領域側周縁と平
行の第一導電形の高不純物濃度領域とが形成され、その
高不純物濃度領域にコレクタ電極延長部が接触するもの
とする。そして、バッファ領域延長部内に形成される第
一導電形の高不純物濃度領域の不純物濃度がバッファ領
域の不純物濃度に実質的に等しいことも有効である。
極の設けられるベース領域、すなわちエミッタ・ゲート
領域のうち、電流集中の起こる端部をとり囲むバッファ
領域内にコレクタ領域の代わりにバッファ領域と同一導
電形の高不純物濃度領域を形成することによりＭＯＳＦ
ＥＴ構造となり、この部分の低不純物濃度領域には少数
キャリアの注入が発生しないため、少数キャリアの集中
がおこらない。しかし、その高不純物濃度領域にもコレ
クタ電極が接触するため、オン電流はこの部分にも流
れ、電流容量の減少にはならない。
の部分に同一の符号を付した図を引用して本発明の実施
例について説明する。図１の上面図に示す実施例では、
図４と比較すれば明らかなように、内部にｐ + コンタク
ト領域３、ｎ+ エミッタ領域４の形成されるｐベース領
域２の端部をとり囲むｎ+ バッファ領域５の内部にはｐ
+ コレクタ領域６の代わりに横型ＭＯＳＦＥＴのコレク
タとなるｎ+ 領域41が形成されている。これによりＡ領
域への正孔の集中が回避される。図６は数セル分の上面
図である。また図７は図１のＢ−Ｂ線断面図であり、ｎ
+ 領域41にも他の部分でコレクタ領域６に接触している
コレクタ電極10が接触している。従ってＩＧＢＴのオン
時にはＭＯＳＦＥＴ構造を通ってオン電流が流れるた
め、電流容量の低減は少ない。ｎ+ 領域41は、ｎ+エミ
ッタ領域４形成と同時に形成できるので、従来技術にお
けるドナーイオン注入の際のマスクの変更のみでよい。
またｎ+ 領域41を特に形成せず、ｎ+ バッファ領域５に
コレクタ電極10を接触させてもよい。
はさまれた帯状のエミッタ・ゲート領域の端部にコレク
タ領域の代わりにドリフト領域と同一導電形の領域を対
向させて横型ＭＯＳＦＥＴ構造とすることにより、この
部分のドリフト領域にはコレクタ側からの少数キャリア
の注入が発生しないため、少数キャリア電流の集中によ
る誘導負荷ターンオフ時の破壊が防止され、横型ＩＧＢ
Ｔの安全動作領域を広げることができる。同時にこの部
分がコレクタショート構造となるため、スイッチング速
度の高速化も達成される。
図
Claims (2)
- 【請求項１】第一導電形の低不純物濃度半導体層の表面
層にそれぞれ帯状の第二導電形ベース領域およびベース
領域を挟む２つの第一導電形バッファ領域が平行に形成
され、そのベース領域の表面層にベース領域と平行の帯
状の第二導電形の高不純物濃度領域が、バッファ領域の
表面層にバッファ領域と平行の帯状の第二導電形コレク
タ領域がそれぞれ選択的に形成され、またベース領域の
表面層に前記高不純物濃度領域に部分的に重なりベース
領域と平行の帯状の第一導電形のエミッタ領域が選択的
に形成され、そのエミッタ領域と前記低不純物濃度半導
体層の表面露出部との間にはさまれたベース領域の表面
上に絶縁膜を介してゲート電極が設けられ、前記高不純
物濃度領域とエミッタ領域にエミッタ電極が共通に接触
し、コレクタ領域にコレクタ電極が接触するものにおい
て、前記低不純物濃度半導体層の表面層に２つのバッフ
ァ領域に接続しベース領域の端部をとり囲んで形成され
たバッファ領域延長部と、該バッファ領域延長部内に選
択的にバッファ領域延長部のベース領域側周縁と平行の
第一導電形の高不純物濃度領域とが形成され、その高不
純物濃度領域にコレクタ電極延長部が接触することを特
徴とする横型絶縁ゲート型バイポーラトランジスタ。 - 【請求項２】バッファ領域延長部内に形成される第一導
電形の高不純物濃度領域の不純物濃度がバッファ領域の
不純物濃度に実質的に等しい請求項１記載の横型絶縁ゲ
ート型バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04230637A JP3094682B2 (ja) | 1992-08-31 | 1992-08-31 | 横型絶縁ゲート型バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04230637A JP3094682B2 (ja) | 1992-08-31 | 1992-08-31 | 横型絶縁ゲート型バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685248A JPH0685248A (ja) | 1994-03-25 |
| JP3094682B2 true JP3094682B2 (ja) | 2000-10-03 |
Family
ID=16910915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04230637A Expired - Fee Related JP3094682B2 (ja) | 1992-08-31 | 1992-08-31 | 横型絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3094682B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133591A (en) * | 1998-07-24 | 2000-10-17 | Philips Electronics North America Corporation | Silicon-on-insulator (SOI) hybrid transistor device structure |
-
1992
- 1992-08-31 JP JP04230637A patent/JP3094682B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685248A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801420A (en) | Lateral semiconductor arrangement for power ICS | |
| US5702961A (en) | Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby | |
| EP0633611B1 (en) | Semiconductor device comprising an insulated-gate bipolar field-effect device | |
| EP0697739B1 (en) | Insulated gate bipolar transistor | |
| US5879967A (en) | Methods forming power semiconductor devices having latch-up inhibiting regions | |
| JPH10209432A (ja) | 半導体デバイスの改良 | |
| JPH0883897A (ja) | Ｍｏｓ制御型サイリスタ | |
| JPH0457111B2 (ja) | ||
| JP2983110B2 (ja) | 半導体装置及びその製造方法 | |
| JP3183055B2 (ja) | 半導体双方向性スイッチおよびその駆動方法 | |
| EP0118007B1 (en) | Electrical circuit comprising a hybrid power switching semiconductor device including an scr structure | |
| JPH10294461A (ja) | 絶縁ゲート形半導体素子 | |
| JPH03194974A (ja) | Ｍｏｓ型半導体装置 | |
| EP0784869B1 (en) | Emitter switched thyristor | |
| JPH0851197A (ja) | 電流飽和特性を有するｍｏｓ制御サイリスタ | |
| JP3201213B2 (ja) | 半導体装置およびその制御方法 | |
| US6111278A (en) | Power semiconductor devices having discontinuous emitter regions therein for inhibiting parasitic thyristor latch-up | |
| JP3094682B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JP3206395B2 (ja) | 半導体装置 | |
| JPH0529628A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH11195784A (ja) | 絶縁ゲート形半導体素子 | |
| JP2720574B2 (ja) | デュアルゲート型絶縁ゲートバイポーラトランジスタ | |
| JP3277701B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JP2768362B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH04320377A (ja) | 絶縁ゲート型バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070804 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |