JP4667572B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4667572B2 JP4667572B2 JP2000281238A JP2000281238A JP4667572B2 JP 4667572 B2 JP4667572 B2 JP 4667572B2 JP 2000281238 A JP2000281238 A JP 2000281238A JP 2000281238 A JP2000281238 A JP 2000281238A JP 4667572 B2 JP4667572 B2 JP 4667572B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- field plate
- oxide film
- semiconductor device
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 55
- 238000009792 diffusion process Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000005452 bending Methods 0.000 claims description 2
- 238000007790 scraping Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 12
- 239000010410 layer Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、一般に半導体装置に関するものであり、より特定的にはディスクリート素子およびＩＣに内蔵される二重拡散（ＤＭＯＳ（double defused MOS））トランジスタに関する。この発明は、また、そのような半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図８は、従来のＤＭＯＳトランジスタの断面図である。
【０００３】
図８を参照して、ｎ+基板１の上にｎ-エピタキシャル層２が形成されている。ｎ-エピタキシャル層２の表面には、ｐ拡散領域３が設けられている。ｐ拡散領域３の内部と素子外周部にｎ+拡散領域４が形成されている。ｎ-エピタキシャル層２の上にはゲート酸化膜５が形成されており、ゲート酸化膜５上にポリシリコンゲート電極６が形成されている。ｎ-エピタキシャル層２の表面には、フィールド酸化膜７が形成されている。ゲート電極は、フィールド酸化膜７の上にも形成されており、これはフィールドプレートとして動作する。以下、これをフィールドプレート６ｆと呼ぶ。ｐ拡散領域３とｎ+拡散領域４に接するように、ソース電極８が形成されている。外周部ｎ+拡散領域４に接するように、チャネルストッパ電極９が形成されている。ｎ+基板１の裏面に接するように、ドレイン電極１０が形成されている。参照番号１１で示すものは、バイアスが加わった場合の空乏層端を示している。
【０００４】
フィールドプレート６ｆは、ｐ拡散領域３の端部の電界集中を緩和している。ポリシリコン端部をフィールド酸化膜７の上部で終端させることによって、ゲート端部の電界集中を、フィールド酸化膜７の内部に形成させることによって、耐圧を上昇させている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述の従来のＤＭＯＳトランジスタの構造では、図９を参照して、フィールド酸化膜７の端部での電界集中があり、この部分でのアバランシェによって、全体の耐圧が制限されるという問題があった。この動作を、図１０を用いて、さらに詳細に説明する。
【０００６】
バイアス印加時の電気力線は、ＳｉＯ2，Ｓｉの誘電率の関係によって、界面で、式（１）に示すような屈折を生じ、そしてフィールドプレート６ｆへは直角に終端する。
【０００７】
ｔａｎθ1／ε1＝ｔａｎθ2／ε2・・・（１）
ε1：Ｓｉの比誘電率
ε2：ＳｉＯ2の比誘電率
ここで、ε1はε2の約３倍であり、θ1もそれに応じて大きくなる。
【０００８】
これらの関係により、Ｓｉ側の電気力線は左方向に曲がり、フィールド酸化膜７の端部で電界集中が発生する。
【０００９】
それゆえに、この発明は、そのような電界集中が発生しないフィールドプレート構造を有する半導体装置を提供することを目的とする。
【００１０】
この発明の他の目的は、そのような半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
この発明の第１の局面に従う半導体装置は、基板を備える。上記基板の上にフィールドプレートが設けられている。上記フィールドプレートは、上記基板の表面から下側へ向かって屈曲している段差部分を有している。
【００１２】
この発明によれば、上記フィールドプレートは、上記基板の表面から下側へ向かって屈曲している段差部分を有しているので、段差部での電界集中がなくなる。
【００１３】
この発明の第２の局面に従う半導体装置によれば、上記基板の表面には、その側壁が斜面である掘り下げられた部分が設けられている。上記基板の掘り下げられた部分には、その端部の一部が下に向かう斜面である酸化膜が設けられている。上記フィールドプレートの上記段差部分は、上記酸化膜の上記斜面を被覆するように設けられている。上記フィールドプレートは、上記段差部分において、以下の不等式を満たす屈曲角度φで下側へ向かって屈曲している。
【００１４】
ｔａｎφ≧ｘ（１−α）／（１＋αｘ2）
上式において、ｘ＝ｔａｎθ1であり、
α＝前記酸化膜の比誘電率／前記基板の比誘電率であり、
θ1は前記掘り下げられた部分の前記斜面と前記基板表面とのなす角度である。
【００１５】
この発明の第３の局面に従う半導体装置においては、上記基板はＳｉ基板であり、上記酸化膜はＳｉＯ2である。
【００１６】
この発明の第４の局面に従う半導体装置は、その表面の一部が掘り下げられている基板を備える。上記基板の表面の上記掘り下げられた部分に酸化膜が設けられている。上記基板の上に第１フィールドプレートが設けられている。上記酸化膜の上に、水平方向に延びる部分を有する第２フィールドプレートが設けられている。上記第１フィールドプレートと上記第２フィールドプレートの上記水平方向に延びる部分との間の水平方向の距離を１とし、上記酸化膜の底面の上記基板表面からの深さをｘとし、上記第２のフィールドプレートの底面の上記基板表面からの深さをｙとしたとき、以下の不等式が成立する。
【００１７】
ｙ≧ｘ（１−α）／（１＋αｘ2）
上式において、α＝前記酸化膜の比誘電率／前記基板の比誘電率である。
【００１８】
この発明の第５の局面に従う半導体装置においては、上記基板はＳｉで形成されており、上記酸化膜はＳｉＯ2で形成されている。
【００１９】
この発明の第６の局面に従う半導体装置によれば、上記第２フィールドプレートの他の部分は、上記第１フィールドプレートの上に層間絶縁膜を介在させて重なっている。
【００２０】
この発明の第７の局面に従う半導体装置においては、上記第１フィールドプレートと上記第２フィールドプレートは一体化している。
【００２１】
この発明の第８の局面に従う半導体装置の製造方法においては、基板の表面にＬＯＣＯＳ法によりフィールド酸化膜を形成する（第１工程）。上記フィールド酸化膜の端部の一部を上記基板の表面の一部が露出するように削り取る（第２工程）。上記第２工程において露出した上記基板の表面の一部を再酸化する（第３工程）。上記フィールド酸化膜の再酸化した部分を被覆するように上記基板の上にフィールドプレートを形成する（第４工程）。
【００２２】
この発明の第９の局面に従う半導体装置の製造方法においては、当該方法は、二重拡散ＭＯＳトランジスタの製造方法に適用される。
【００２３】
【発明の実施の形態】
以下、この発明の実施の形態を図について説明する。
【００２４】
実施の形態１
図１は、実施の形態に係るＤＭＯＳトランジスタのフィールドプレートを示す。図示した部分以外の構造は、図８に示す従来例と同様である。すなわち、図１と図８を参照して、ｎ+基板１の上にｎ-エピタキシャル層２が形成されている。ｎ-エピタキシャル層２の表面には、ｐ拡散領域３が設けられている。ｐ拡散領域３の内部と素子外周部にｎ+拡散領域４が形成されている。ｎ-エピタキシャル層２の上にはゲート酸化膜５が形成されており、ゲート酸化膜５上にポリシリコンゲート電極６が形成されている。ｎ-エピタキシャル層２の表面には、フィールド酸化膜７が形成されている。フィールド酸化膜７の上にフィールドプレート６ｆが形成されている。ｐ拡散領域３とｎ+拡散領域４に接するように、ソース電極８が形成されている。外周部ｎ+拡散領域４に接するように、チャネルストッパ電極９が形成されている。ｎ+基板１の裏面に接するように、ドレイン電極１０が形成されている。
【００２５】
本実施の形態では、電気力線が表面へ向かってほぼ真っ直ぐに形成されるように、フィールドプレート６ｆの形状を設定している。このような効果が得られる第１の要因は、フィールド酸化膜７の表面が水平面より下がる方向に傾斜していること（φ≧０°）である。これは、誘電率の関係とフィールドプレート（６ｆ）面に垂直に電界が終端する条件から得られる。さらに詳細に検討すると、電気力線が垂直に形成される場合、以下の関係がある。
【００２６】
φ＝θ1−θ2
ｔａｎφ＝ｔａｎ（θ1−θ2）より、ｔａｎφ＝（ｔａｎθ1−ｔａｎθ2）／（１＋ｔａｎθ1ｔａｎθ2）
ｘ＝ｔａｎθ1，α＝ε2／ε1として
ｔａｎφ＝ｘ（１−α）／（１＋αｘ2）
ｄ（ｔａｎφ）／ｄｘ＝（１−α）（１−αｘ2）／（１＋αｘ2）（１＋αｘ2）
したがって、ｘ＝１／√αで最大値をとり、
ｔａｎφ＝（１−α）／２／√α
ＳｉとＳｉＯ2の誘電率の比から、α＝１／３とすると、
θ1＝６０°でｔａｎφが最大値をとり、φ＝３０°になる。
【００２７】
与えられたθ1に対して、式で得られるφよりφの値を大きくすると、当然ＬＯＣＯＳ端部での電界緩和効果は大きくなる。
【００２８】
ＬＯＣＯＳ端部以外での電界緩和はフィールド酸化膜の厚みでカバーできるとすると、耐圧改善効果を得るためには式で与えられる値以上とすればよいので、条件は、
ｔａｎφ≧ｘ（１−α）／（１＋αｘ2）
となる。もちろん、本式はＳｉ、ＳｉＯ2以外の物質でも適用可能であり、その物質に応じたαを使えばよい。
【００２９】
また、２段以上のフィールドプレートに対しても、各段差部において、この関係が利用できる。
【００３０】
同様にα＝１／３を適用すると、
ｔａｎφ≧２ｘ／（３＋ｘ2）
である。
【００３１】
実施の形態２
図２に、実施の形態２に係るＤＭＯＳトランジスタのフィールドプレートを示す。
【００３２】
上記実施の形態１では、フィールドプレートの角度について詳細な条件を示した。実施の形態２では、マクロに見て、同様の効果が得られるフィールドプレートの構造を提案する。
【００３３】
図２を参照して、Ｌｔａｎφは、ＳｉＯ2７の、上面の基板表面からの距離Ｌyになる。Ｌｔａｎθ1は、ＳｉＯ2７の底面の、基板表面からの距離Ｌxになる。
【００３４】
したがって、フィールド酸化膜７の端部の角度が、多少、実施の形態１で示した数式関係を満たしていない場合でも、フィールドプレート表面のその他の部分が上記関係を満たすような位置に、水平方向に延びる、フィールドプレート６ｆの一部が形成されていれば、実施の形態１と同様の効果を期待することができる。
【００３５】
Ｌを１として規格化すると、Ｓｉ表面の深さｘは、ｘ＝ｔａｎθ1となり、フィールドプレートまでの深さｙは、ｙ＝ｔａｎφとなる。
【００３６】
ｙ＝ｔａｎφ＝ｘ（１−α）／（１＋αｘ2）
であり、電界緩和効果を得ることは、ｙをこの値以上にすることに相当する。
したがって、その条件は、
Ｌを１としたときのフィールドプレート形状比１：ｘ：ｙにおいて
ｙ≧ｘ（１−α）／（１＋αｘ2）
を満たすことに相当する。
【００３７】
例として、θ1＝６０°，α＝１／３として計算すると、ｘ＝√３，ｙ＝１／√３となる。
【００３８】
図３に、ポリシリコンとアルミを利用した、本実施の形態の典型的な構成を示す。
【００３９】
図３を参照して、基板１の表面の一部が掘り下げられている。基板１の表面の掘り下げられた部分に、酸化膜７が設けられている。基板１の表面に、第１フィールドプレート２０が設けられている。酸化膜７の上に、水平方向に延びる部分２１ａを有する第２フィールドプレート２１が設けられている。第２フィールドプレート２１の、水平方向２１ａを除く、他の部分は、第１フィールドプレート２０の上に、層間絶縁膜２３を介在させて重なっている。層間絶縁膜２３の厚みを調節することによって、実施の形態２における上記不等式関係を満たす構造が実現できる。
【００４０】
実施の形態３
実施の形態３は、本発明に係るＤＭＯＳトランジスタのフィールドプレートの形成する方法にかかる。
【００４１】
図４を参照して、シリコン基板１の表面に、ＳｉＮカバー３０を用いて、ＬＯＣＯＳ酸化を行ない、フィールド酸化膜７を形成する。
【００４２】
図５を参照して、フィールド酸化膜７のエッジ部分のみエッチングし、フィールド酸化膜７の端部の一部を、基板１の表面の一部が露出するように削り取る。これは、所定の部分に開口部を有するマスクを用いて、フィールド酸化膜７の端部の一部を選択的にＨＦ水溶液でウエットエッチングすることにより行われる。
【００４３】
図６を参照して、露出した基板１の表面の一部を再酸化する。これは、Ｏ2を流しながら、露出面をドライ酸化すること、あるいは、Ｈ2Ｏを入れて露出面をウエット酸化することにより実現できる。
【００４４】
次に、ＳｉＮカバー３０を除去する。フィールド酸化膜７の再酸化した部分を被覆するように基板１の上にフィールドプレート６ｆを形成する。この方法によって、フィールド酸化膜のエッジ部分の上に形成されたフィールドプレートを、本発明に従った形にすることができる。
【００４５】
なお、図７では、ゲートの端部６ｅがフィールド酸化膜上まで乗り上げている例を示しているが、フィールドプレート６ｆを小さくしたい場合は、ゲートの端部６ｅをフィールド酸化膜７のエッチングされた部分で止めてもよい。
【００４６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４７】
【発明の効果】
以上説明したとおり、この発明に係る半導体装置によれば、段差部での電界集中をなくし、より高耐圧が得られるフィールドプレートを実現することができる。
【００４８】
この発明の他の局面に従う半導体装置の製造方法においては、段差部での電界集中をなくし、より高耐圧が得られるフィールドプレートを有する半導体装置が得られるという効果を奏する。
【図面の簡単な説明】
【図１】 実施の形態１に係る半導体装置のフィールドプレート部分の断面図である。
【図２】 実施の形態２に係る半導体装置のフィールドプレート部分の概念図である。
【図３】 実施の形態２に係る半導体装置の具体的な例を示す図である。
【図４】 実施の形態３に係る半導体装置の製造方法の順序の第１の工程における半導体装置の断面図である。
【図５】 実施の形態３に係る半導体装置の製造方法の順序の第２の工程における半導体装置の断面図である。
【図６】 実施の形態３に係る半導体装置の製造方法の順序の第３の工程における半導体装置の断面図である。
【図７】 実施の形態３に係る半導体装置の製造方法の順序の第４の工程における半導体装置の断面図である。
【図８】 従来の半導体装置の断面図である。
【図９】 従来の半導体装置の問題点を示す図である。
【図１０】 従来の半導体装置の問題点をさらに詳細に説明する図である。
【符号の説明】
１ 基板、６ｆ フィールドプレート、７ フィールド酸化膜。
【発明の属する技術分野】
この発明は、一般に半導体装置に関するものであり、より特定的にはディスクリート素子およびＩＣに内蔵される二重拡散（ＤＭＯＳ（double defused MOS））トランジスタに関する。この発明は、また、そのような半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図８は、従来のＤＭＯＳトランジスタの断面図である。
【０００３】
図８を参照して、ｎ+基板１の上にｎ-エピタキシャル層２が形成されている。ｎ-エピタキシャル層２の表面には、ｐ拡散領域３が設けられている。ｐ拡散領域３の内部と素子外周部にｎ+拡散領域４が形成されている。ｎ-エピタキシャル層２の上にはゲート酸化膜５が形成されており、ゲート酸化膜５上にポリシリコンゲート電極６が形成されている。ｎ-エピタキシャル層２の表面には、フィールド酸化膜７が形成されている。ゲート電極は、フィールド酸化膜７の上にも形成されており、これはフィールドプレートとして動作する。以下、これをフィールドプレート６ｆと呼ぶ。ｐ拡散領域３とｎ+拡散領域４に接するように、ソース電極８が形成されている。外周部ｎ+拡散領域４に接するように、チャネルストッパ電極９が形成されている。ｎ+基板１の裏面に接するように、ドレイン電極１０が形成されている。参照番号１１で示すものは、バイアスが加わった場合の空乏層端を示している。
【０００４】
フィールドプレート６ｆは、ｐ拡散領域３の端部の電界集中を緩和している。ポリシリコン端部をフィールド酸化膜７の上部で終端させることによって、ゲート端部の電界集中を、フィールド酸化膜７の内部に形成させることによって、耐圧を上昇させている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述の従来のＤＭＯＳトランジスタの構造では、図９を参照して、フィールド酸化膜７の端部での電界集中があり、この部分でのアバランシェによって、全体の耐圧が制限されるという問題があった。この動作を、図１０を用いて、さらに詳細に説明する。
【０００６】
バイアス印加時の電気力線は、ＳｉＯ2，Ｓｉの誘電率の関係によって、界面で、式（１）に示すような屈折を生じ、そしてフィールドプレート６ｆへは直角に終端する。
【０００７】
ｔａｎθ1／ε1＝ｔａｎθ2／ε2・・・（１）
ε1：Ｓｉの比誘電率
ε2：ＳｉＯ2の比誘電率
ここで、ε1はε2の約３倍であり、θ1もそれに応じて大きくなる。
【０００８】
これらの関係により、Ｓｉ側の電気力線は左方向に曲がり、フィールド酸化膜７の端部で電界集中が発生する。
【０００９】
それゆえに、この発明は、そのような電界集中が発生しないフィールドプレート構造を有する半導体装置を提供することを目的とする。
【００１０】
この発明の他の目的は、そのような半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
この発明の第１の局面に従う半導体装置は、基板を備える。上記基板の上にフィールドプレートが設けられている。上記フィールドプレートは、上記基板の表面から下側へ向かって屈曲している段差部分を有している。
【００１２】
この発明によれば、上記フィールドプレートは、上記基板の表面から下側へ向かって屈曲している段差部分を有しているので、段差部での電界集中がなくなる。
【００１３】
この発明の第２の局面に従う半導体装置によれば、上記基板の表面には、その側壁が斜面である掘り下げられた部分が設けられている。上記基板の掘り下げられた部分には、その端部の一部が下に向かう斜面である酸化膜が設けられている。上記フィールドプレートの上記段差部分は、上記酸化膜の上記斜面を被覆するように設けられている。上記フィールドプレートは、上記段差部分において、以下の不等式を満たす屈曲角度φで下側へ向かって屈曲している。
【００１４】
ｔａｎφ≧ｘ（１−α）／（１＋αｘ2）
上式において、ｘ＝ｔａｎθ1であり、
α＝前記酸化膜の比誘電率／前記基板の比誘電率であり、
θ1は前記掘り下げられた部分の前記斜面と前記基板表面とのなす角度である。
【００１５】
この発明の第３の局面に従う半導体装置においては、上記基板はＳｉ基板であり、上記酸化膜はＳｉＯ2である。
【００１６】
この発明の第４の局面に従う半導体装置は、その表面の一部が掘り下げられている基板を備える。上記基板の表面の上記掘り下げられた部分に酸化膜が設けられている。上記基板の上に第１フィールドプレートが設けられている。上記酸化膜の上に、水平方向に延びる部分を有する第２フィールドプレートが設けられている。上記第１フィールドプレートと上記第２フィールドプレートの上記水平方向に延びる部分との間の水平方向の距離を１とし、上記酸化膜の底面の上記基板表面からの深さをｘとし、上記第２のフィールドプレートの底面の上記基板表面からの深さをｙとしたとき、以下の不等式が成立する。
【００１７】
ｙ≧ｘ（１−α）／（１＋αｘ2）
上式において、α＝前記酸化膜の比誘電率／前記基板の比誘電率である。
【００１８】
この発明の第５の局面に従う半導体装置においては、上記基板はＳｉで形成されており、上記酸化膜はＳｉＯ2で形成されている。
【００１９】
この発明の第６の局面に従う半導体装置によれば、上記第２フィールドプレートの他の部分は、上記第１フィールドプレートの上に層間絶縁膜を介在させて重なっている。
【００２０】
この発明の第７の局面に従う半導体装置においては、上記第１フィールドプレートと上記第２フィールドプレートは一体化している。
【００２１】
この発明の第８の局面に従う半導体装置の製造方法においては、基板の表面にＬＯＣＯＳ法によりフィールド酸化膜を形成する（第１工程）。上記フィールド酸化膜の端部の一部を上記基板の表面の一部が露出するように削り取る（第２工程）。上記第２工程において露出した上記基板の表面の一部を再酸化する（第３工程）。上記フィールド酸化膜の再酸化した部分を被覆するように上記基板の上にフィールドプレートを形成する（第４工程）。
【００２２】
この発明の第９の局面に従う半導体装置の製造方法においては、当該方法は、二重拡散ＭＯＳトランジスタの製造方法に適用される。
【００２３】
【発明の実施の形態】
以下、この発明の実施の形態を図について説明する。
【００２４】
実施の形態１
図１は、実施の形態に係るＤＭＯＳトランジスタのフィールドプレートを示す。図示した部分以外の構造は、図８に示す従来例と同様である。すなわち、図１と図８を参照して、ｎ+基板１の上にｎ-エピタキシャル層２が形成されている。ｎ-エピタキシャル層２の表面には、ｐ拡散領域３が設けられている。ｐ拡散領域３の内部と素子外周部にｎ+拡散領域４が形成されている。ｎ-エピタキシャル層２の上にはゲート酸化膜５が形成されており、ゲート酸化膜５上にポリシリコンゲート電極６が形成されている。ｎ-エピタキシャル層２の表面には、フィールド酸化膜７が形成されている。フィールド酸化膜７の上にフィールドプレート６ｆが形成されている。ｐ拡散領域３とｎ+拡散領域４に接するように、ソース電極８が形成されている。外周部ｎ+拡散領域４に接するように、チャネルストッパ電極９が形成されている。ｎ+基板１の裏面に接するように、ドレイン電極１０が形成されている。
【００２５】
本実施の形態では、電気力線が表面へ向かってほぼ真っ直ぐに形成されるように、フィールドプレート６ｆの形状を設定している。このような効果が得られる第１の要因は、フィールド酸化膜７の表面が水平面より下がる方向に傾斜していること（φ≧０°）である。これは、誘電率の関係とフィールドプレート（６ｆ）面に垂直に電界が終端する条件から得られる。さらに詳細に検討すると、電気力線が垂直に形成される場合、以下の関係がある。
【００２６】
φ＝θ1−θ2
ｔａｎφ＝ｔａｎ（θ1−θ2）より、ｔａｎφ＝（ｔａｎθ1−ｔａｎθ2）／（１＋ｔａｎθ1ｔａｎθ2）
ｘ＝ｔａｎθ1，α＝ε2／ε1として
ｔａｎφ＝ｘ（１−α）／（１＋αｘ2）
ｄ（ｔａｎφ）／ｄｘ＝（１−α）（１−αｘ2）／（１＋αｘ2）（１＋αｘ2）
したがって、ｘ＝１／√αで最大値をとり、
ｔａｎφ＝（１−α）／２／√α
ＳｉとＳｉＯ2の誘電率の比から、α＝１／３とすると、
θ1＝６０°でｔａｎφが最大値をとり、φ＝３０°になる。
【００２７】
与えられたθ1に対して、式で得られるφよりφの値を大きくすると、当然ＬＯＣＯＳ端部での電界緩和効果は大きくなる。
【００２８】
ＬＯＣＯＳ端部以外での電界緩和はフィールド酸化膜の厚みでカバーできるとすると、耐圧改善効果を得るためには式で与えられる値以上とすればよいので、条件は、
ｔａｎφ≧ｘ（１−α）／（１＋αｘ2）
となる。もちろん、本式はＳｉ、ＳｉＯ2以外の物質でも適用可能であり、その物質に応じたαを使えばよい。
【００２９】
また、２段以上のフィールドプレートに対しても、各段差部において、この関係が利用できる。
【００３０】
同様にα＝１／３を適用すると、
ｔａｎφ≧２ｘ／（３＋ｘ2）
である。
【００３１】
実施の形態２
図２に、実施の形態２に係るＤＭＯＳトランジスタのフィールドプレートを示す。
【００３２】
上記実施の形態１では、フィールドプレートの角度について詳細な条件を示した。実施の形態２では、マクロに見て、同様の効果が得られるフィールドプレートの構造を提案する。
【００３３】
図２を参照して、Ｌｔａｎφは、ＳｉＯ2７の、上面の基板表面からの距離Ｌyになる。Ｌｔａｎθ1は、ＳｉＯ2７の底面の、基板表面からの距離Ｌxになる。
【００３４】
したがって、フィールド酸化膜７の端部の角度が、多少、実施の形態１で示した数式関係を満たしていない場合でも、フィールドプレート表面のその他の部分が上記関係を満たすような位置に、水平方向に延びる、フィールドプレート６ｆの一部が形成されていれば、実施の形態１と同様の効果を期待することができる。
【００３５】
Ｌを１として規格化すると、Ｓｉ表面の深さｘは、ｘ＝ｔａｎθ1となり、フィールドプレートまでの深さｙは、ｙ＝ｔａｎφとなる。
【００３６】
ｙ＝ｔａｎφ＝ｘ（１−α）／（１＋αｘ2）
であり、電界緩和効果を得ることは、ｙをこの値以上にすることに相当する。
したがって、その条件は、
Ｌを１としたときのフィールドプレート形状比１：ｘ：ｙにおいて
ｙ≧ｘ（１−α）／（１＋αｘ2）
を満たすことに相当する。
【００３７】
例として、θ1＝６０°，α＝１／３として計算すると、ｘ＝√３，ｙ＝１／√３となる。
【００３８】
図３に、ポリシリコンとアルミを利用した、本実施の形態の典型的な構成を示す。
【００３９】
図３を参照して、基板１の表面の一部が掘り下げられている。基板１の表面の掘り下げられた部分に、酸化膜７が設けられている。基板１の表面に、第１フィールドプレート２０が設けられている。酸化膜７の上に、水平方向に延びる部分２１ａを有する第２フィールドプレート２１が設けられている。第２フィールドプレート２１の、水平方向２１ａを除く、他の部分は、第１フィールドプレート２０の上に、層間絶縁膜２３を介在させて重なっている。層間絶縁膜２３の厚みを調節することによって、実施の形態２における上記不等式関係を満たす構造が実現できる。
【００４０】
実施の形態３
実施の形態３は、本発明に係るＤＭＯＳトランジスタのフィールドプレートの形成する方法にかかる。
【００４１】
図４を参照して、シリコン基板１の表面に、ＳｉＮカバー３０を用いて、ＬＯＣＯＳ酸化を行ない、フィールド酸化膜７を形成する。
【００４２】
図５を参照して、フィールド酸化膜７のエッジ部分のみエッチングし、フィールド酸化膜７の端部の一部を、基板１の表面の一部が露出するように削り取る。これは、所定の部分に開口部を有するマスクを用いて、フィールド酸化膜７の端部の一部を選択的にＨＦ水溶液でウエットエッチングすることにより行われる。
【００４３】
図６を参照して、露出した基板１の表面の一部を再酸化する。これは、Ｏ2を流しながら、露出面をドライ酸化すること、あるいは、Ｈ2Ｏを入れて露出面をウエット酸化することにより実現できる。
【００４４】
次に、ＳｉＮカバー３０を除去する。フィールド酸化膜７の再酸化した部分を被覆するように基板１の上にフィールドプレート６ｆを形成する。この方法によって、フィールド酸化膜のエッジ部分の上に形成されたフィールドプレートを、本発明に従った形にすることができる。
【００４５】
なお、図７では、ゲートの端部６ｅがフィールド酸化膜上まで乗り上げている例を示しているが、フィールドプレート６ｆを小さくしたい場合は、ゲートの端部６ｅをフィールド酸化膜７のエッチングされた部分で止めてもよい。
【００４６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４７】
【発明の効果】
以上説明したとおり、この発明に係る半導体装置によれば、段差部での電界集中をなくし、より高耐圧が得られるフィールドプレートを実現することができる。
【００４８】
この発明の他の局面に従う半導体装置の製造方法においては、段差部での電界集中をなくし、より高耐圧が得られるフィールドプレートを有する半導体装置が得られるという効果を奏する。
【図面の簡単な説明】
【図１】 実施の形態１に係る半導体装置のフィールドプレート部分の断面図である。
【図２】 実施の形態２に係る半導体装置のフィールドプレート部分の概念図である。
【図３】 実施の形態２に係る半導体装置の具体的な例を示す図である。
【図４】 実施の形態３に係る半導体装置の製造方法の順序の第１の工程における半導体装置の断面図である。
【図５】 実施の形態３に係る半導体装置の製造方法の順序の第２の工程における半導体装置の断面図である。
【図６】 実施の形態３に係る半導体装置の製造方法の順序の第３の工程における半導体装置の断面図である。
【図７】 実施の形態３に係る半導体装置の製造方法の順序の第４の工程における半導体装置の断面図である。
【図８】 従来の半導体装置の断面図である。
【図９】 従来の半導体装置の問題点を示す図である。
【図１０】 従来の半導体装置の問題点をさらに詳細に説明する図である。
【符号の説明】
１ 基板、６ｆ フィールドプレート、７ フィールド酸化膜。
Claims (8)
- 基板と、
前記基板の上に設けられたフィールドプレートと、を備え、
前記フィールドプレートは、前記基板の表面から下側へ向かって屈曲している段差部分を有しており、
前記基板の表面には、その側壁が斜面である掘り下げられた部分が設けられており、
前記基板の掘り下げられた部分には、その端部の一部が下に向かう斜面である酸化膜が設けられており、
前記フィールドプレートの前記段差部分は、前記酸化膜の前記斜面を被覆するように設けられており、
前記フィールドプレートは、前記段差部分において、以下の不等式を満たす屈曲角度φで下側へ向かって屈曲している、半導体装置。
ｔａｎφ≧ｘ（１−α）／（１＋αｘ2）
上式において、ｘ＝ｔａｎθ1であり、
α＝前記酸化膜の比誘電率／前記基板の比誘電率であり、
θ1は前記掘り下げられた部分の前記斜面と前記基板表面とのなす角度である。 - 前記基板はＳｉ基板であり、前記酸化膜はＳｉＯ2である、請求項１に記載の半導体装置。
- その表面の一部が掘り下げられている基板と、
前記基板の表面の前記掘り下げられた部分に設けられた酸化膜と、
前記基板の上に設けられた第１フィールドプレートと、
前記酸化膜の上に設けられ、水平方向に延びる部分を有する第２フィールドプレートと、
前記第１フィールドプレートと前記第２フィールドプレートの前記水平方向に延びる部分との間の水平方向の距離を１とし、
前記酸化膜の底面の前記基板表面からの深さをｘとし、
前記第２のフィールドプレートの底面の前記基板表面からの深さをｙとしたとき、以下の不等式が成立する半導体装置。
ｙ≧ｘ（１−α）（１＋αｘ2）
（上式において、α＝前記酸化膜の比誘電率／前記基板の比誘電率である。） - 前記基板はＳｉで形成されており、前記酸化膜はＳｉＯ2で形成されている、請求項３に記載の半導体装置。
- 前記第２フィールドプレートの他の部分は、前記第１フィールドプレートの上に層間絶縁膜を介在させて重なっている、請求項３に記載の半導体装置。
- 前記第１フィールドプレートと前記第２フィールドプレートは一体化している、請求項３に記載の半導体装置。
- 基板の表面にＬＯＣＯＳ法によりフィールド酸化膜を形成する第１工程と、
前記フィールド酸化膜の端部の一部を前記基板の表面の一部が露出するように削り取る第２工程と、
前記第２工程において露出した前記基板の表面の一部を再酸化する第３工程と、
前記フィールド酸化膜の再酸化した部分を被覆するように前記基板の上にフィールドプレートを形成する第４工程と、を備えた半導体装置の製造方法。 - 前記方法は、二重拡散ＭＯＳトランジスタの製造方法に適用される、請求項７に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000281238A JP4667572B2 (ja) | 2000-09-18 | 2000-09-18 | 半導体装置およびその製造方法 |
| US09/799,577 US6515349B2 (en) | 2000-09-18 | 2001-03-07 | Semiconductor device and process for the same |
| DE10111708A DE10111708B4 (de) | 2000-09-18 | 2001-03-12 | Halbleitervorrichtung und Herstellungsverfahren für dieselbe |
| TW090112353A TW508631B (en) | 2000-09-18 | 2001-05-23 | Semiconductor device and process for the same |
| KR10-2001-0028637A KR100414318B1 (ko) | 2000-09-18 | 2001-05-24 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000281238A JP4667572B2 (ja) | 2000-09-18 | 2000-09-18 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002094045A JP2002094045A (ja) | 2002-03-29 |
| JP4667572B2 true JP4667572B2 (ja) | 2011-04-13 |
Family
ID=18765927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000281238A Expired - Lifetime JP4667572B2 (ja) | 2000-09-18 | 2000-09-18 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6515349B2 (ja) |
| JP (1) | JP4667572B2 (ja) |
| KR (1) | KR100414318B1 (ja) |
| DE (1) | DE10111708B4 (ja) |
| TW (1) | TW508631B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8296792B2 (en) | 2000-04-24 | 2012-10-23 | Tvworks, Llc | Method and system to provide interactivity using an interactive channel bug |
| US8936101B2 (en) | 2008-07-17 | 2015-01-20 | Halliburton Energy Services, Inc. | Interventionless set packer and setting method for same |
| US7702995B2 (en) | 2000-04-24 | 2010-04-20 | TVWorks, LLC. | Method and system for transforming content for execution on multiple platforms |
| US9788058B2 (en) * | 2000-04-24 | 2017-10-10 | Comcast Cable Communications Management, Llc | Method and system for automatic insertion of interactive TV triggers into a broadcast data stream |
| US8935719B2 (en) | 2011-08-25 | 2015-01-13 | Comcast Cable Communications, Llc | Application triggering |
| US9414114B2 (en) | 2013-03-13 | 2016-08-09 | Comcast Cable Holdings, Llc | Selective interactivity |
| US11076205B2 (en) | 2014-03-07 | 2021-07-27 | Comcast Cable Communications, Llc | Retrieving supplemental content |
| US11380776B2 (en) * | 2020-09-29 | 2022-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Field-effect transistor device with gate spacer structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125468A (ja) * | 1988-06-16 | 1990-05-14 | Hyundai Electron Ind Co Ltd | 高電圧用半導体素子およびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE58905356D1 (de) * | 1988-05-11 | 1993-09-30 | Siemens Ag | MOS-Halbleiterbauelement für hohe Sperrspannung. |
| US6064086A (en) * | 1995-08-24 | 2000-05-16 | Kabushiki Kaisha Toshiba | Semiconductor device having lateral IGBT |
| US5648671A (en) * | 1995-12-13 | 1997-07-15 | U S Philips Corporation | Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile |
| US6054752A (en) * | 1997-06-30 | 2000-04-25 | Denso Corporation | Semiconductor device |
| US6221737B1 (en) * | 1999-09-30 | 2001-04-24 | Philips Electronics North America Corporation | Method of making semiconductor devices with graded top oxide and graded drift region |
-
2000
- 2000-09-18 JP JP2000281238A patent/JP4667572B2/ja not_active Expired - Lifetime
-
2001
- 2001-03-07 US US09/799,577 patent/US6515349B2/en not_active Expired - Lifetime
- 2001-03-12 DE DE10111708A patent/DE10111708B4/de not_active Expired - Lifetime
- 2001-05-23 TW TW090112353A patent/TW508631B/zh not_active IP Right Cessation
- 2001-05-24 KR KR10-2001-0028637A patent/KR100414318B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125468A (ja) * | 1988-06-16 | 1990-05-14 | Hyundai Electron Ind Co Ltd | 高電圧用半導体素子およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002094045A (ja) | 2002-03-29 |
| KR100414318B1 (ko) | 2004-01-07 |
| DE10111708B4 (de) | 2006-02-23 |
| KR20020021977A (ko) | 2002-03-23 |
| US6515349B2 (en) | 2003-02-04 |
| US20020053719A1 (en) | 2002-05-09 |
| DE10111708A1 (de) | 2002-08-01 |
| TW508631B (en) | 2002-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437386B1 (en) | Method for creating thick oxide on the bottom surface of a trench structure in silicon | |
| US6875657B2 (en) | Method of fabricating trench MIS device with graduated gate oxide layer | |
| US7009247B2 (en) | Trench MIS device with thick oxide layer in bottom of gate contact trench | |
| JP4184270B2 (ja) | トレンチゲートｍｏｓｆｅｔにおける端部終端 | |
| JP2751612B2 (ja) | 縦型パワートランジスタ及びその製造方法 | |
| US8242557B2 (en) | Trench gate type transistor | |
| TWI669817B (zh) | 積體晶片及其形成方法 | |
| JP4667572B2 (ja) | 半導体装置およびその製造方法 | |
| US5895246A (en) | Method of making semiconductor device with air gap between the gate electrode and substrate during processing | |
| JP4299665B2 (ja) | 活性トレンチコーナおよび厚底の酸化物を備えたトレンチｍｉｓデバイス、ならびにこれを製造する方法 | |
| JP2022180663A (ja) | 半導体装置 | |
| TWI708282B (zh) | 完全矽化閘控裝置及其形成方法 | |
| US20070210377A1 (en) | Semiconductor device and fabricating method thereof | |
| JP3893040B2 (ja) | トレンチ型ｍｏｓｆｅｔの製造方法 | |
| JPH04348038A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| US20240136413A1 (en) | Laterally diffused metal oxide semiconductor device and preparation method therefor | |
| WO2024012430A1 (zh) | 沟槽型双扩散金属氧化物半导体器件及其制造方法 | |
| JPH05275691A (ja) | 半導体装置及びその製造方法 | |
| CN113224165B (zh) | Ldmos器件及其制作方法 | |
| KR100298194B1 (ko) | 트렌치 게이트 구조를 갖는 전력소자 | |
| KR100234692B1 (ko) | 트랜지스터 및 그 제조방법 | |
| TW437089B (en) | Semiconductor device with isolated gate | |
| TWI802320B (zh) | 半導體結構以及閘極結構的製造方法 | |
| TWI676289B (zh) | 半導體裝置及其製造方法 | |
| US20060145259A1 (en) | Fin field-effect transistor and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4667572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |