JP4184270B2 - トレンチゲートｍｏｓｆｅｔにおける端部終端 - Google Patents
トレンチゲートｍｏｓｆｅｔにおける端部終端 Download PDFInfo
- Publication number
- JP4184270B2 JP4184270B2 JP2003527804A JP2003527804A JP4184270B2 JP 4184270 B2 JP4184270 B2 JP 4184270B2 JP 2003527804 A JP2003527804 A JP 2003527804A JP 2003527804 A JP2003527804 A JP 2003527804A JP 4184270 B2 JP4184270 B2 JP 4184270B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- transistor
- field plate
- peripheral
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002093 peripheral effect Effects 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 23
- 230000005684 electric field Effects 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 239000003989 dielectric material Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002028 premature Effects 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、セル構造トレンチゲートFETと、それを形成する方法に関する。
【０００２】
【従来の技術】
本出願人の以前の出願WO 01/08226は、セル構造トレンチゲートMOSFETデバイスにおける端部終端について説明していて、この出願の内容は参考文献として本文書に組み込まれている。この発明によると、トランジスタセルの配列を有する半導体本体を有するセル構造トレンチゲートMOSFETにおいて、セルが、配列の中と配列の周辺部付近が誘電体材料によってライニングされたトレンチ（溝）のパターンによってその境界が形成される。配列のトレンチは、本体の表面から第一導電型の本体リージョンを経て、反対の第二導電型の基層のドレインドリフトリージョンに延在する。配列のトレンチの中の誘電体材料は、本体リージョンに隣接するゲート誘電体層を形成する。ゲート誘電体層上のゲート電極は、導電状態において本体の表面のソースリージョンからトランジスタのドレインドリフトリージョンまでの伝導チャネルにおける電流の流れを制御するための、配列のトレンチの中のトレンチゲートを形成する。空乏層は、トランジスタの遮断状態において、本体リージョンを有するpn接合からと、トレンチゲートから、ドレインドリフトリージョンの中に形成される。このトランジスタにおいては、空乏層の中の高電界点、特に配列の周辺部において、早期の破壊が起こることがある。
【０００３】
WO 01/08226は、周辺部トレンチの中の誘電体材料上に電界板(field plate)を設けることによって、このようなトランジスタの早期の破壊の問題に対処している。この誘電体材料は、配列のトレンチの中のゲート誘電体層より厚い誘電体層を形成する。電界板は、トランジスタのソースまたはトレンチゲートに接続される。電界板は、トレンチの内壁上に存在するため、外側の本体周辺部の方向ではなく内側のセル構造配列の方向に作用し、外壁に作用しない。この電界板を配置することにより、空乏層の中の高電界点、特にセル構造配列の周辺部において起こりうる早期の破壊の危険性が減少した。
【０００４】
【課題を解決するための手段】
本発明の目的は、WO 01/08226によって達成された以上の破壊電圧に関し、さらなる改良を行うことである。
【０００５】
本発明の第一の観点によると、複数のトランジスタセルの配列を有する半導体本体を有するセル構造トレンチゲート電界効果トランジスタであって、前記複数のセルが、前記配列の周辺部付近が誘電体材料によってライニングされた複数の周辺部トレンチのパターンによってその境界が形成され、前記周辺部トレンチが、前記トランジスタの能動領域に近い方の内壁と、前記トランジスタの端部に近い方の外壁とを有し、当該内壁および外壁それぞれが、前記誘電体材料上に位置する電界板を有し、かつ、前記周辺部トレンチの前記内壁上の前記電界板が、前記トランジスタのトレンチゲートに接続されていることを特徴とする。
【０００７】
外壁上の電界板は、電位的に浮動させることができる。
【０００８】
これにより、利点として、トランジスタの破壊電圧が高まる。
【０００９】
前記周辺部トレンチは、前記内壁および外壁上の前記電界板の間に誘電体材料を含むことができる。
【００１０】
当該周辺部トレンチそれぞれは、当該内壁上に電界板を有し、かつ、当該外壁上に電界板を有することができる。
【００１１】
トランジスタは、トレンチゲートMOSFETであることが望ましい。トランジスタは、自己整合トランジスタを形成する自己整合プロセスによって製造されることが望ましい。
【００１２】
電界板は、ポリシリコンから形成することが望ましいが、金属から形成してもよい。
【００１３】
周辺部トレンチの中の誘電体は、トランジスタの能動領域におけるゲート誘電体より厚くてもよい。
【００１４】
トランジスタセルは、六角形セルまたは正方形セルであることが望ましい。周辺部トレンチの形状は、六角形セルまたは正方形セルであることが望ましい。
【００１６】
本発明の第二の観点によると、トレンチゲート電界効果トランジスタを製造する方法であって、当該方法は、半導体本体上に複数のトランジスタセルの配列を形成するステップと、前記複数のトランジスタセルの配列の周辺部付近にパターン化された複数の周辺部トレンチを形成するステップと、前記周辺部トレンチを誘電体材料によってライニングするステップと、前記配列に近い方の前記周辺部トレンチの内壁上に内側電界板を形成するステップと、前記トランジスタの端部に近い方の前記周辺部トレンチの外壁上に外側電界板を形成するステップと、前記内側電界板を前記トランジスタのトレンチゲートに接続するステップとを備えたことを特徴とする。
【００１７】
前記内側電界板を形成するステップと前記外側電界板を形成するステップとが、自己整合により実行されることが望ましい。
【００１８】
前記内側電界板を形成するステップは、前記周辺部トレンチに導電層（ポリシリコンでよい）を蒸着することによって実行されることが望ましい。前記内側電界板を形成するステップの後に、前記導電層を異方的にエッチングすることによって、前記周辺部トレンチの底からと、前記周辺部トレンチのパターンの上面から前記導電層を取り除くことが望ましい。
【００１９】
これにより、利点として、導電層が周辺部トレンチの側壁上に残る。
【００２０】
前記トレンチゲートと前記トレンチ接続層の材料は、前記周辺部トレンチの中と前記周辺部トレンチのパターンの上面の上に蒸着できる。次いで、前記材料を前記周辺部トレンチからエッチングすることによって除去して、前記内側および外側の電界板を形成する導電層（前の層よりも薄いことが望ましい）とすることができる。
【００２１】
本文書に開示される特徴のすべては、上記の任意の観点との任意の組合せとして組み合わせることができる。
【００２２】
【発明を実施するための形態】
本発明の1つの具体的な実施例について、添付の図面を参照しながら例として以下に説明する。
【００２３】
トレンチMOSFETデバイスにおけるいわゆるRESURF技術（reduced surface field技術としても知られている）では、端部終端が問題であり、なぜなら破壊電圧が低いためである。MOSFETデバイスの能動領域の端部における早期の破壊を避けるために、WO 01/08226に説明されているように、ゲートに接続される端部電界板が提案されている。RESURF条件を使用するためには、小さいセルピッチが必要であり、これを達成するために、自己整合プロセスを使用できるが、小さいセルピッチを得るために他のオプションが存在する。
【００２４】
自己整合式RESURFトレンチゲートMOSプロセスにおいて端部電界板を製作する方法について、以下に説明する。RESURFトレンチゲートMOSFETは、高ドーピング濃度のドレイン電極リージョン43の上に低ドーピング濃度のドレインドリフトリージョン14を有するシリコン基板に形成される点において、WO 01/08226に説明されているものと類似する。RESURF作用における低ドーピング濃度のドリフトリージョン14の役割に関しては、WO 01/08226に詳細に説明されている。
【００２５】
最初に、相対的に厚い（例：500ナノメートル）熱酸化物層10を成長させ、その後、これを、トレンチ網を定義するためのハードマスクにパターン化しかつエッチングする。この例においては、トレンチ網は、（図に示されている）六角形、または正方形のトレンチ網から成る。このトレンチ網をエッチングした後、酸化物（例：トレンチ幅が400ナノメートル以上の200Vデバイスの場合には200ナノメートルの酸化物）を蒸着する。
【００２６】
次に、トレンチを相対的に厚い酸化物で覆い、次に、トレンチにポリシリコン16を満たす。このポリシリコン層16の厚さは、トレンチを十分に満たし、かつ、このプロセスにおいて後から第二ポリシリコン層と共にエッチングにより削るときにゲート接続のためのボンド経路(bond path)としてポリシリコンの一部を残せるだけの厚さである必要がある。
【００２７】
その後、このプロセスにおいて後からP本体プロフィール(P-body profile)を拡散させる深さまで、マスクを使用してポリシリコン層をエッチングにより削る。プロセスにおけるこの段階は、図1に示されていて、この図は、シリコン基板14上に形成されるトレンチ網12a、12b、12cを定義する熱酸化物層10を示す。ポリシリコン16は、図1の左側の2つのトレンチ12a（能動領域におけるトレンチを形成する）の底に存在し、図1の右側のトレンチ12b／c（後述されるように、それぞれ、ボンドパッドの下のトレンチと、電界板を含む終端トレンチとを形成する）を完全に満たし、かつこれら右側のトレンチ12b／cの上に形成される。
【００２８】
次いで、トレンチ12aにおける厚い熱酸化物10を、ウェットエッチングによって削り、ゲート酸化物を形成する。次に、異方性酸化物エッチングを使用して、ポリシリコン16の上のゲート酸化物の一部をエッチングする。その結果、図2に示されているように、左側のトレンチ12aの側壁18にのみゲート酸化物10が残る。
【００２９】
この後、図3に示されているように、左側の2つのトレンチ12aを満たし、かつ第一ポリシリコン層16を覆うように、第二ポリシリコン層20を蒸着する。
【００３０】
次に、図4に示されているように、シリコン14と厚い酸化物10の第一層との境界まで、第二ポリシリコン層20をエッチングにより削る。次いで、図4に示されているように、相対的に薄い窒化物層22を蒸着する。
【００３１】
図5は、マスクを使用して薄い窒化物層22をエッチングにより削ることにより、右側のトレンチ12cが現れたところを示し、これらのトレンチは終端または周辺部リージョンを形成する。次に、デバイスの端部における窒化物の存在しない領域を、ポリシリコンエッチングによってエッチングし、従って、右側の3つのトレンチには酸化物10のみが残る。その後、デバイスの端部に電界板24（スペーサとも呼ばれる）を形成するために、相対的に薄いポリシリコン層26を蒸着し、異方的にエッチングする。このエッチング後に図5に示されているように電界板24を形成するためには、電界板24がデバイスの上部と接触しないように、相対的に長いエッチング時間が必要であり、電界板24の上部は、シリコン14と厚い酸化物10の第一層の間の境界付近に位置する必要がある。この結果、トレンチ網が六角形のユニットセルまたは正方形のユニットセルのいずれかによって形成される場合には（なぜなら六角形または正方形のセルは互いに隙間なく隣接する閉じた多角形を形成するため）、能動領域（すなわち図5における左側）に最も近い電界板のみがゲートトレンチ網12aに接続される。各トレンチ12cの右側の電界板24は、浮動状態に残される。
【００３２】
次の段階は、相対的に厚い酸化物層28を蒸着し、次に、図6に示されているように、窒化物層22までエッチングにより削る。この時点で、電界板24を含むトレンチ12が絶縁される。
【００３３】
その後、図7に示されているように、窒化物層22をエッチングにより除去し、能動領域（図1〜8における左側の2つのトレンチ12a）を定義するマスクによって酸化物10／28をエッチングする。その後、能動領域にP本体30とソース32（図8参照）を注入して拡散させる。
【００３４】
能動セルは、ポリシリコンゲート・ボンドパッド16の下に形成してもよい。その場合、トレンチは能動タイプ（12aと12b）のみと、電界板12cを含むトレンチになる。
【００３５】
これ以降の処理は、知られている自己整合プロセスフローに説明されているものと同じである。すなわち、TEOSを蒸着し、スペーサ（およびボンド経路接触穴）をエッチングしてAPトレンチを定義し、APトレンチをエッチングし、AP接点の注入と焼きなまし(anneal)を行い、金属化を行って金属をパターン化する。
【００３６】
上述されている実施例においては、能動素子領域と端部終端の両方において、隣接するトレンチの間隔が非常に近いため、デバイスのオフ状態において中間ドレインドリフト領域が完全に空乏状態になり、電界が低減する（RESURFとして知られている）。
【００３７】
内側と外側の電界板24の分離は、終端トレンチ12cの内壁および外壁のそれぞれの位置によって達成される。これは、上述されているように、トレンチの終端領域に薄い導電層26（この例においてはポリシリコン）を蒸着し、次にこの層を異方的に（すなわち縦に）エッチングして、トレンチの底13からとトレンチ領域の上面から導電層26を取り除き、その一方でトレンチの側壁18上に導電層を残すことによって、自己整合式に容易に達成される。
【００３８】
通常、電界板トレンチ12cは、ゲート誘電体より厚い誘電体によってライニングする。また、ゲートトレンチ12bも、この厚い誘電体によってライニングしてもよい。
【００３９】
本文書に開示されているデバイス構造とその製造プロセスは、自己整合式の製造方法のみならず、トレンチゲート能動トランジスタセルを形成するための他の各種のプロセスとも互換性がある。
【００４０】
上述されている製造方法においては、トレンチ網を定義するハードマスク10は、厚い酸化物層である。他のプロセスにおいては、トレンチ網を定義するマスク用に窒化シリコンが望ましいことがある。本発明による方法においては、このような変更も可能である。この変更においては、トレンチ網を定義するハードマスク10は、厚い窒化物層である。この場合には、図4の段階において薄い窒化物層22の代わりに厚い酸化物層を蒸着する。次に、この酸化物層（厚い窒化物ハードマスク10のトレンチエッチウィンドウ(trench-etch windows)を十分に満たすだけの厚さ）を、厚い窒化物マスク10の窒化物の表面までエッチングにより削る。これにより、酸化物は、能動素子トレンチ12aの上の厚い窒化物ハードマスク10のトレンチエッチウィンドウを満たした状態に残り、従って、トレンチゲート20の上のキャッピング絶縁体(capping insulator)を形成する。図8の段階において能動領域から酸化物ハードマスク10をエッチングにより除去するとき、能動領域以外の露出している酸化物をマスクする必要があった。しかしながら、この変更された方法においては、能動領域から窒化物ハードマスク10をエッチングにより除去するときに、能動領域以外の露出している酸化物をマスクする必要はない。
【００４１】
上述されている特定の例は、nチャネルデバイスであり、このデバイスにおいては、ソースリージョン32とドリフト／ドレインリージョン14／43がn導電型であり、リージョン30がp型であり、トレンチゲート20に起因して電子反転チャネル(electron inversion channel)が能動領域30に生じる。反対の導電型ドーパントを使用することにより、本発明による方法によってpチャネルデバイスを製造できる。この場合には、ソースリージョン32とドリフト／ドレインリージョン14／43がp導電型であり、リージョン30がn型であり、トレンチゲート20に起因してホール反転チャネル(hole inversion channel)が能動領域30に生じる。
【００４２】
これらのセル構造トレンチゲートの実施例を要約すると、半導体本体のセル構造領域に能動素子セルを有する半導体デバイスであって、このデバイスにおいて、各能動素子セル12aが、表面に隣接するソースリージョン32と、第一導電型である基層のドリフト／ドレインリージョン14／43との間に、第二導電型のチャネル収容リージョン30を有し、トレンチゲート20を収容する絶縁されたゲートトレンチ12aが、ソースリージョン32からチャネル収容リージョン30を経て基層のドリフト／ドレインリージョン14／43に延在し、トレンチゲート20が、ゲートトレンチの側壁における中間ゲート誘電体層18によってチャネル収容リージョン30に誘電的に(dielectrically)結合され、かつ、能動セル構造領域を超えたところに、終端トレンチ構造内に内側および外側の電界板を有する端部構造が存在する、半導体デバイスが設けられる。
【００４３】
本発明の開示を読めば、当業者には、別のバリエーションと変更が明らかであろう。このようなバリエーションと変更には、半導体デバイスの製造においてすでに知られていて、かつ本文書においてすでに説明されている特徴の代わりに、または特徴に加えて使用できるものと同等の特徴およびその他の特徴が含まれる。本発明は、（トレンチゲートタイプの代わりに）平面的なDMOSタイプのパワーMOSFETに適用でき、すなわち、MOSゲートを（トレンチの中ではなく）本体表面上の誘電体層の上に位置させることができる。本発明は、他の半導体デバイス、例えば（MOSFETではなく）バイポーラトランジスタに適用して、同様の問題を解決することができる。このようなデバイスの能動素子領域は、セル構造またはセル構造でなくてよい。従って、本発明は、一般に、端部終端構造の中に電界板を設けるために使用できる。
【００４４】
本出願においては、請求項は特徴の特定の組合せにおいて作成されているが、本発明の開示の範囲には、本文書に明示的または暗黙的に開示されている新規の機能または特徴の新規の組合せ、またはその一般化についても、これらが本出願においていずれかの請求項に請求されているものと同じ発明に関するか否かに関係なく、かつこれらが本発明が軽減するのと同じ技術問題のいずれかまたはすべてを軽減するか否かに関係なく、含まれることが理解されるものとする。
【００４５】
従って、出願人は、本出願または本出願から派生するさらなる出願の審査の間に、このような特徴および／またはこのような特徴の組合せに関して、新しい請求項を作成することがあることを通告する。
【図面の簡単な説明】
【図１】 本発明の第一実施例の生産における第一段階の線図的な横断面図である。
【図２】 図1と同様の図であり、第一実施例の生産における第二段階の線図的な側面図を示す。
【図３】 第一実施例の生産における第三段階の線図的な側面図を示す。
【図４】 第一実施例の生産における第四段階の線図的な側面図を示す。
【図５】 第一実施例の生産における第五段階の線図的な側面図を示す。
【図６】 第一実施例の生産における第六段階の線図的な側面図を示す。
【図７】 第一実施例の生産における第七段階の線図的な側面図を示す。
【図８】 第一実施例の生産における第八段階の線図的な側面図を示す。
【図９】 第一実施例の生産における第四段階を示す、上から見た線図である。
【図１０】 第一実施例の生産における第五段階を示す、上から見た線図である。
【図１１】 いくつかの電界板がゲート網に接続され、いくつかの電界板が浮動状態であることを示す、上から見た線図である。
【符号の説明】
10 熱酸化物層
12a、12b、12c トレンチ網
14 シリコン基板
16 ポリシリコン層
18 側壁
20 第二ポリシリコン層
22 窒化物層
24 電界板
26 ポリシリコン層
28 酸化物層
30 能動領域
32 ソース
43 ドレイン電極リージョン
【発明が属する技術分野】
本発明は、セル構造トレンチゲートFETと、それを形成する方法に関する。
【０００２】
【従来の技術】
本出願人の以前の出願WO 01/08226は、セル構造トレンチゲートMOSFETデバイスにおける端部終端について説明していて、この出願の内容は参考文献として本文書に組み込まれている。この発明によると、トランジスタセルの配列を有する半導体本体を有するセル構造トレンチゲートMOSFETにおいて、セルが、配列の中と配列の周辺部付近が誘電体材料によってライニングされたトレンチ（溝）のパターンによってその境界が形成される。配列のトレンチは、本体の表面から第一導電型の本体リージョンを経て、反対の第二導電型の基層のドレインドリフトリージョンに延在する。配列のトレンチの中の誘電体材料は、本体リージョンに隣接するゲート誘電体層を形成する。ゲート誘電体層上のゲート電極は、導電状態において本体の表面のソースリージョンからトランジスタのドレインドリフトリージョンまでの伝導チャネルにおける電流の流れを制御するための、配列のトレンチの中のトレンチゲートを形成する。空乏層は、トランジスタの遮断状態において、本体リージョンを有するpn接合からと、トレンチゲートから、ドレインドリフトリージョンの中に形成される。このトランジスタにおいては、空乏層の中の高電界点、特に配列の周辺部において、早期の破壊が起こることがある。
【０００３】
WO 01/08226は、周辺部トレンチの中の誘電体材料上に電界板(field plate)を設けることによって、このようなトランジスタの早期の破壊の問題に対処している。この誘電体材料は、配列のトレンチの中のゲート誘電体層より厚い誘電体層を形成する。電界板は、トランジスタのソースまたはトレンチゲートに接続される。電界板は、トレンチの内壁上に存在するため、外側の本体周辺部の方向ではなく内側のセル構造配列の方向に作用し、外壁に作用しない。この電界板を配置することにより、空乏層の中の高電界点、特にセル構造配列の周辺部において起こりうる早期の破壊の危険性が減少した。
【０００４】
【課題を解決するための手段】
本発明の目的は、WO 01/08226によって達成された以上の破壊電圧に関し、さらなる改良を行うことである。
【０００５】
本発明の第一の観点によると、複数のトランジスタセルの配列を有する半導体本体を有するセル構造トレンチゲート電界効果トランジスタであって、前記複数のセルが、前記配列の周辺部付近が誘電体材料によってライニングされた複数の周辺部トレンチのパターンによってその境界が形成され、前記周辺部トレンチが、前記トランジスタの能動領域に近い方の内壁と、前記トランジスタの端部に近い方の外壁とを有し、当該内壁および外壁それぞれが、前記誘電体材料上に位置する電界板を有し、かつ、前記周辺部トレンチの前記内壁上の前記電界板が、前記トランジスタのトレンチゲートに接続されていることを特徴とする。
【０００７】
外壁上の電界板は、電位的に浮動させることができる。
【０００８】
これにより、利点として、トランジスタの破壊電圧が高まる。
【０００９】
前記周辺部トレンチは、前記内壁および外壁上の前記電界板の間に誘電体材料を含むことができる。
【００１０】
当該周辺部トレンチそれぞれは、当該内壁上に電界板を有し、かつ、当該外壁上に電界板を有することができる。
【００１１】
トランジスタは、トレンチゲートMOSFETであることが望ましい。トランジスタは、自己整合トランジスタを形成する自己整合プロセスによって製造されることが望ましい。
【００１２】
電界板は、ポリシリコンから形成することが望ましいが、金属から形成してもよい。
【００１３】
周辺部トレンチの中の誘電体は、トランジスタの能動領域におけるゲート誘電体より厚くてもよい。
【００１４】
トランジスタセルは、六角形セルまたは正方形セルであることが望ましい。周辺部トレンチの形状は、六角形セルまたは正方形セルであることが望ましい。
【００１６】
本発明の第二の観点によると、トレンチゲート電界効果トランジスタを製造する方法であって、当該方法は、半導体本体上に複数のトランジスタセルの配列を形成するステップと、前記複数のトランジスタセルの配列の周辺部付近にパターン化された複数の周辺部トレンチを形成するステップと、前記周辺部トレンチを誘電体材料によってライニングするステップと、前記配列に近い方の前記周辺部トレンチの内壁上に内側電界板を形成するステップと、前記トランジスタの端部に近い方の前記周辺部トレンチの外壁上に外側電界板を形成するステップと、前記内側電界板を前記トランジスタのトレンチゲートに接続するステップとを備えたことを特徴とする。
【００１７】
前記内側電界板を形成するステップと前記外側電界板を形成するステップとが、自己整合により実行されることが望ましい。
【００１８】
前記内側電界板を形成するステップは、前記周辺部トレンチに導電層（ポリシリコンでよい）を蒸着することによって実行されることが望ましい。前記内側電界板を形成するステップの後に、前記導電層を異方的にエッチングすることによって、前記周辺部トレンチの底からと、前記周辺部トレンチのパターンの上面から前記導電層を取り除くことが望ましい。
【００１９】
これにより、利点として、導電層が周辺部トレンチの側壁上に残る。
【００２０】
前記トレンチゲートと前記トレンチ接続層の材料は、前記周辺部トレンチの中と前記周辺部トレンチのパターンの上面の上に蒸着できる。次いで、前記材料を前記周辺部トレンチからエッチングすることによって除去して、前記内側および外側の電界板を形成する導電層（前の層よりも薄いことが望ましい）とすることができる。
【００２１】
本文書に開示される特徴のすべては、上記の任意の観点との任意の組合せとして組み合わせることができる。
【００２２】
【発明を実施するための形態】
本発明の1つの具体的な実施例について、添付の図面を参照しながら例として以下に説明する。
【００２３】
トレンチMOSFETデバイスにおけるいわゆるRESURF技術（reduced surface field技術としても知られている）では、端部終端が問題であり、なぜなら破壊電圧が低いためである。MOSFETデバイスの能動領域の端部における早期の破壊を避けるために、WO 01/08226に説明されているように、ゲートに接続される端部電界板が提案されている。RESURF条件を使用するためには、小さいセルピッチが必要であり、これを達成するために、自己整合プロセスを使用できるが、小さいセルピッチを得るために他のオプションが存在する。
【００２４】
自己整合式RESURFトレンチゲートMOSプロセスにおいて端部電界板を製作する方法について、以下に説明する。RESURFトレンチゲートMOSFETは、高ドーピング濃度のドレイン電極リージョン43の上に低ドーピング濃度のドレインドリフトリージョン14を有するシリコン基板に形成される点において、WO 01/08226に説明されているものと類似する。RESURF作用における低ドーピング濃度のドリフトリージョン14の役割に関しては、WO 01/08226に詳細に説明されている。
【００２５】
最初に、相対的に厚い（例：500ナノメートル）熱酸化物層10を成長させ、その後、これを、トレンチ網を定義するためのハードマスクにパターン化しかつエッチングする。この例においては、トレンチ網は、（図に示されている）六角形、または正方形のトレンチ網から成る。このトレンチ網をエッチングした後、酸化物（例：トレンチ幅が400ナノメートル以上の200Vデバイスの場合には200ナノメートルの酸化物）を蒸着する。
【００２６】
次に、トレンチを相対的に厚い酸化物で覆い、次に、トレンチにポリシリコン16を満たす。このポリシリコン層16の厚さは、トレンチを十分に満たし、かつ、このプロセスにおいて後から第二ポリシリコン層と共にエッチングにより削るときにゲート接続のためのボンド経路(bond path)としてポリシリコンの一部を残せるだけの厚さである必要がある。
【００２７】
その後、このプロセスにおいて後からP本体プロフィール(P-body profile)を拡散させる深さまで、マスクを使用してポリシリコン層をエッチングにより削る。プロセスにおけるこの段階は、図1に示されていて、この図は、シリコン基板14上に形成されるトレンチ網12a、12b、12cを定義する熱酸化物層10を示す。ポリシリコン16は、図1の左側の2つのトレンチ12a（能動領域におけるトレンチを形成する）の底に存在し、図1の右側のトレンチ12b／c（後述されるように、それぞれ、ボンドパッドの下のトレンチと、電界板を含む終端トレンチとを形成する）を完全に満たし、かつこれら右側のトレンチ12b／cの上に形成される。
【００２８】
次いで、トレンチ12aにおける厚い熱酸化物10を、ウェットエッチングによって削り、ゲート酸化物を形成する。次に、異方性酸化物エッチングを使用して、ポリシリコン16の上のゲート酸化物の一部をエッチングする。その結果、図2に示されているように、左側のトレンチ12aの側壁18にのみゲート酸化物10が残る。
【００２９】
この後、図3に示されているように、左側の2つのトレンチ12aを満たし、かつ第一ポリシリコン層16を覆うように、第二ポリシリコン層20を蒸着する。
【００３０】
次に、図4に示されているように、シリコン14と厚い酸化物10の第一層との境界まで、第二ポリシリコン層20をエッチングにより削る。次いで、図4に示されているように、相対的に薄い窒化物層22を蒸着する。
【００３１】
図5は、マスクを使用して薄い窒化物層22をエッチングにより削ることにより、右側のトレンチ12cが現れたところを示し、これらのトレンチは終端または周辺部リージョンを形成する。次に、デバイスの端部における窒化物の存在しない領域を、ポリシリコンエッチングによってエッチングし、従って、右側の3つのトレンチには酸化物10のみが残る。その後、デバイスの端部に電界板24（スペーサとも呼ばれる）を形成するために、相対的に薄いポリシリコン層26を蒸着し、異方的にエッチングする。このエッチング後に図5に示されているように電界板24を形成するためには、電界板24がデバイスの上部と接触しないように、相対的に長いエッチング時間が必要であり、電界板24の上部は、シリコン14と厚い酸化物10の第一層の間の境界付近に位置する必要がある。この結果、トレンチ網が六角形のユニットセルまたは正方形のユニットセルのいずれかによって形成される場合には（なぜなら六角形または正方形のセルは互いに隙間なく隣接する閉じた多角形を形成するため）、能動領域（すなわち図5における左側）に最も近い電界板のみがゲートトレンチ網12aに接続される。各トレンチ12cの右側の電界板24は、浮動状態に残される。
【００３２】
次の段階は、相対的に厚い酸化物層28を蒸着し、次に、図6に示されているように、窒化物層22までエッチングにより削る。この時点で、電界板24を含むトレンチ12が絶縁される。
【００３３】
その後、図7に示されているように、窒化物層22をエッチングにより除去し、能動領域（図1〜8における左側の2つのトレンチ12a）を定義するマスクによって酸化物10／28をエッチングする。その後、能動領域にP本体30とソース32（図8参照）を注入して拡散させる。
【００３４】
能動セルは、ポリシリコンゲート・ボンドパッド16の下に形成してもよい。その場合、トレンチは能動タイプ（12aと12b）のみと、電界板12cを含むトレンチになる。
【００３５】
これ以降の処理は、知られている自己整合プロセスフローに説明されているものと同じである。すなわち、TEOSを蒸着し、スペーサ（およびボンド経路接触穴）をエッチングしてAPトレンチを定義し、APトレンチをエッチングし、AP接点の注入と焼きなまし(anneal)を行い、金属化を行って金属をパターン化する。
【００３６】
上述されている実施例においては、能動素子領域と端部終端の両方において、隣接するトレンチの間隔が非常に近いため、デバイスのオフ状態において中間ドレインドリフト領域が完全に空乏状態になり、電界が低減する（RESURFとして知られている）。
【００３７】
内側と外側の電界板24の分離は、終端トレンチ12cの内壁および外壁のそれぞれの位置によって達成される。これは、上述されているように、トレンチの終端領域に薄い導電層26（この例においてはポリシリコン）を蒸着し、次にこの層を異方的に（すなわち縦に）エッチングして、トレンチの底13からとトレンチ領域の上面から導電層26を取り除き、その一方でトレンチの側壁18上に導電層を残すことによって、自己整合式に容易に達成される。
【００３８】
通常、電界板トレンチ12cは、ゲート誘電体より厚い誘電体によってライニングする。また、ゲートトレンチ12bも、この厚い誘電体によってライニングしてもよい。
【００３９】
本文書に開示されているデバイス構造とその製造プロセスは、自己整合式の製造方法のみならず、トレンチゲート能動トランジスタセルを形成するための他の各種のプロセスとも互換性がある。
【００４０】
上述されている製造方法においては、トレンチ網を定義するハードマスク10は、厚い酸化物層である。他のプロセスにおいては、トレンチ網を定義するマスク用に窒化シリコンが望ましいことがある。本発明による方法においては、このような変更も可能である。この変更においては、トレンチ網を定義するハードマスク10は、厚い窒化物層である。この場合には、図4の段階において薄い窒化物層22の代わりに厚い酸化物層を蒸着する。次に、この酸化物層（厚い窒化物ハードマスク10のトレンチエッチウィンドウ(trench-etch windows)を十分に満たすだけの厚さ）を、厚い窒化物マスク10の窒化物の表面までエッチングにより削る。これにより、酸化物は、能動素子トレンチ12aの上の厚い窒化物ハードマスク10のトレンチエッチウィンドウを満たした状態に残り、従って、トレンチゲート20の上のキャッピング絶縁体(capping insulator)を形成する。図8の段階において能動領域から酸化物ハードマスク10をエッチングにより除去するとき、能動領域以外の露出している酸化物をマスクする必要があった。しかしながら、この変更された方法においては、能動領域から窒化物ハードマスク10をエッチングにより除去するときに、能動領域以外の露出している酸化物をマスクする必要はない。
【００４１】
上述されている特定の例は、nチャネルデバイスであり、このデバイスにおいては、ソースリージョン32とドリフト／ドレインリージョン14／43がn導電型であり、リージョン30がp型であり、トレンチゲート20に起因して電子反転チャネル(electron inversion channel)が能動領域30に生じる。反対の導電型ドーパントを使用することにより、本発明による方法によってpチャネルデバイスを製造できる。この場合には、ソースリージョン32とドリフト／ドレインリージョン14／43がp導電型であり、リージョン30がn型であり、トレンチゲート20に起因してホール反転チャネル(hole inversion channel)が能動領域30に生じる。
【００４２】
これらのセル構造トレンチゲートの実施例を要約すると、半導体本体のセル構造領域に能動素子セルを有する半導体デバイスであって、このデバイスにおいて、各能動素子セル12aが、表面に隣接するソースリージョン32と、第一導電型である基層のドリフト／ドレインリージョン14／43との間に、第二導電型のチャネル収容リージョン30を有し、トレンチゲート20を収容する絶縁されたゲートトレンチ12aが、ソースリージョン32からチャネル収容リージョン30を経て基層のドリフト／ドレインリージョン14／43に延在し、トレンチゲート20が、ゲートトレンチの側壁における中間ゲート誘電体層18によってチャネル収容リージョン30に誘電的に(dielectrically)結合され、かつ、能動セル構造領域を超えたところに、終端トレンチ構造内に内側および外側の電界板を有する端部構造が存在する、半導体デバイスが設けられる。
【００４３】
本発明の開示を読めば、当業者には、別のバリエーションと変更が明らかであろう。このようなバリエーションと変更には、半導体デバイスの製造においてすでに知られていて、かつ本文書においてすでに説明されている特徴の代わりに、または特徴に加えて使用できるものと同等の特徴およびその他の特徴が含まれる。本発明は、（トレンチゲートタイプの代わりに）平面的なDMOSタイプのパワーMOSFETに適用でき、すなわち、MOSゲートを（トレンチの中ではなく）本体表面上の誘電体層の上に位置させることができる。本発明は、他の半導体デバイス、例えば（MOSFETではなく）バイポーラトランジスタに適用して、同様の問題を解決することができる。このようなデバイスの能動素子領域は、セル構造またはセル構造でなくてよい。従って、本発明は、一般に、端部終端構造の中に電界板を設けるために使用できる。
【００４４】
本出願においては、請求項は特徴の特定の組合せにおいて作成されているが、本発明の開示の範囲には、本文書に明示的または暗黙的に開示されている新規の機能または特徴の新規の組合せ、またはその一般化についても、これらが本出願においていずれかの請求項に請求されているものと同じ発明に関するか否かに関係なく、かつこれらが本発明が軽減するのと同じ技術問題のいずれかまたはすべてを軽減するか否かに関係なく、含まれることが理解されるものとする。
【００４５】
従って、出願人は、本出願または本出願から派生するさらなる出願の審査の間に、このような特徴および／またはこのような特徴の組合せに関して、新しい請求項を作成することがあることを通告する。
【図面の簡単な説明】
【図１】 本発明の第一実施例の生産における第一段階の線図的な横断面図である。
【図２】 図1と同様の図であり、第一実施例の生産における第二段階の線図的な側面図を示す。
【図３】 第一実施例の生産における第三段階の線図的な側面図を示す。
【図４】 第一実施例の生産における第四段階の線図的な側面図を示す。
【図５】 第一実施例の生産における第五段階の線図的な側面図を示す。
【図６】 第一実施例の生産における第六段階の線図的な側面図を示す。
【図７】 第一実施例の生産における第七段階の線図的な側面図を示す。
【図８】 第一実施例の生産における第八段階の線図的な側面図を示す。
【図９】 第一実施例の生産における第四段階を示す、上から見た線図である。
【図１０】 第一実施例の生産における第五段階を示す、上から見た線図である。
【図１１】 いくつかの電界板がゲート網に接続され、いくつかの電界板が浮動状態であることを示す、上から見た線図である。
【符号の説明】
10 熱酸化物層
12a、12b、12c トレンチ網
14 シリコン基板
16 ポリシリコン層
18 側壁
20 第二ポリシリコン層
22 窒化物層
24 電界板
26 ポリシリコン層
28 酸化物層
30 能動領域
32 ソース
43 ドレイン電極リージョン
Claims (13)
- 複数のトランジスタセルの配列を有する半導体本体を有するセル構造トレンチゲート電界効果トランジスタであって、前記複数のセルが、前記配列の周辺部付近が誘電体材料によってライニングされた複数の周辺部トレンチのパターンによってその境界が形成され、前記周辺部トレンチが、前記トランジスタの能動領域に近い方の内壁と、前記トランジスタの端部に近い方の外壁とを有し、
当該内壁および外壁それぞれが、前記誘電体材料上に位置する電界板を有し、かつ、前記周辺部トレンチの前記内壁上の前記電界板が、前記トランジスタのトレンチゲートに接続されていることを特徴とするセル構造トレンチゲート電界効果トランジスタ。 - 前記周辺部トレンチそれぞれが、前記内壁および外壁上の前記電界板の間に誘電体材料を含む、請求項１に記載のトランジスタ。
- 当該周辺部トレンチそれぞれが、当該内壁上に電界板を有する、請求項１に記載のトランジスタ。
- 前記電界板が、ポリシリコンから形成される、請求項１に記載のトランジスタ。
- 前記トランジスタセルおよび／または周辺部トレンチが、六角形セルまたは正方形セルである、請求項１に記載のトランジスタ。
- 前記能動領域が、前記トランジスタのゲートボンドパッドの下に延在する、請求項１に記載のトランジスタ。
- 半導体本体上に複数のトランジスタセルの配列を形成するステップと、
前記複数のトランジスタセルの配列の周辺部付近にパターン化された複数の周辺部トレンチを形成するステップと、
前記周辺部トレンチを誘電体材料によってライニングするステップと、
前記配列に近い方の前記周辺部トレンチの内壁上に内側電界板を形成するステップと、
前記トランジスタの端部に近い方の前記周辺部トレンチの外壁上に外側電界板を形成するステップと、
前記内側電界板を前記トランジスタのトレンチゲートに接続するステップとを備えたことを特徴とするトレンチゲート電界効果トランジスタを製造する方法。 - 前記内側電界板を形成するステップと前記外側電界板を形成するステップとが、自己整合により実行される、請求項７に記載の方法。
- 前記内側電界板を形成するステップが、前記周辺部トレンチに導電層を蒸着することによって実行される、請求項７に記載の方法。
- 前記内側電界板を形成するステップの後に、前記導電層を異方的にエッチングすることによって、前記周辺部トレンチの底から前記導電層を取り除くステップが続く、請求項９に記載の方法。
- 前記トレンチゲートと前記トレンチ接続層の材料が、前記周辺部トレンチの中と前記周辺部トレンチのパターンの上面の上に蒸着される、請求項７に記載の方法。
- 前記材料を前記周辺部トレンチからエッチングすることによって除去して、前記内側および外側の電界板を形成する導電層とするステップが、含まれる請求項１１に記載の方法。
- 前記内側電界板を前記トランジスタのトレンチゲートに接続するステップは、導電材料を前記複数のトランジスタセルの配列上部と前記複数の周辺部トレンチ内に堆積させ、該堆積させた導電材料を異方的にエッチングすることにより行われる、請求項７に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB0122121.7A GB0122121D0 (en) | 2001-09-13 | 2001-09-13 | Edge termination in a trench-gate mosfet |
| PCT/IB2002/003708 WO2003023862A1 (en) | 2001-09-13 | 2002-09-03 | Edge termination in a trench-gate mosfet |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005503022A JP2005503022A (ja) | 2005-01-27 |
| JP4184270B2 true JP4184270B2 (ja) | 2008-11-19 |
Family
ID=9922019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003527804A Expired - Fee Related JP4184270B2 (ja) | 2001-09-13 | 2002-09-03 | トレンチゲートｍｏｓｆｅｔにおける端部終端 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6833583B2 (ja) |
| EP (1) | EP1430539A1 (ja) |
| JP (1) | JP4184270B2 (ja) |
| KR (1) | KR20040033313A (ja) |
| GB (1) | GB0122121D0 (ja) |
| WO (1) | WO2003023862A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200476423Y1 (ko) | 2012-04-13 | 2015-02-27 | 타이완 세미컨덕터 컴퍼니, 리미티드 | 활성영역 트렌치들이 분산식으로 배열된 반도체소자의 구조 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW583748B (en) * | 2003-03-28 | 2004-04-11 | Mosel Vitelic Inc | The termination structure of DMOS device |
| GB0316362D0 (en) * | 2003-07-12 | 2003-08-13 | Koninkl Philips Electronics Nv | Insulated gate power semiconductor devices |
| DE10341793B4 (de) | 2003-09-10 | 2021-09-23 | Infineon Technologies Ag | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| DE102004009602B4 (de) * | 2004-02-27 | 2009-09-17 | Infineon Technologies Ag | Trench-Transistor |
| DE102004013020A1 (de) * | 2004-03-16 | 2005-10-06 | Epoq Gmbh | Prognoseverfahren und -vorrichtung zur Bewertung und Vorhersage stochastischer Ereignisse |
| DE102004041198B4 (de) * | 2004-08-25 | 2016-06-09 | Infineon Technologies Austria Ag | Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur |
| DE102004041892B4 (de) | 2004-08-30 | 2018-08-16 | Infineon Technologies Ag | Trenchtransistor |
| US7067890B2 (en) * | 2004-09-29 | 2006-06-27 | Agere Systems Inc. | Thick oxide region in a semiconductor device |
| US20060163650A1 (en) * | 2005-01-27 | 2006-07-27 | Ling Ma | Power semiconductor device with endless gate trenches |
| US20070004116A1 (en) * | 2005-06-06 | 2007-01-04 | M-Mos Semiconductor Sdn. Bhd. | Trenched MOSFET termination with tungsten plug structures |
| WO2007022316A2 (en) * | 2005-08-17 | 2007-02-22 | International Rectifier Corporation | Power semiconductor device with interconnected gate trenches |
| CN101506956A (zh) * | 2005-08-17 | 2009-08-12 | 国际整流器公司 | 半导体设备的制作方法 |
| US7524726B2 (en) | 2005-08-17 | 2009-04-28 | International Rectifier Corporation | Method for fabricating a semiconductor device |
| US7943990B2 (en) | 2005-08-17 | 2011-05-17 | International Rectifier Corporation | Power semiconductor device with interconnected gate trenches |
| DE102005052734B4 (de) * | 2005-10-06 | 2012-02-23 | Infineon Technologies Ag | Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur |
| US7723204B2 (en) * | 2006-03-27 | 2010-05-25 | Freescale Semiconductor, Inc. | Semiconductor device with a multi-plate isolation structure |
| US7612407B2 (en) * | 2006-08-07 | 2009-11-03 | Force-Mos Technology Corp. Ltd | Trenched MOSFET device configuration with reduced mask processes |
| US8614482B2 (en) * | 2011-12-30 | 2013-12-24 | Force Mos Technology Co., Ltd. | Semiconductor power device having improved termination structure for mask saving |
| US9530901B2 (en) | 2012-01-31 | 2016-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decoupling finFET capacitors |
| US8653587B2 (en) * | 2012-02-13 | 2014-02-18 | Force Mos Technology Co., Ltd. | Trench MOSFET having a top side drain |
| CN103077960B (zh) * | 2013-01-28 | 2016-01-06 | 上海宝芯源功率半导体有限公司 | 沟槽功率器件结构及其制造方法 |
| US8896057B1 (en) * | 2013-05-14 | 2014-11-25 | United Microelectronics Corp. | Semiconductor structure and method for manufacturing the same |
| DE102014112371B4 (de) | 2014-08-28 | 2023-11-23 | Infineon Technologies Austria Ag | Halbleitervorrichtung und elektronische anordnung mit einer halbleitervorrichtung |
| DE102014113254B4 (de) * | 2014-09-15 | 2017-07-13 | Infineon Technologies Austria Ag | Halbleitervorrichtung mit Stromsensor |
| JP6334438B2 (ja) | 2015-03-10 | 2018-05-30 | 株式会社東芝 | 半導体装置 |
| JP6560059B2 (ja) | 2015-08-20 | 2019-08-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN106876449A (zh) * | 2017-04-12 | 2017-06-20 | 上海格瑞宝电子有限公司 | 一种沟槽金属－氧化物半导体及其制备方法 |
| CN108336016B (zh) * | 2018-02-12 | 2020-12-15 | 吉林华微电子股份有限公司 | 半导体器件沟槽内场板埋层终端结构及制造方法 |
| EP3598505B1 (en) * | 2018-07-19 | 2023-02-15 | Mitsubishi Electric R&D Centre Europe B.V. | Temperature estimation of a power semiconductor device |
| DE102018119512B8 (de) * | 2018-08-10 | 2024-05-23 | Infineon Technologies Austria Ag | Nadelzellengraben-MOSFET |
| CN111106168B (zh) * | 2018-10-26 | 2022-07-01 | 珠海零边界集成电路有限公司 | 半导体器件的终端耐压结构、半导体器件及其制造方法 |
| KR102183362B1 (ko) * | 2018-11-29 | 2020-11-26 | 부산대학교 산학협력단 | 높은 항복 전압을 갖는 트렌치 모스펫을 포함하는 반도체 장치 |
| US11227928B1 (en) | 2020-07-09 | 2022-01-18 | Semiconductor Components Industries, Llc | Termination structures for trench-gate field-effect transistors |
| US11411077B2 (en) | 2020-09-10 | 2022-08-09 | Semiconductor Components Industries, Llc | Electronic device including doped regions and a trench between the doped regions |
| US11621331B2 (en) | 2020-09-10 | 2023-04-04 | Semiconductor Components Industries, Llc | Electronic device including a charge storage component |
| TWI806414B (zh) | 2022-02-09 | 2023-06-21 | 鴻海精密工業股份有限公司 | 功率半導體元件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2080616A (en) * | 1980-07-21 | 1982-02-03 | Siliconix Inc | Power semiconductor devices |
| US5316959A (en) * | 1992-08-12 | 1994-05-31 | Siliconix, Incorporated | Trenched DMOS transistor fabrication using six masks |
| DE4300806C1 (de) * | 1993-01-14 | 1993-12-23 | Siemens Ag | Verfahren zur Herstellung von vertikalen MOS-Transistoren |
| GB9917099D0 (en) * | 1999-07-22 | 1999-09-22 | Koninkl Philips Electronics Nv | Cellular trench-gate field-effect transistors |
-
2001
- 2001-09-13 GB GBGB0122121.7A patent/GB0122121D0/en not_active Ceased
-
2002
- 2002-09-03 JP JP2003527804A patent/JP4184270B2/ja not_active Expired - Fee Related
- 2002-09-03 EP EP02765212A patent/EP1430539A1/en not_active Withdrawn
- 2002-09-03 KR KR10-2004-7003750A patent/KR20040033313A/ko active IP Right Grant
- 2002-09-03 WO PCT/IB2002/003708 patent/WO2003023862A1/en active Application Filing
- 2002-09-10 US US10/238,795 patent/US6833583B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200476423Y1 (ko) | 2012-04-13 | 2015-02-27 | 타이완 세미컨덕터 컴퍼니, 리미티드 | 활성영역 트렌치들이 분산식으로 배열된 반도체소자의 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6833583B2 (en) | 2004-12-21 |
| GB0122121D0 (en) | 2001-10-31 |
| WO2003023862A1 (en) | 2003-03-20 |
| US20030047777A1 (en) | 2003-03-13 |
| KR20040033313A (ko) | 2004-04-21 |
| EP1430539A1 (en) | 2004-06-23 |
| JP2005503022A (ja) | 2005-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4184270B2 (ja) | トレンチゲートｍｏｓｆｅｔにおける端部終端 | |
| US7579650B2 (en) | Termination design for deep source electrode MOSFET | |
| EP1393362B1 (en) | Method of manufacturing a trench-gate semiconductor device | |
| TWI427788B (zh) | 自對準溝槽累加模式場效應電晶體結構及其製造方法 | |
| JP3713498B2 (ja) | 半導体装置及びその製造方法 | |
| JP3906184B2 (ja) | 半導体装置およびその製造方法 | |
| JP3915180B2 (ja) | トレンチ型ｍｏｓ半導体装置およびその製造方法 | |
| US20060017097A1 (en) | Method of manufacturing a trench-gate semiconductor device | |
| US7494876B1 (en) | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same | |
| JP2002026324A (ja) | 改良された低電圧パワーｍｏｓｆｅｔ素子およびその製造処理 | |
| JP2008546216A (ja) | 電荷平衡電界効果トランジスタ | |
| JP2004500716A (ja) | トレンチゲート電極を有する二重拡散金属酸化膜半導体トランジスタ及びその製造方法 | |
| WO2007021701A2 (en) | Structure and method for forming inter-poly dielectric in a shielded gate field effect transistor | |
| JP2004521479A (ja) | ゲート電荷を低減したトレンチ金属酸化膜半導体電界効果トランジスタ | |
| US20070063272A1 (en) | Semiconductor power device with insulated gate formed in a trench, and manufacturing process thereof | |
| US6620669B2 (en) | Manufacture of trench-gate semiconductor devices | |
| JP2002270840A (ja) | パワーｍｏｓｆｅｔ | |
| KR100762545B1 (ko) | Ｌｍｏｓｆｅｔ 및 그 제조 방법 | |
| US7671441B2 (en) | Trench MOSFET with sidewall spacer gates | |
| US8088662B2 (en) | Fabrication method of trenched metal-oxide-semiconductor device | |
| JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| CN113889523A (zh) | 基于立体栅场板结构的半导体器件及其制作方法 | |
| CN112103331B (zh) | Ldmos晶体管及其制造方法 | |
| TWI731714B (zh) | 功率元件及其製造方法 | |
| TWI808856B (zh) | 帶有遮罩電極的底部源極溝槽mosfet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050818 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080306 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080331 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080606 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |