TWI669817B - 積體晶片及其形成方法 - Google Patents

積體晶片及其形成方法 Download PDF

Info

Publication number
TWI669817B
TWI669817B TW107136361A TW107136361A TWI669817B TW I669817 B TWI669817 B TW I669817B TW 107136361 A TW107136361 A TW 107136361A TW 107136361 A TW107136361 A TW 107136361A TW I669817 B TWI669817 B TW I669817B
Authority
TW
Taiwan
Prior art keywords
gate
region
gate electrode
materials
composition
Prior art date
Application number
TW107136361A
Other languages
English (en)
Other versions
TW201924047A (zh
Inventor
林孟漢
邱德馨
吳偉成
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201924047A publication Critical patent/TW201924047A/zh
Application granted granted Critical
Publication of TWI669817B publication Critical patent/TWI669817B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在一些實施例中，本揭露是關於一種積體晶片。積體晶片具有配置於基底內的隔離結構。隔離結構具有界定下凹於隔離結構之最上部表面的一或多個缺口的內表面，且具有界定暴露基底的開口的側壁。源極區安置於開口內。汲極區亦安置於開口內且藉由通道區沿第一方向與源極區分離。閘極結構在通道區上方延伸。閘極結構包含具有一或多種材料之第一組成物的第一閘極電極區以及安置於一或多個缺口上方且具有不同於一或多種材料之第一組成物的一或多種材料之第二組成物的第二閘極電極區。

Description

積體晶片及其形成方法
本揭露是有關於一種積體晶片及其形成方法。
現代積體晶片包括形成於半導體基底(例如，矽基底)上的數百萬或數十億個半導體元件。為了改良積體晶片的功能性，半導體行業不斷地減小半導體元件之尺寸，以為積體晶片提供小型、密集設置的元件。藉由形成具有小型、密集設置的元件的積體晶片，可提高元件速度且降低元件的功率消耗。
在一些實施例中，本揭露是關於一種積體晶片。所述積體晶片包含：隔離結構，其配置於基底內且具有界定下凹於隔離結構之最上部表面的一或多個缺口之內表面，且具有界定暴露基底的開放區域的側壁；源極區，其安置於開口內；汲極區，其安置於開口內且藉由通道區沿第一方向與源極區分離；以及在通道區上方延伸的閘極結構，所述閘極結構包含具有一或多種材料之第一組成物的第一閘極電極區及安置於一或多個缺口上方且具有不同於 一或多種材料之第一組成物的一或多種材料之第二組成物的第二閘極電極區。
在其他實施例中，本揭露是關於一種積體晶片。所述積體晶片包含：在基底中之溝渠內具有一或多種介電材料的隔離結構，所述隔離結構之內表面界定下凹於隔離結構之最上部表面的一或多個缺口；安置於基底內的源極區；安置於基底內且沿第一方向與源極區分離的汲極區；以及安置於基底上方及源極區與汲極區之間的閘極結構，閘極結構包含藉由閘極介電質與基底分離且具有第一功函數的第一閘極電極區，以及自一或多個缺口內延伸至隔離結構之最上部表面上方及閘極介電質上方的第二閘極電極區，第二閘極電極區具有不同於第一功函數的第二功函數。
在又其他實施例中，本揭露是關於一種形成積體晶片的方法。所述方法包含：於基底內的隔離結構上方沉積犧牲閘極材料，其中隔離結構具有界定下凹於隔離結構之最上部表面的一或多個缺口的內表面；自一或多個缺口正上方移除犧牲閘極材料的第一部分以形成延伸穿過犧牲閘極材料的第一孔口；於第一孔口內沉積具有第一功函數的一或多種材料之第一組成物；移除一或多種材料之第一組成物之側壁之間的犧牲閘極材料的第二部分；以及於一或多種材料之第一組成物的側壁之間沉積一或多種材料之第二組成物，一或多種材料之第二組成物具有不同於第一功函數的第二功函數。
100、308、314、500、602、702、804、902、1004、1102、1208、1304、1402、1504、1602、1700、1904、2002、2102、2200、2300、2400、2500、2600、2700、2800‧‧‧剖視圖
102‧‧‧基底
102u‧‧‧上部表面
103‧‧‧溝渠
104‧‧‧隔離結構
106、514、524、1704、2504‧‧‧開放區域
106a‧‧‧第一開放區域
106b‧‧‧第二開放區域
108‧‧‧缺口
110‧‧‧閘極結構
110a‧‧‧第一側
110b‧‧‧第二側
112‧‧‧閘極介電質
113‧‧‧閘極電極
114‧‧‧第一閘極電極區
116‧‧‧第二閘極電極區
118‧‧‧介電結構
120‧‧‧導電接觸件
122、300、400、530、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1900、2000、2100‧‧‧俯視圖
124、536‧‧‧源極區
124a‧‧‧第一源極區
124b‧‧‧第二源極區
125‧‧‧通道區
126、538‧‧‧汲極區
126a‧‧‧第一汲極區
126b‧‧‧第二汲極區
128‧‧‧第一方向
130‧‧‧第二方向
200、202、204、206‧‧‧能帶圖
208、212‧‧‧折線圖
210、214、1104、2202、2702‧‧‧直線
302‧‧‧側壁間隔件
304‧‧‧第一非零距離
306‧‧‧第二非零距離
310‧‧‧井區
312‧‧‧接觸窗蝕刻終止層
316‧‧‧源極延伸區及汲極延伸區
502‧‧‧第一邏輯區
504‧‧‧高電壓閘極介電層
506‧‧‧雙閘極介電層
506a‧‧‧第一閘極介電層
506b‧‧‧第二閘極介電層
508‧‧‧高壓閘極電極
512‧‧‧嵌入式記憶體區
516‧‧‧電荷捕獲介電結構
518‧‧‧控制閘極電極
520‧‧‧控制井
522‧‧‧第二邏輯區
526‧‧‧邏輯閘極電極
528‧‧‧邏輯井區
532‧‧‧選擇閘極電極
534‧‧‧共同源極/汲極區
802‧‧‧犧牲閘極材料
904‧‧‧摻質
1002‧‧‧第一介電層
1202‧‧‧光罩
1204、2502‧‧‧感光性材料
1206‧‧‧開口
1210‧‧‧電磁輻射
1302‧‧‧第一孔口
1306‧‧‧第一蝕刻劑
1502‧‧‧第二孔口
1506‧‧‧第二蝕刻劑
1702‧‧‧第二介電層
1800、2900‧‧‧方法
1802、1804、1806、1808、1810、1812、1814、1816、1818、1820、2902、2904、2906、2908、2910、2912、2914、2916、2918、2920、2922、2924‧‧‧動作
1902a‧‧‧第一區
1902b‧‧‧第二區
2302a、2302b‧‧‧閘極凹穴
2304‧‧‧第一閘極金屬
2402‧‧‧犧牲介電材料
2602‧‧‧第二閘極金屬
Ec‧‧‧傳導帶
Ev‧‧‧價帶
L 1 ‧‧‧第一長度
L 2 ‧‧‧第二長度
△x‧‧‧距離
△V TH ‧‧‧絕對臨限電壓之差值
當結合附圖閱讀時，自以下詳細描述最佳地理解本揭露 之態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，可出於論述清楚起見而任意地增加或減小各種特徵之尺寸。
圖1A至圖1B示出具有電晶體元件的積體晶片的一些實施例，所述電晶體元件包括經設置以改良元件效能的閘極結構。
圖2A至圖2B示出對應於圖1A至圖1B之電晶體元件的例示性能帶圖的一些實施例。
圖2C示出繪示對應於圖1A至圖1B之電晶體元件的例示性絕對臨限電壓之一些實施例的折線圖。
圖3A至圖3C示出具有電晶體元件的積體晶片的一些其他實施例，所述電晶體元件包括經設置以改良元件效能的閘極結構。
圖4A至圖4B示出繪示具有電晶體元件的積體晶片的一些替代實施例的俯視圖，所述電晶體元件包括經設置以改良元件效能的閘極結構。
圖5A至圖5B示出具有電晶體元件的積體晶片的一些其他實施例，所述電晶體元件包括經設置以改良元件效能的閘極結構。
圖6A至圖17示出對應於形成具有電晶體元件的積體晶片的方法的剖視圖以及俯視圖的一些實施例，所述電晶體元件包括經設置以改良元件效能的閘極結構。
圖18示出形成具有電晶體元件的積體晶片的方法的一些實施例之流程圖，所述電晶體元件包括經設置以改良元件效能的閘極結構。
圖19A至圖28示出對應於形成具有電晶體元件的積體晶片的方法的一些替代實施例的剖視圖及俯視圖，所述電晶體元件包 括經設置以改良元件效能的閘極結構。
圖29示出形成具有電晶體元件的積體晶片的方法的一些替代實施例之流程圖，所述電晶體元件包括經設置以改良元件效能的閘極結構。
以下揭露內容提供用於實施所提供標的之不同特徵的許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，這些組件及配置僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或上之形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可形成於第一特徵與第二特徵之間，使得第一特徵及第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複參考標號及/或字母。此重複是出於簡單以及清楚之目的，且本身並不指示所論述之各種實施例及/或設置之間的關係。
另外，為易於描述，諸如「在...下面(beneath)」、「在...下方(below)」、「下部的(lower)」、「在...上方(above)」、「上部的(upper)」及類似者之空間相對術語可用於描述一個元件或特徵與另一元件或特徵如圖式中所示的關係。除圖式中所描繪之定向以外，空間相對術語意欲涵蓋元件在使用或操作中之不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)且本文中所使用的空間相對描述詞可同樣相應地進行解譯。
在積體晶片中，主動元件(例如，MOSFET元件、嵌入式記憶體元件等)通常配置於共用半導體基底(例如，矽基底)上。 然而，半導體材料可導電，以使得漏電流可在彼此緊靠地定位於半導體基底內的主動元件之間行進。若未恰當地降低此類漏電流，則鄰近元件之間的串擾(cross-talk)可能導致積體晶片失效。
許多現代積體晶片使用淺溝渠隔離(shallow trench isolation；STI)結構，以防止漏電流在鄰近元件之間行進。通常，STI結構藉由以下操作形成：在基底上方形成襯墊氧化物，根據氮化物遮罩層圖案化襯墊氧化物；根據氮化物遮罩層蝕刻基底，以在基底中形成溝渠；使用一或多種介電材料(諸如二氧化矽或氮化矽)填充溝渠；以及自基底上方移除過量的一或多種介電材料。此外，STI形成製程可使用濕式蝕刻製程來移除在STI結構形成期間所使用的氮化物遮罩層及/或襯墊氧化物。
在形成STI結構期間，可能在STI結構之上部表面內形成缺口(例如，歸因於用於移除氮化物遮罩層及/或襯墊氧化物的濕式蝕刻製程)。電晶體元件之導電閘極材料隨後可填充STI結構內的缺口，使得導電閘極材料具有尖銳的邊角(sharp edge)。在操作電晶體元件期間，此尖銳的邊角可增強由閘極結構所產生的電場並降低缺口附近的元件之臨限電壓，從而產生被稱為扭結效應(kink effect)的問題，所述扭結效應由汲極電流與閘極電壓關係中的雙峰(double hump)所定義。扭結效應具有許多不利後果，諸如難以模擬(例如在SPICE曲線擬合及/或參數提取中)。此外，已瞭解，用於多種閘極介電層的製程中(例如，在基底之不同區中形成不同閘極介電質的製程中)的熱製程可促使摻質自基底(例如，自井區)擴散至STI結構中，使得電晶體元件之通道區的邊緣具有較低的摻質濃度。較低摻質濃度進一步降低沿通道區邊緣的臨 限電壓，從而加重扭結效應。
在一些實施例中，本揭露是關於一種具有包括多個閘極電極區的閘極結構的電晶體元件以及相關聯的形成方法。所述多個閘極電極區具有不同的功函數，以降低電晶體元件對扭結效應之感受性(susceptibility)。電晶體元件包括配置於基底內的隔離結構。隔離結構具有界定下凹於隔離結構之最上部表面的一或多個缺口的內表面以及界定出暴露基底的開放區域(opening)的側壁。源極區安置於開放區域內。汲極區亦安置於開放區域內且藉由通道區而與源極區分離。閘極結構在開放區域上方且在源極區與汲極區之間延伸。閘極結構包括具有一或多種材料之第一組成物的第一閘極電極區以及具有不同於一或多種材料之第一組成物的一或多種材料之第二組成物的第二閘極電極區。第二閘極電極區安置於缺口上方。閘極結構內的材料之不同組成物具有不同功函數，其能夠用於調節電晶體元件之臨限電壓以抵消缺口及/或摻質擴散對臨限電壓造成的不利效應。
圖1A至圖1B示出具有電晶體元件的積體晶片的一些實施例，所述電晶體元件包括經設置以改良元件效能的閘極結構。
如圖1A之剖視圖100中所示，積體晶片包括具有界定溝渠103的內表面的基底102，所述溝渠在基底102之上部表面102u的內側延伸。包括一或多種介電材料的隔離結構104(例如淺溝渠隔離(STI)結構)安置於溝渠103內。隔離結構104包括側壁，所述側壁界定暴露出基底102之上部表面102u的開放區域106。開放區域106對應於主動區域(亦即，電晶體元件所位於的基底102之區域)。隔離結構104更包括界定下凹於隔離結構104之最 上部表面的一或多個缺口108的表面。一或多個缺口108可沿隔離結構104的接近於開放區域106之邊緣配置。
如圖1B之俯視圖122中所示，隔離結構104在開放區域106周圍連續延伸，且在隔離結構104內的一或多個缺口108環繞開放區域106。源極區124及汲極區126配置於基底102中的開放區域106內。源極區124及汲極區126分別包括安置於基底102中的高度摻雜區。通道區125沿第一方向128分離源極區124與汲極區126。閘極結構110在通道區125上方沿垂直於第一方向128的第二方向130延伸。
再次參看圖1A之剖視圖100，閘極結構110安置於基底102上方，且延伸通過開放區域106之相對的邊緣。閘極結構110包括配置於基底102上方的閘極介電質112以及藉由閘極介電質112與基底102分離的閘極電極113。導電接觸件120配置於基底102上方的介電結構118(例如層間介電(inter-level dielectric；ILD)層)內。導電接觸件120自閘極結構110之頂部縱向地延伸至介電結構118之頂部。
閘極電極113包括第一閘極電極區114及第二閘極電極區116。第一閘極電極區114具有第一功函數，且第二閘極電極區116具有不同於(例如，高於)第一功函數的第二功函數。在一些實施例中，第一閘極電極區114包括具有第一功函數的一或多種材料之第一組成物，且第二閘極電極區116包括不同於一或多種材料之第一組成物且具有第二功函數的一或多種材料之第二組成物。在一些實施例中，一或多種材料之第一組成物及一或多種材料之第二組成物不包括相同的材料。
在其中電晶體元件為NMOS元件的一些實施例中，一或多種材料之第一組成物(在第一閘極電極區114中)包括具有第一功函數的n型閘極金屬，而一或多種材料之第二組成物(在第二閘極電極區116中)包括具有大於第一功函數的第二功函數的p型閘極金屬(以便提高第二閘極電極區116下方的臨限電壓的絕對值)。在其中電晶體元件為PMOS元件的其他實施例中，一或多種材料之第一組成物(在第一閘極電極區114中)包括具有第一功函數的p型閘極金屬，而一或多種材料之第二組成物(在第二閘極電極區116中)包括具有小於第一功函數的第二功函數的n型閘極金屬(以便提高第二閘極電極區116下方的臨限電壓的絕對值)。在一些實施例中，閘極結構110可包括多個第一閘極電極區及/或多個第二閘極電極區。舉例而言，在一些實施例中，閘極結構110可包括配置於開放區域106之相對側上且藉由第一閘極電極區114分離的多個第二閘極電極區116。
如圖1B之俯視圖122中所示，第一閘極電極區114及第二閘極電極區116配置於通道區125正上方。在一些實施例中，通道區125自第二閘極電極區116正下方連續延伸以沿第一方向128以及沿第二方向130通過第二閘極電極區116的外邊緣。在一些實施例中，第二閘極電極區116沿第二方向130延伸，而超過通道區125在第二方向130上彼此相對的側至距離△x。
在操作期間，閘極結構110經設置以回應於所施加閘極電壓而在通道區125內形成導電通道。不同閘極電極區之不同功函數使得通道區內的電荷載子以不同方式回應所施加電壓。舉例而言，第二閘極電極區116之較大功函數使得閘極電極113使用 比第一閘極電極區114更高的臨限電壓，以在第二閘極電極區116下方形成導電通道。形成第二閘極電極區116下方的導電通道所需的較高臨限電壓抵消由一或多個缺口108及/或藉由將摻質(例如，硼)自基底102擴散至隔離結構104中引起的臨限電壓之降低。藉由降低一或多個缺口108之效應及/或藉由將摻質自基底102擴散至隔離結構104中的效應，可改良電晶體元件之效能(例如，降低汲極電流中的扭結效應)。
圖2A至圖2B示出圖1A至圖1B之積體晶片的沿第一閘極電極區以及沿第二閘極電極區的例示性能帶圖之一些實施例。
圖2A示出圖1A至圖1B之積體晶片之NMOS電晶體沿第一閘極電極區以及沿第二閘極電極區的例示性能帶圖200及能帶圖202的一些實施例。
如能帶圖200中所示，閘極介電質112在基底102與第一閘極電極區114之間形成能量障壁。一或多種材料(例如，n型金屬閘極材料)之第一組成物為第一閘極電極區114提供第一功函數，所述第一功函數使得在基底102內的傳導帶Ec及價帶Ev向上彎曲(以使得在基底102內，真空能階與傳導帶Ec及/或價帶Ev之間的距離隨著與閘極介電質112的距離減小而增大)。如能帶圖202中所示，閘極介電質112亦在基底102與第二閘極電極區116之間形成能量障壁。一或多種材料(例如，p型金屬閘極材料)之第二組成物為第二閘極電極區116提供第二功函數。一或多種材料之第二組成物的第二功函數大於一或多種材料之第一組成物的第一功函數(亦即，第二閘極電極區116具有比第一閘極電極區 114更大的功函數)。較大第二功函數使得在基底102內的傳導帶Ec及價帶Ev向下彎曲(以使得在基底102內，真空能階與傳導帶Ec及/或價帶Ev之間的距離隨著與閘極介電質112的距離減小而減小)。
圖2B示出圖1A至圖1B之積體晶片之PMOS電晶體沿第一閘極電極區以及沿第二閘極電極區的例示性能帶圖204及能帶圖206的一些實施例。
如能帶圖204中所示，閘極介電質112在基底102與第一閘極電極區114之間形成能量障壁。一或多種材料(例如，p型金屬閘極材料)之第一組成物為第一閘極電極區114提供第一功函數，所述第一功函數使得在基底102內的傳導帶Ec及價帶Ev向下彎曲(以使得在基底102內，真空能階與傳導帶Ec及/或價帶Ev之間的距離隨著與閘極介電質112的距離減小而減小)。如能帶圖206中所示，閘極介電質112亦在基底102與第二閘極電極區116之間形成能量障壁。一或多種材料(例如，n型金屬閘極材料)之第二組成物為第二閘極電極區116提供第二功函數。一或多種材料之第二組成物的第二功函數小於一或多種材料之第一組成物的第一功函數(亦即，第二閘極電極區116具有比第一閘極電極區114更小的功函數)。較小第二功函數可使得在基底102內的傳導帶Ec及價帶Ev向上彎曲(以使得在基底102內，真空能階與傳導帶Ec及/或價帶Ev之間的距離隨著與閘極介電質112的距離減小而增大)。
圖2C示出繪示積體晶片的不同特徵如何影響隨主動區域內的位置(繪示為x軸)而變化的絕對臨限電壓(繪示為y軸) 之實例之折線圖208及折線圖212的一些實施例。
折線圖208示出缺口及/或摻質(例如，硼)擴散對絕對臨限電壓的影響的實例。如折線圖208之直線210所示，歸因於隔離結構內的一或多個缺口及/或至隔離結構中之摻質擴散，絕對臨限電壓在第二閘極電極區116下方比在第一閘極電極區114下方更低。
折線圖212示出第一閘極電極區114及第二閘極電極區116之不同功函數對絕對臨限電壓的影響的實例。如折線圖212之直線214所示，歸因於第一閘極電極區114及第二閘極電極區116之不同功函數，閘極結構在第二閘極電極區116下方比在第一閘極電極區114下方具有更高的絕對臨限電壓。在一些實施例中，在第一閘極電極區114下方與在第二閘極電極區116下方的絕對臨限電壓之差值△V TH 在約0.5V與約1.5V之間的範圍內。
在第二閘極電極區116下方的較高絕對臨限電壓(繪示於折線圖212中)抵消由一或多個缺口及/或藉由將摻質自基底擴散至隔離結構中引起的絕對臨限電壓(繪示於折線圖208中)之降低。藉由降低一或多個缺口之效應或藉由將摻質自基底擴散至隔離結構中的效應，可改良電晶體元件之效能(例如，降低由一或多個缺口對藉由閘極結構所產生的電場的影響引起的汲極電流的扭結效應)。
圖3A至圖3C示出具有電晶體元件的積體晶片的一些其他實施例，所述電晶體元件包括經設置以改良元件效能的閘極結構。
如圖3A之俯視圖300中所示，積體晶片具有隔離結構 104，隔離結構104界定暴露出主動區域內的基底102的開放區域106。在一些實施例中，開放區域106可具有實質上為矩形的形狀。在其他實施例中，開放區域106可具有替代形狀(例如圓形)。源極區124配置於開放區域106內。汲極區126亦配置於開放區域106內，且配置於沿第一方向128與源極區124分離的位置處。
閘極結構110在開放區域106上方沿垂直於第一方向128的第二方向130延伸。閘極結構110配置於源極區124與汲極區126之間。閘極結構110包括第一閘極電極區114及第二閘極電極區116。在一些實施例中，第一閘極電極區114包括連續區段，而第二閘極電極區116可包括兩個或更多個分離且不同的區段。在一些實施例中，第一閘極電極區114可包括n型閘極金屬(例如，具有小於或等於約4.2eV之功函數的金屬)，而第二閘極電極區116可包括p型金屬(例如，具有大於或等於約5.0eV之功函數的金屬)。舉例而言，在一些實施例中，第一閘極電極區114可包括n型金屬，諸如鋁(aluminum)、鉭(tantalum)、鈦(titanium)、鉿(hafnium)、鋯(zirconium)、矽化鈦(titanium silicide)、氮化鉭(tantalum nitride)、氮化鉭矽(tantalum silicon nitride)、鉻(chromium)、鎢(tungsten)、銅(copper)、鈦鋁(titanium aluminum)或類似者。在一些實施例中，第二閘極電極區116可包括p型閘極金屬，諸如鎳(nickel)、鈷(cobalt)、鉬(molybdenum)、鉑(platinum)、鉛(lead)、金(gold)、氮化鉭(tantalum nitride)、矽化鉬(molybdenum silicide)、釕(ruthenium)、鉻、鎢、銅或類似者。
在一些實施例中，第一閘極電極區114沿第一方向128以 及沿垂直於第一方向128的第二方向130與第二閘極電極區116接觸。在一些實施例中，第二閘極電極區116配置於第一閘極電極區114中之孔口(亦即，開口)內。在一些此類實施例中，第一閘極電極區114在閘極結構110之邊緣的周圍延伸，以使得第二閘極電極區116被第一閘極電極區114完全環繞。
在一些實施例中，第二閘極電極區116可具有沿第一方向128的第一長度L 1 ，第一長度L 1 小於閘極結構110沿第一方向128的第二長度L 2 。在一些實施例中，第二閘極電極區116可沿第二方向130跨越一或多個缺口108(亦即，延伸通過所述一或多個缺口之相對側面)。舉例而言，第二閘極電極區116可延伸通過一或多個缺口108之第一側面而超過第一非零距離304，且延伸通過一或多個缺口108之第二側面而超過第二非零距離306。在一些實施例中，第一非零距離304可實質上等於第二非零距離306。在一些實施例中，第一閘極電極區114及第二閘極電極區116可對於在第一方向128上延伸的第一直線及/或對於在第二方向130上延伸的第二直線實質上對稱。
在一些實施例中，側壁間隔件302可沿閘極結構110之外部側壁配置。側壁間隔件302包括一或多種介電材料。舉例而言，在各種實施例中，側壁間隔件302可包括氧化物(例如，氧化矽(silicon oxide))、氮化物(例如，氮化矽(silicon nitride)、氮氧化矽(silicon oxy-nitride)等)、碳化物(例如，碳化矽(silicon carbide))或類似者。在一些實施例中，閘極結構110及/或側壁間隔件302可沿第一方向128在源極區124及/或汲極區126上方延伸。
圖3B示出圖3A之積體晶片沿橫截面直線A-A'的剖視圖308。
如剖視圖308中所示，第一閘極電極區114及第二閘極電極區116藉由閘極介電質112而與基底102分離。在一些實施例中，井區310可安置於基底102的開放區域106內。井區310的摻雜類型不同於基底102的摻雜類型。舉例而言，在電晶體元件為NMOS電晶體的一些實施例中，基底102可具有p型摻雜，井區310可具有n型摻雜，且源極區124及汲極區126具有p型摻雜。
第一閘極電極區114與第二閘極電極區116側向接觸，以使得一或多種材料之第一組成物與一或多種材料之第二組成物側向接觸。第二閘極電極區116在一或多個缺口108上方。在一些實施例中，一或多種材料之第二組成物填充在下伏的隔離結構104內的一或多個缺口108中。在此類實施例中，一或多種材料之第二組成物延伸至一或多種材料之第一組成物之最底部表面的下方。在一些實施例中，一或多種材料之第二組成物與界定一或多個缺口108的隔離結構104之表面直接接觸。在一些實施例中，一或多種材料之第二組成物自一或多個缺口108內延伸至隔離結構104之最上部表面上方以及閘極介電質112上方。
在一些實施例中，接觸窗蝕刻終止層(contact etch stop layer；CESL)312可沿閘極結構110及隔離結構104之一側配置。在各種實施例中，CESL 312可包括氮化物(例如，氮化矽)、碳化物(例如，碳化矽)或類似者。
介電結構118(例如，層間介電(ILD)層)配置於基底 102上方。在一些實施例中，介電結構118可包括硼磷矽玻璃(borophosphosilicate glass；BPSG)、硼矽酸玻璃(borosilicate glass；BSG)、磷矽酸玻璃(phosphosilicate glass；PSG)或類似者。導電接觸件120縱向延伸穿過介電結構118至閘極結構110。導電接觸件120可包括鎢、銅、鋁銅或其他導電材料。在一些實施例中，導電接觸件120與第一閘極電極區1140接觸。在此類實施例中，導電接觸件120具有自第二閘極電極區116側向偏移一非零距離的最外層側壁。
圖3C示出圖3A之積體晶片沿橫截面直線B-B'的剖視圖314。
如剖視圖314中所示，源極區124及汲極區126配置於閘極結構110之相對側上的井區310內。在一些實施例中，源極延伸區及汲極延伸區316可自源極區124及汲極區126朝外突出至側壁間隔件302及/或閘極結構110下方。在此類實施例中，通道區125在源極延伸區與汲極延伸區316之間延伸。在一些實施例中，矽化物層318可配置於源極區124及汲極區126上。在一些實施例中，矽化物層318可例如包括矽化鎳(nickel silicide)。
圖4A至圖4B示出繪示具有電晶體元件的積體晶片之一些替代實施例的俯視圖，所述電晶體元件包括經設置以改良元件效能的閘極結構。
參看圖4A之俯視圖400，在一些實施例中，積體晶片包括界定暴露基底102的開放區域106的隔離結構104。源極區124及汲極區126配置於開放區域106內且沿第一方向128彼此分離。閘極結構110在開放區域106上方以及在源極區124與汲極區126 之間沿第二方向130上延伸。閘極結構110包括第一閘極電極區114及第二閘極電極區116。在一些實施例中，第二閘極電極區116可包括第一區段以及第二區段。第一區段沿閘極結構110之鄰近汲極區126的第一側110a配置。第二區段沿閘極結構110之鄰近源極區124的與第一側110a相對的第二側110b配置。在一些此類實施例中，第二閘極電極區116在閘極結構110之第一側110a與閘極結構110之第二側110b之間為非連續的，以使得第一閘極電極區114沿第一方向128分離第二閘極電極區116的區段。在一些實施例中，第二閘極電極區116對於沿第一方向128平分閘極結構110的第一直線以及沿第二方向130平分閘極結構110的第二直線為對稱的。
參看圖4B之俯視圖402，在一些實施例中，積體晶片包括在開放區域106上方以及在源極區124與汲極區126之間沿第二方向130延伸的閘極結構110。閘極結構110包括第一閘極電極區114及第二閘極電極區116。第二閘極電極區116配置於隔離結構104中之一或多個缺口108上方且沿閘極結構110之第一側110a安置，並與閘極結構110之第一側110a相對的第二側110b分離。
已瞭解，基於可能增大隔離結構內的缺口尺寸的額外蝕刻製程及/或可能增加摻質擴散的額外熱製程，在積體晶片之不同區內形成不同閘極介電層可加重電晶體元件內的扭結效應。舉例而言，在用以形成多個閘極介電層的一些製程中，可藉由熱成長將閘極氧化物形成在基底上(但並不形成在周圍的隔離結構上)。可隨後自使用不同閘極介電層的一些元件區中的基底移除閘極氧化 物。藉由亦作用於隔離結構之蝕刻來進行閘極氧化物之移除。基於過度蝕刻(over etching)，閘極氧化物之移除可能增大隔離結構內的缺口尺寸。
圖5A至圖5B示出在不同區內具有不同閘極介電層的積體晶片的一些實施例。
積體晶片包括第一邏輯區502、嵌入式記憶體區512以及第二邏輯區522。隔離結構104配置於基底102內，且位於第一邏輯區502、嵌入式記憶體區512以及第二邏輯區522內。第一邏輯區502包括高壓電晶體元件。第一邏輯區502的高壓電晶體元件經設置以提供比配置於第二邏輯區522內的雙閘極電晶體元件更高的擊穿電壓。
如圖5A之剖視圖500中所示，第一邏輯區502內的隔離結構104具有側壁，側壁界定暴露基底102之第一上部表面的開放區域106。高壓閘極電極508配置於開放區域106上方，且藉由高壓閘極介電層504以及具有第一閘極介電層506a及第二閘極介電層506b之雙閘極介電層506而與基底102縱向地分離。在一些實施例中，高壓閘極電極508與安置於基底102內的高壓井(high voltage well)510縱向地分離。
高壓閘極電極508包括第一閘極電極區114與第二閘極電極區116。第一閘極電極區114具有第一功函數，而第二閘極電極區116具有大於第一功函數的第二功函數。第二閘極電極區116配置於隔離結構104中的缺口上方且與第一閘極電極區114之側壁接觸。如圖5B之俯視圖530中所示，第二閘極電極區116配置於隔離結構104內的一或多個缺口108正上方，且第一閘極電極 區114連續地環繞第二閘極電極區116。
如圖5A之剖視圖500中所示，嵌入式記憶體區512內的隔離結構104具有側壁，側壁界定暴露基底102之第二上部表面的開放區域514。在一些實施例中，控制閘極電極518配置於開放區域514上方且藉由雙閘極介電層506及電荷捕獲介電結構516而與基底102分離。在一些實施例中，電荷捕獲介電結構516可包括具有安置於第一氧化層與第二氧化層之間的氮化物層的ONO結構。在一些實施例中，控制閘極電極518與安置於基底102內的控制井(control well)520縱向地分離。如圖5B之俯視圖530中所示，嵌入式記憶體區512亦可包括選擇閘極電極532。控制閘極電極518及選擇閘極電極532共用共同源極/汲極區534。儘管圖5A至圖5B之嵌入式記憶體區512示出為包括SONOS快閃記憶體元件，但應瞭解，在其他實施例中，嵌入式記憶體區512可包括不同類型的記憶體元件。舉例而言，在其他實施例中，嵌入式記憶體區512可包括不同類型的快閃記憶體元件，諸如浮置閘極快閃記憶體元件、分離閘極(split gate)快閃記憶體元件或類似者。
如圖5A之剖視圖500中所示，第二邏輯區522內的隔離結構104具有側壁，側壁界定暴露基底102之第三上部表面的開放區域524。邏輯閘極電極526藉由雙閘極介電層506而與基底102內的邏輯井區(logic well region)528縱向地分離。如圖5B之俯視圖530中所示，邏輯閘極電極526在配置於第二邏輯區522內的開放區域524內的源極區536與汲極區538之間延伸。在一些實施例中，邏輯閘極電極526可為均質(homogeneous)的(亦即，在整個閘極電極中的閘極材料具有相同組成)。在其他實施例 (未圖示)中，邏輯閘極電極526可包括具有第一功函數的第一閘極電極區以及具有不同於第一功函數的第二功函數的第二閘極電極區。
圖6A至圖17示出對應於形成具有電晶體元件的積體晶片的方法的剖視圖以及俯視圖的一些實施例，所述電晶體元件包括經設置以改良元件效能的閘極結構。儘管參考方法來描述圖6A至圖17，但應瞭解，繪示於圖6A至圖17中的結構並不限於所述方法而是可與所述方法單獨分離。
如圖6A之俯視圖600及圖6B之剖視圖602中所示，於基底102內的溝渠103內形成隔離結構104。隔離結構104界定暴露基底102之上部表面102u的開放區域106。如圖6A之俯視圖600中所示，開放區域106具有實質上為矩形的形狀。如圖6B之剖視圖602中所示，隔離結構104配置於由基底102之內表面界定的溝渠103內。在隔離結構104的形成期間，可能在隔離結構104內形成下凹於隔離結構104之頂部的一或多個缺口108。一或多個缺口108可能沿隔離結構104的接近於開放區域106之邊緣配置。
在一些實施例中，形成隔離結構104的方法可包括藉由選擇性蝕刻基底102來形成溝渠103。一或多種介電材料隨後形成於溝渠103內。在各種實施例中，可藉由濕式蝕刻劑(例如氫氟酸、氫氧化鉀或類似者)或乾式蝕刻劑(例如具有包括氟、氯或類似者的蝕刻化學品)來對基底102進行選擇性蝕刻。在各種實施例中，基底102可為任何類型的半導體本體(例如矽、SiGe、SOI等)以及與其相關聯的任何其他類型的半導體、磊晶、介電質或金 屬層。在各種實施例中，一或多種介電材料可包括氧化物、氮化物、碳化物或類似者。
在一些其他實施例中，可藉由使用熱製程來形成隔離結構104，從而在基底102上方形成襯墊氧化物，隨後在襯墊氧化物上方形成氮化物膜。隨後圖案化氮化物膜(例如，使用諸如光阻的感光性材料)，且根據氮化物膜來圖案化襯墊氧化物及基底102，以在基底102內形成溝渠103。隨後用一或多種介電材料填充溝渠103，接著進行平坦化製程(例如，化學機械平坦化製程)以暴露氮化物膜的頂部，且進行蝕刻以移除氮化物膜。
如圖7A之俯視圖700及圖7B之剖視圖702中所示，於基底102上方及開放區域106內形成閘極介電質112。在一些實施例中，閘極介電質112可包括氧化物(例如，氧化矽)、氮化物(例如，氮氧化矽)或類似者。在一些實施例中，可藉由氣相沉積技術(例如PVD、CVD、PE-CVD、ALD等)形成閘極介電質112。在其他實施例中，可藉由熱生長製程形成閘極介電質112。在一些實施例中，可在形成閘極介電質112之前執行植入製程(implantation process)，從而在基底102中形成井區(未圖示)。在一些此類實施例中，可在植入製程之前於基底102上方形成犧牲介電層(未圖示)，以調節井區深度。隨後，在形成閘極介電質112形成之前移除犧牲介電層。
在一些實施例中，形成閘極介電質112可為多個閘極介電製程之一部分。在所述製程中，於基底102之不同區內形成不同閘極介電層。舉例而言，在一些實施例中，多個閘極介電製程可包括在基底102內的高壓井上方形成高壓閘極介電層(例如，藉 由熱製程)。隨後可從晶片之一或多個區(例如，在嵌入式記憶體區內)移除高壓閘極介電層，且可於基底102內的邏輯井上方形成雙閘極介電層(例如，藉由一或多個沉積製程)。已瞭解，多個閘極介電層之形成可加重在相關聯之電晶體元件內的扭結效應，此可歸因於增大隔離結構104內的一或多個缺口108之尺寸(基於執行以自基底之不同區移除閘極介電層的額外蝕刻製程)及/或增加自基底102至隔離結構104的摻質擴散(基於用於形成閘極介電層的額外熱製程)。
如圖8A之俯視圖800及圖8B之剖視圖804中所示，於閘極介電質112上方及隔離結構104上方形成犧牲閘極材料802。犧牲閘極材料802可填充隔離結構104之上部表面內的一或多個缺口108。可由沉積製程(例如CVD、PE-CVD、PVD或ALD)形成犧牲閘極材料802。在一些實施例中，犧牲閘極材料802可包括摻雜多晶矽(doped polysilicon)。圖案化閘極介電質112及犧牲閘極材料802，以界定在開放區域106上方及隔離結構104上方延伸的犧牲閘極結構。在一些實施例中，可根據形成於犧牲閘極材料802上方的遮罩層(未圖示)圖案化閘極介電質112及犧牲閘極材料802。在各種實施例中，遮罩層可包括感光性材料(例如，光阻)或硬遮罩層。
在一些實施例中，可於犧牲閘極材料802之相對側面上形成一或多個側壁間隔件302。在一些實施例中，可藉由以下操作來形成一或多個側壁間隔件302：於犧牲閘極材料802之水平表面及垂直表面上沉積間隔材料(例如氮化物或氧化物)；以及隨後蝕刻間隔材料以自水平表面移除間隔材料，從而形成一或多個側壁 間隔件302。
如圖9A之俯視圖900及圖9B之剖視圖902中所示，於犧牲閘極材料802之相對側上的基底102內形成源極區124及汲極區126。源極區124及汲極區126包括一摻雜類型，所述摻雜類型不同於環繞源極區124及汲極區126的基底之摻雜類型。舉例而言，源極區124及汲極區126可包括第一摻雜類型(例如，n型摻雜)，在基底102或井區(未圖示)內具有第二摻雜類型(例如，p型摻雜)。
在一些實施例中，可藉由植入製程形成源極區124及汲極區126。可根據包括犧牲閘極材料802及側壁間隔件302的遮罩而將摻質904選擇性植入至基底102中來執行植入製程。在各種實施例中，摻質904可包括p型摻質(例如硼(boron)、鎵(gallium)等)或n型摻質(例如磷(phosphorus)、砷(arsenic)等)。在一些實施例中，在將摻質904植入至基底102中之後，可執行驅入退火(drive-in anneal)以使在基底102內的摻質904擴散。在一些實施例中，可執行額外植入製程以在基底內形成源極延伸區及汲極延伸區。在此類實施例中，額外植入製程可包括傾斜植入製程，以使得源極延伸區及汲極延伸區在犧牲閘極材料802下方延伸。
如圖10A之俯視圖1000及圖10B之剖視圖1004中所示，於基底102上方形成第一介電層1002(例如，第一層間介電(ILD)層)。第一介電層1002覆蓋犧牲閘極材料802及側壁間隔件302。在各種實施例中，第一介電層1002可包括氧化物、PSG、低κ介電質或其他介電質，且可藉由氣相沉積製程(例如，CVD、 PVD或ALD)形成。
如圖11A之俯視圖1100及圖11B之剖視圖1102中所示，執行平坦化製程以自犧牲閘極材料802及側壁間隔件302上方移除第一介電層1002。平坦化製程暴露犧牲閘極材料802之上部表面，同時使第一介電層的一部分側向環繞犧牲閘極材料802及側壁間隔件302。在一些實施例中，平坦化製程可包括化學機械平坦化(chemical mechanical planarization；CMP)製程，且經配置以沿直線1104形成實質上平坦的表面。
如圖12A之俯視圖1200及圖12B之剖視圖1208中所示，於基底102上方形成感光性材料1204。在一些實施例中，感光性材料1204可包括正型光阻或負型光阻，且可藉由旋塗製程而將桿光性材料1204形成於基底102上方。感光性材料1204根據光罩1202而選擇性暴露於電磁輻射1210。電磁輻射1210調整感光性材料1204內的暴露區的溶解度，以界定可溶區。隨後，對感光性材料1204進行顯影，以藉由移除可溶區而在感光性材料1204內定義出開口1206。
如圖13A之俯視圖1300及圖13B之剖視圖1304中所示，選擇性移除下伏於感光性材料1204內的開口1206的犧牲閘極材料802的部分。可根據感光性材料1204而將犧牲閘極材料802選擇性暴露於第一蝕刻劑1306，來移除犧牲閘極材料802之所述部分。基於移除犧牲閘極材料802的所述部分，產生了延伸穿過犧牲閘極材料802至閘極介電質112及隔離結構104的一或多個第一孔口1302。一或多個第一孔口1302位於一或多個缺口108上方。在各種實施例中，第一蝕刻劑可包括具有含氟物種(例 如CF4、CHF3、C4F8等)的蝕刻化學物質的乾式蝕刻劑，或包括氫氟酸(hydrofluoric acid；HF)的濕式蝕刻劑。
如圖14A之俯視圖1400及圖14B之剖視圖1402中所示，於一或多個第一孔口1302內形成一或多種材料之第二組成物，從而形成具有第二功函數的第二閘極電極區116。第二閘極電極區116與犧牲閘極材料802側向接觸。在一些實施例中，一或多種材料之第二組成物可完全填充一或多個第一孔口1302。在一些實施例中，一或多種材料之第二組成物可包括p型閘極金屬，諸如鉑、氮化鎢、氮化鉬、氮化鉭、鎳或類似者。在各種實施例中，可藉由氣相沉積技術(例如，PVD、CVD、PE-CVD、ALD等)形成一或多種材料之第二組成物。
如圖15A之俯視圖1500及圖15B之剖視圖1504中所示，移除犧牲閘極材料802的第二部分。在一些實施例中，犧牲閘極材料802的第二部分可為犧牲閘極材料802的剩餘部分。可藉由將犧牲閘極材料802暴露於第二蝕刻劑1506來移除犧牲閘極材料802的第二部分。基於移除犧牲閘極材料802的第二部分，產生了延伸穿過犧牲閘極材料802至閘極介電質112及隔離結構104的一或多個第二孔口1502。在一些實施例中，一或多個第二孔口1502可環繞第二閘極電極區116。在各種實施例中，第二蝕刻劑可包括具有含氟物種(例如CF4、CHF3、C4F8等)的蝕刻化學物質的乾式蝕刻劑，或包括氫氟酸(HF)的濕式蝕刻劑。
如圖16A之俯視圖1600及圖16B之剖視圖1602中所示，於一或多個第二孔口1502內形成一或多種材料之第一組成物，從而形成包括第一閘極電極區114及與第一閘極電極區114側向 接觸的第二閘極電極區116的閘極結構110。第一閘極電極區114具有不同於(例如小於)第二閘極電極區116之第二功函數的第一功函數。在一些實施例中，一或多種材料之第一組成物可包括n型閘極金屬，諸如鋁、鉭、鈦、鉿、氮化鉭或類似者。在各種實施例中，可由氣相沉積技術(例如，PVD、CVD、PE-CVD、ALD等)形成一或多種材料之第一組成物。
如圖17之剖視圖1700中所示，於第一介電層1002及閘極結構110上方形成第二介電層1702(例如，第二ILD層)。於第二介電層1702內形成導電接觸件120。導電接觸件120自第二介電層1702之頂部表面延伸至閘極結構110。在一些實施例中，形成導電接觸件120可包括藉由選擇性地蝕刻第二介電層1702，從而形成開口1704。隨後，用導電材料填充開口1704以形成導電接觸件120。在形成導電材料之後，可執行平坦化製程(例如，化學機械拋光製程)以將第二介電層1702與導電接觸件120之上部表面共平坦化。在各種實施例中，導電材料可包括鎢、銅、鋁銅或其他導電材料。
圖18示出形成具有電晶體元件的積體晶片的方法1800的一些實施例之流程圖，所述電晶體元件包括經設置以改良元件效能的閘極結構。
儘管在本文中將所揭露的方法(例如，方法1800及方法2900)經說明及描述為一系列動作或事件，但應瞭解，不應以限制性意義解釋所說明的此類動作或事件之次序。舉例而言，除本文中所說明及/或描述的動作或事件之外，一些動作可與其它動作或事件以不同次序出現及/或同時出現。另外，可能並非需要所有的經 說明之動作來實施本文中之描述的一或多個態樣或實施例。此外，本文中所描繪的動作中之一或多者可以一或多個單獨動作及/或階段來實現。
在動作1802處，於基底內形成隔離結構。隔離結構包括界定暴露基底之上部表面的開放區域的側壁，且包括界定在隔離結構之上部表面內的一或多個缺口的表面。圖6A至圖6B示出對應於動作1802的一些實施例。
在動作1804處，形成具有閘極介電質及犧牲閘極材料的在開放區域上方延伸的犧牲閘極結構。圖7A至圖8B示出對應於動作1804的一些實施例。
在動作1806處，於犧牲閘極結構之相對側上的開放區域內形成源極區及汲極區。圖9A至圖9B示出對應於動作1806的一些實施例。
在動作1808處，於基底上方及犧牲閘極結構上方形成第一介電層。圖10A至圖11B示出對應於動作1808的一些實施例。
在動作1810處，移除一或多個缺口上方的犧牲閘極材料的一部分，以形成延伸穿過犧牲閘極材料的一或多個第一孔口。圖12A至圖12B示出對應於動作1810的一些實施例。
在動作1812處，於一或多個第一孔口內形成一或多種材料之第二組成物。一或多種材料之第二組成物界定具有第二功函數的一或多個第二閘極電極區。圖13A至圖13B示出對應於動作1812的一些實施例。
在動作1814處，移除犧牲閘極材料之剩餘部分以形成鄰接第二閘極電極區的一或多個第二孔口。圖14A至圖14B示出對 應於動作1814的一些實施例。
在動作1816處，於替代犧牲閘極材料之剩餘部分的一或多個第二孔口內形成一或多種材料之第一組成物。一或多種材料之第一組成物界定具有不同於(例如小於)第二功函數的第一功函數的一或多個第一閘極電極區。圖15A至圖15B示出對應於動作1816的一些實施例。
在動作1818處，於一或多種材料之第一組成物及第二組成物上方形成第二介電層。圖16A至圖16B示出對應於動作1818的一些實施例。
在動作1820處，於第二介電層內形成導電接觸件。圖17示出對應於動作1820的一些實施例。
圖19A至圖28示出對應於形成具有電晶體元件的積體晶片之方法的一些替代實施例的剖視圖及俯視圖，所述電晶體元件包括經設置以改良元件效能的閘極結構。儘管參考方法來描述圖19A至圖28，但應瞭解，繪示於圖19A至圖28中的結構並不限於所述方法而是可與所述方法單獨分離。
如圖19A之俯視圖1900及圖19B之剖視圖1904中所示，於基底102內的溝渠103內形成隔離結構104。隔離結構104界定在對應於第一電晶體類型(例如，NMOS電晶體)的第一區1902a內的第一開放區域106a，且界定在對應於第二電晶體類型(例如，PMOS電晶體)的第二區1902b的第二開放區域106b。第一開放區域106a及第二開放區域106b暴露基底102之上部表面102u。隔離結構104配置於由基底102之內表面界定的溝渠103內。在隔離結構104的形成期間，可能於隔離結構104內形成一 或多個缺口108。一或多個缺口108下凹於隔離結構104之頂部。一或多個缺口108可沿隔離結構104的接近於第一開放區域106a及第二開放區域106b之邊緣配置。
如圖20A之俯視圖2000及圖20B之剖視圖2002中所示，於基底102上方以及第一開放區域106a及第二開放區域106b內形成閘極介電質112。
如圖21A之俯視圖2100及圖21B之剖視圖2102中所示，於閘極介電質112上方及隔離結構104上方形成犧牲閘極材料802。犧牲閘極材料802經圖案化以界定犧牲閘極結構。在一些實施例中，可沿犧牲閘極結構之側面形成側壁間隔件302。
於第一開放區域106a內的犧牲閘極材料802之相對側上的基底102內形成第一源極區124a及第一汲極區126a。於第二開放區域106b內的犧牲閘極材料802之相對側上的基底102內形成第二源極區124b及第二汲極區126b。在一些實施例中，可藉由第一植入製程形成第一源極區124a及第一汲極區126a，而可藉由第二植入製程形成第二源極區124b及第二汲極區126b。舉例而言，可根據覆蓋第二區1902b的第一遮罩而將第一摻質(例如，包括n型摻質，諸如磷、砷等)選擇性植入至基底102中來執行第一植入製程。類似地，可根據覆蓋第一區1902a的第二遮罩而將第二摻質(例如，包括p型摻質，諸如硼、鎵等)選擇性植入至基底102中來執行第二植入製程。
如圖22之剖視圖2200中所示，於基底102上方形成第一介電層1002(例如，第一層間介電(ILD)層)。第一介電層1002覆蓋犧牲閘極材料802及側壁間隔件302。執行平坦化製程(沿直 線2202)，以自犧牲閘極材料802及側壁間隔件302上方移除第一介電層1002。
如圖23之剖視圖2300中所示，移除犧牲閘極結構內的犧牲閘極材料(圖22之犧牲閘極材料802)。犧牲閘極材料之移除使得在側壁間隔件302之間形成取代閘極凹穴2302a以及取代閘極凹穴2302b。於取代閘極凹穴2302a以及取代閘極凹穴2302b內形成第一閘極金屬2304。在各種實施例中，第一閘極金屬2304可包括p型閘極金屬，諸如鎳、鈷、鉬、鉑、鉛、金、氮化鉭、矽化鉬、釕、鉻、鎢、銅或類似者。在各種實施例中，可藉由氣相沉積技術(例如PVD、CVD、PE-CVD、ALD等)形成第一閘極金屬2304。
如圖24之剖視圖2400中所示，於第一閘極金屬2304上方形成犧牲介電材料2402，以填充取代閘極凹穴2302a以及取代閘極凹穴2302b。在一些實施例中，犧牲介電材料2402可包括旋塗式玻璃(spin-on-glass；SOG)。
如圖25之剖視圖2500中所示，於犧牲介電材料2402上方形成包括感光性材料2502的遮罩層。感光性材料2502經圖案化以界定感光性材料2502內的開口2504。根據感光性材料2502而將第一閘極金屬2304選擇性地暴露於蝕刻劑，以便移除下伏於感光性材料2502內的開口2504的第一閘極金屬2304之一些部分。犧牲介電材料2402保留在第一區1902a內的缺口108上方，同時移除第二區1902b內的缺口108上方的犧牲介電材料2402。在蝕刻第一閘極金屬2304之後，移除感光性材料2502及犧牲介電材料2402之剩餘部分。
如圖26之剖視圖2600中所示，於第一閘極金屬2304上方的取代閘極凹穴2302a以及取代閘極凹穴2302b內形成第二閘極金屬2602。第二閘極金屬2602具有與第一閘極金屬2304不同的功函數。第二閘極金屬2602界定具有第一功函數的第一閘極電極區114，且界定具有不同於(例如高於)第一功函數的第二功函數的第二閘極電極區116。在第一區1902a中，第一閘極電極區114配置於一或多個缺口108上方。在第二區1902b中，第二閘極電極區116配置於一或多個缺口108上方。在一些實施例中，第二閘極金屬2602可包括n型閘極金屬，諸如鋁、鉭、鈦、鉿、鋯、矽化鈦、氮化鉭、氮化鉭矽、鉻、鎢、銅、鈦鋁或類似者。在各種實施例中，可藉由氣相沉積技術(例如PVD、CVD、PE-CVD、ALD等)形成第二閘極金屬2602。
如圖27之剖視圖2700中所示，在第二閘極金屬2602上執行平坦化製程(沿直線2702)，以自第一介電層1002上方移除過量的第二閘極金屬2602。
如圖28之剖視圖2800中所示，於第一介電層1002及閘極結構110上方形成第二介電層1702(例如，第二ILD層)。於第二介電層1702內形成導電接觸件120。
圖29示出形成具有電晶體元件的積體晶片的方法2900的一些替代實施例之流程圖，所述電晶體元件包括經設置以改良元件效能的閘極結構。
在動作2902處，於基底內形成隔離結構。隔離結構包括界定暴露基底之上部表面的開放區域的側壁，且包括界定在隔離結構之上部表面內的一或多個缺口的表面。圖19A至圖19B示出 對應於動作2902的一些實施例。
在動作2904處，於開放區域上方形成具有犧牲閘極材料的犧牲閘極結構。圖20A至圖20B示出對應於動作2904的一些實施例。
在動作2906處，於犧牲閘極結構之相對側上的開放區域內形成源極區及汲極區。圖21A至圖21B示出對應於動作2906的一些實施例。
在動作2908處，於基底上方及犧牲閘極結構周圍形成第一介電層。圖22示出對應於動作2908的一些實施例。
在動作2910處，自犧牲閘極結構內移除犧牲閘極材料，以形成取代閘極凹穴。圖23示出對應於動作2910的一些實施例。
在動作2912處，於取代閘極凹穴內形成第一閘極金屬。圖23示出對應於動作2912的一些實施例。
在動作2914處，於第一閘極金屬上方的取代閘極凹穴內形成犧牲介電材料。圖24示出對應於動作2914的一些實施例。
在動作2916處，根據遮罩層圖案化犧牲介電材料及第一閘極金屬。圖25示出對應於動作2916的一些實施例。
在動作2918處，自取代閘極凹穴內移除犧牲介電材料。圖26示出對應於動作2918的一些實施例。
在動作2920處，於第一閘極金屬上方的取代閘極凹穴內形成第二閘極金屬。圖26示出對應於動作2920的一些實施例。
在動作2922處，執行平坦化製程以自第一介電層上方移除第二閘極金屬。圖27示出對應於動作2922的一些實施例。
在動作2924處，於第一介電層上方的第二介電層內形 成導電接觸件。圖28示出對應於動作2924的一些實施例。
因此，在一些實施例中，本揭露是關於一種具有包括多個閘極電極區的閘極結構的電晶體元件。所述多個閘極電極區具有不同功函數，經設置以降低電晶體元件對扭結效應之感受性(susceptibility)。此外，本揭露亦關於上述電晶體元件的相關聯之形成方法。
在一些實施例中，本揭露是關於一種積體晶片。所述積體晶片包含：隔離結構，其配置於基底內且具有界定下凹於隔離結構之最上部表面的一或多個缺口之內表面，且具有界定暴露基底的開放區域的側壁；源極區，其安置於開口內；汲極區，其安置於開口內且藉由通道區沿第一方向與源極區分離；以及在通道區上方延伸的閘極結構，所述閘極結構包含具有一或多種材料之第一組成物的第一閘極電極區及安置於一或多個缺口上方且具有不同於一或多種材料之第一組成物的一或多種材料之第二組成物的第二閘極電極區。在一些實施例中，一或多種材料之第一組成物包含n型閘極金屬，且一或多種材料之第二組成物包含p型閘極金屬。在一些實施例中，一或多種材料之第一組成物具有第一功函數，且一或多種材料之第二組成物具有大於第一功函數的第二功函數。在一些實施例中，第一閘極電極區連續環繞第二閘極電極區。在一些實施例中，第一閘極電極區沿第一方向及沿垂直於第一方向的第二方向側向鄰接第二閘極電極區。在一些實施例中，第二閘極電極區在垂直於第一方向的第二方向上延伸通過通道區。在一些實施例中，通道區在第一方向上延伸通過第二閘極電極區之相對側。在一些實施例中，閘極結構經設置以使得所述通道區的邊緣比在 中心具有更低的臨限電壓；通道區中心在垂直於第一方向的第二方向處於通道區之邊緣之間。在一些實施例中，一或多種材料之第二組成物縱向延伸至一或多種材料之第一組成物之最底部表面下方。在一些實施例中，一或多種材料之第二組成物與界定一或多個缺口的內表面直接接觸。在一些實施例中，閘極結構更包含將一或多種材料之第一組成物與基底分離的閘極介電質，一或多種材料之第二組成物自一或多個缺口內延伸至隔離結構之最上部表面上方及閘極介電質上方。
在其他實施例中，本揭露是關於一種積體晶片。所述積體晶片包含：在基底中之溝渠內具有一或多種介電材料的隔離結構，所述隔離結構之內表面界定下凹於隔離結構之最上部表面的一或多個缺口；安置於基底內的源極區；安置於基底內且沿第一方向與源極區分離的汲極區；以及安置於基底上方及源極區與汲極區之間的閘極結構，閘極結構包含藉由閘極介電質與基底分離且具有第一功函數的第一閘極電極區，以及自一或多個缺口內延伸至隔離結構之最上部表面上方及閘極介電質上方的第二閘極電極區，第二閘極電極區具有不同於第一功函數的第二功函數。在一些實施例中，第一閘極電極區包含n型閘極金屬，且第二閘極電極區包含p型閘極金屬。在一些實施例中，第一閘極電極區沿第一方向及沿垂直於第一方向的第二方向與第二閘極電極區側向接觸。在一些實施例中，源極區藉由通道區而與汲極區分離；且第二閘極電極區具有在通道區之第一邊緣上方的第一區段及在通道區之與第一邊緣相對的第二邊緣上方的單獨第二區段。在一些實施例中，通道區在第一方向上延伸通過第一區段及第二區段之相對 側。
在又其他實施例中，本揭露是關於一種形成積體晶片的方法。所述方法包含：於基底內的隔離結構上方沉積犧牲閘極材料，其中隔離結構具有界定下凹於隔離結構之最上部表面的一或多個缺口的內表面；自一或多個缺口正上方移除犧牲閘極材料的第一部分以形成延伸穿過犧牲閘極材料的第一孔口；於第一孔口內沉積具有第一功函數的一或多種材料之第一組成物；移除一或多種材料之第一組成物之側壁之間的犧牲閘極材料的第二部分；以及於一或多種材料之第一組成物的側壁之間沉積一或多種材料之第二組成物，一或多種材料之第二組成物具有不同於第一功函數的第二功函數。在一些實施例中，一或多種材料之第一組成物由p型閘極金屬組成，且一或多種材料之第二組成物由n型閘極金屬組成。在一些實施例中，一或多種材料之第一組成物及一或多種材料之第二組成物共同形成閘極結構。在一些實施例中，源極區沿閘極結構之第一側形成，且汲極區沿閘極結構之第二側形成。
前文概述若干實施例之特徵以使得本領域的技術人員可更佳地理解本揭露之態樣。本領域的技術人員應理解，其可易於使用本揭露作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他方法及結構的基礎。本領域的技術人員亦應認識到，此類等效構造並不脫離本揭露之精神及範疇，且本領域的技術人員可在不脫離本揭露的精神及範疇的情況下在本文中進行作出改變、替代及更改。

Claims (10)

  1. 一種積體晶片，包括：隔離結構，配置於基底內，且具有界定下凹於所述隔離結構之最上部表面的一或多個缺口的內表面，且具有界定暴露所述基底的開放區域的側壁；源極區，安置於所述開放區域內；汲極區，安置於所述開放區域內且藉由通道區沿第一方向與所述源極區分離；以及閘極結構，在所述通道區上方延伸，其中所述閘極結構包括具有一或多種材料之第一組成物的第一閘極電極區以及安置於所述一或多個缺口上方且具有不同於所述一或多種材料之第一組成物的一或多種材料之第二組成物的第二閘極電極區，其中所述第二閘極電極區交疊於所述一或多個缺口，並側向鄰接所述第一閘極電極區。
  2. 如申請專利範圍第1項所述的積體晶片，其中所述一或多種材料之第一組成物包括n型閘極金屬；以及其中所述一或多種材料之第二組成物包括p型閘極金屬。
  3. 如申請專利範圍第1項所述的積體晶片，其中所述一或多種材料之第一組成物具有第一功函數；以及其中所述一或多種材料之第二組成物具有大於所述第一功函數的第二功函數。
  4. 如申請專利範圍第1項所述的積體晶片，其中所述第一閘極電極區連續環繞所述第二閘極電極區；或所述第一閘極電極區沿所述第一方向以及沿垂直於所述第一方向的第二方向側向鄰接所述第二閘極電極區。
  5. 如申請專利範圍第1項所述的積體晶片，其中所述第二閘極電極區在垂直於所述第一方向的第二方向上延伸通過所述通道區；或所述通道區在所述第一方向上延伸通過所述第二閘極電極區之相對側。
  6. 如申請專利範圍第1項所述的積體晶片，其中所述閘極結構經設置以使得所述通道區的邊緣比在中心具有更低的臨限電壓；以及其中所述通道區之所述中心在垂直於所述第一方向的第二方向上處於所述通道區之所述邊緣之間。
  7. 如申請專利範圍第1項所述的積體晶片，其中所述一或多種材料之第二組成物縱向延伸至所述一或多種材料之第一組成物的最底部表面下方；或所述一或多種材料之第二組成物與界定所述一或多個缺口的所述內表面直接接觸。
  8. 如申請專利範圍第1項所述的積體晶片，其中所述閘極結構更包括：閘極介電質，將所述一或多種材料之第一組成物與所述基底分離，其中所述一或多種材料之第二組成物自所述一或多個缺口內延伸至所述隔離結構之所述最上部表面上方以及所述閘極介電質上方。
  9. 一種積體晶片，包括：隔離結構，包括在基底中之溝渠內的一或多種介電材料，其中所述隔離結構之內表面界定下凹於所述隔離結構之最上部表面的一或多個缺口；源極區，安置於所述基底內；汲極區，安置於所述基底內且沿第一方向與所述源極區分離；以及閘極結構，安置於所述基底上方以及所述源極區與所述汲極區之間，其中所述閘極結構包括：第一閘極電極區，藉由閘極介電質與所述基底分離且具有第一功函數；以及第二閘極電極區，自所述一或多個缺口內延伸至所述隔離結構之所述最上部表面上方以及所述閘極介電質上方，其中所述第二閘極電極區具有不同於所述第一功函數的第二功函數，其中所述第二閘極電極區交疊於所述一或多個缺口，並側向鄰接所述第一閘極電極區。
  10. 一種形成積體晶片的方法，包括：於基底內的隔離結構上方沉積犧牲閘極材料，其中所述隔離結構具有界定下凹於所述隔離結構之最上部表面的一或多個缺口的內表面；自所述一或多個缺口正上方移除所述犧牲閘極材料的第一部分，以形成延伸穿過所述犧牲閘極材料的第一孔口；於所述第一孔口內沉積具有第一功函數的一或多種材料之第一組成物；移除所述一或多種材料之第一組成物之側壁之間的所述犧牲閘極材料的第二部分；以及於所述一或多種材料之所述第一組成物的所述側壁之間沉積一或多種材料之第二組成物，其中所述一或多種材料之第二組成物具有不同於所述第一功函數的第二功函數。
TW107136361A 2017-11-15 2018-10-16 積體晶片及其形成方法 TWI669817B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762586346P 2017-11-15 2017-11-15
US62/586,346 2017-11-15
US15/989,648 2018-05-25
US15/989,648 US10468410B2 (en) 2017-11-15 2018-05-25 Metal gate modulation to improve kink effect

Publications (2)

Publication Number Publication Date
TW201924047A TW201924047A (zh) 2019-06-16
TWI669817B true TWI669817B (zh) 2019-08-21

Family

ID=66432848

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136361A TWI669817B (zh) 2017-11-15 2018-10-16 積體晶片及其形成方法

Country Status (4)

Country Link
US (5) US10468410B2 (zh)
KR (1) KR102243749B1 (zh)
CN (1) CN109786379B (zh)
TW (1) TWI669817B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510855B2 (en) 2017-11-14 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor layout to reduce kink effect
DE102018114750A1 (de) 2017-11-14 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor-layout zum reduzieren des kink-effekts
US10468410B2 (en) * 2017-11-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate modulation to improve kink effect
US11239313B2 (en) 2018-10-30 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated chip and method of forming thereof
TWI748346B (zh) * 2020-02-15 2021-12-01 華邦電子股份有限公司 多閘極之半導體結構及其製造方法
CN113314610B (zh) * 2020-02-27 2024-04-30 台湾积体电路制造股份有限公司 晶体管器件及其制造方法
CN113410228B (zh) * 2020-03-16 2024-03-01 华邦电子股份有限公司 多栅极的半导体结构及其制造方法
US11424339B2 (en) * 2020-10-27 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated chip and method of forming thereof
US11362102B1 (en) * 2021-02-26 2022-06-14 United Microelectronics Corp. Semiconductor device and fabrication method thereof
CN115440671A (zh) * 2021-06-03 2022-12-06 联华电子股份有限公司 单次可编程存储器元件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200416942A (en) * 2002-12-26 2004-09-01 Fujitsu Ltd Semiconductor device having STI without divot and its manufacture
EP1464074A2 (en) * 2001-11-20 2004-10-06 International Business Machines Corporation Method for limiting divot formation in post shallow trench isolation processes
TW201624548A (zh) * 2014-12-30 2016-07-01 台灣積體電路製造股份有限公司 半導體結構及其形成方法
TW201735265A (zh) * 2015-12-15 2017-10-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153478A (en) 1998-01-28 2000-11-28 United Microelectronics Corp. STI process for eliminating kink effect
US5998848A (en) * 1998-09-18 1999-12-07 International Business Machines Corporation Depleted poly-silicon edged MOSFET structure and method
US7304354B2 (en) 2004-02-17 2007-12-04 Silicon Space Technology Corp. Buried guard ring and radiation hardened isolation structures and fabrication methods
US9070623B2 (en) * 2004-12-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling gate formation for high density cell layout
US7190050B2 (en) 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US8188551B2 (en) 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
JP4623294B2 (ja) * 2005-09-12 2011-02-02 セイコーエプソン株式会社 半導体装置の製造方法
JP5567247B2 (ja) * 2006-02-07 2014-08-06 セイコーインスツル株式会社 半導体装置およびその製造方法
KR20080003556A (ko) 2006-07-03 2008-01-08 충청북도 반도체 소자 및 그의 제조방법
US7410874B2 (en) 2006-07-05 2008-08-12 Chartered Semiconductor Manufacturing, Ltd. Method of integrating triple gate oxide thickness
CN100590841C (zh) * 2006-09-29 2010-02-17 台湾积体电路制造股份有限公司 半导体装置及金属氧化物半导体场效应晶体管的制造方法
US8124494B2 (en) * 2006-09-29 2012-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reshaping silicon surfaces with shallow trench isolation
US7514940B1 (en) 2006-12-13 2009-04-07 National Semiconductor Corporation System and method for determining effective channel dimensions of metal oxide semiconductor devices
KR101408877B1 (ko) 2007-12-03 2014-06-17 삼성전자주식회사 트랜지스터, 고전압 트랜지스터 및 상기 고전압트랜지스터를 구비한 디스플레이 구동 집적회로
JP2010087436A (ja) * 2008-10-03 2010-04-15 Nec Electronics Corp 半導体装置
JP2011071431A (ja) 2009-09-28 2011-04-07 Panasonic Corp 半導体装置及びその製造方法
US7932143B1 (en) * 2009-10-22 2011-04-26 Globalfoundries Inc. Methods for protecting gate stacks during fabrication of semiconductor devices and semiconductor devices fabricated from such methods
US8330227B2 (en) * 2010-02-17 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated semiconductor structure for SRAM and fabrication methods thereof
KR101718981B1 (ko) 2010-06-30 2017-03-23 삼성전자주식회사 콘택 플러그를 포함하는 반도체 소자
US9214538B2 (en) 2011-05-16 2015-12-15 Eta Semiconductor Inc. High performance multigate transistor
US9070784B2 (en) * 2011-07-22 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a CMOS semiconductor device and method of forming the same
US9263556B2 (en) * 2012-06-29 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide process using OD spacers
KR102008744B1 (ko) 2012-12-13 2019-08-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20150243786A1 (en) * 2014-02-21 2015-08-27 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
KR20150122295A (ko) * 2014-04-22 2015-11-02 충북대학교 산학협력단 고전압 mosfet 및 이의 제조방법과 문턱전압이하 험프 개선 방법
KR102290685B1 (ko) * 2015-06-04 2021-08-17 삼성전자주식회사 반도체 장치
US9627510B1 (en) * 2015-12-02 2017-04-18 International Business Machines Corporation Structure and method for replacement gate integration with self-aligned contacts
TWI612661B (zh) 2017-01-05 2018-01-21 立錡科技股份有限公司 改善臨界電壓下滑的金屬氧化物半導體元件及金屬氧化物半導體元件的臨界電壓下滑改善方法
CN109087943A (zh) * 2017-06-13 2018-12-25 联华电子股份有限公司 隧穿场效晶体管结构与其制作方法
US10510855B2 (en) 2017-11-14 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor layout to reduce kink effect
US10468410B2 (en) * 2017-11-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate modulation to improve kink effect

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1464074A2 (en) * 2001-11-20 2004-10-06 International Business Machines Corporation Method for limiting divot formation in post shallow trench isolation processes
TW200416942A (en) * 2002-12-26 2004-09-01 Fujitsu Ltd Semiconductor device having STI without divot and its manufacture
TW201624548A (zh) * 2014-12-30 2016-07-01 台灣積體電路製造股份有限公司 半導體結構及其形成方法
TW201735265A (zh) * 2015-12-15 2017-10-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
KR102243749B1 (ko) 2021-04-26
US20200321337A1 (en) 2020-10-08
US10741555B2 (en) 2020-08-11
US20200013778A1 (en) 2020-01-09
US20190148375A1 (en) 2019-05-16
US10998315B2 (en) 2021-05-04
US11063044B2 (en) 2021-07-13
US20210313325A1 (en) 2021-10-07
US10468410B2 (en) 2019-11-05
CN109786379B (zh) 2021-02-26
CN109786379A (zh) 2019-05-21
US11532621B2 (en) 2022-12-20
TW201924047A (zh) 2019-06-16
US20200295001A1 (en) 2020-09-17
KR20190055717A (ko) 2019-05-23

Similar Documents

Publication Publication Date Title
TWI669817B (zh) 積體晶片及其形成方法
TWI677981B (zh) 積體晶片及其形成方法
TWI484567B (zh) 半導體結構與其製造方法
US11923411B2 (en) Integrated chip and method of forming thereof
US20220293758A1 (en) Transistor layout to reduce kink effect
KR102350485B1 (ko) 반도체 소자
US11195934B2 (en) Structure and method for bi-layer self-aligned contact
TWI708282B (zh) 完全矽化閘控裝置及其形成方法
TWI819305B (zh) 積體晶片及其形成方法
KR20070064163A (ko) 리세스 채널 트랜지스터의 형성 방법
TW202410198A (zh) 電晶體、半導體裝置及形成半導體結構的方法