TWI677981B - 積體晶片及其形成方法 - Google Patents

積體晶片及其形成方法 Download PDF

Info

Publication number
TWI677981B
TWI677981B TW107136357A TW107136357A TWI677981B TW I677981 B TWI677981 B TW I677981B TW 107136357 A TW107136357 A TW 107136357A TW 107136357 A TW107136357 A TW 107136357A TW I677981 B TWI677981 B TW I677981B
Authority
TW
Taiwan
Prior art keywords
region
width
open
source
drain
Prior art date
Application number
TW107136357A
Other languages
English (en)
Other versions
TW201919233A (zh
Inventor
林孟漢
Meng-Han Lin
邱德馨
Te-Hsin Chiu
吳偉成
Wei-Cheng Wu
Original Assignee
台灣積體電路製造股份有限公司
Taiwan Semiconductor Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, Taiwan Semiconductor Manufacturing Co., Ltd. filed Critical 台灣積體電路製造股份有限公司
Publication of TW201919233A publication Critical patent/TW201919233A/zh
Application granted granted Critical
Publication of TWI677981B publication Critical patent/TWI677981B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本揭露涉及在主動區域內之電晶體元件，主動區域具有經配置以降低電晶體元件對鄰近隔離結構中之缺口導致的效能劣化（例如扭結效應）之感受性的形狀。電晶體元件具有基底，其包含將溝渠定義在基底之上部表面內之內表面。介電材料配置於溝渠內。介電材料定義暴露基底之上部表面的開放區域。開放區域具有在基底內之源極區域上方的源極開放區域、在基底內之汲極區域上方的汲極開放區域，以及在源極與汲極開放區域之間的通道開放區域。源極及汲極開放區域具有小於通道開放區域之寬度。閘極結構在源極與汲極區域之間的開放區域上方延伸。

Description

積體晶片及其形成方法
本揭露是有關於一種積體晶片及其形成方法。
現代積體晶片包括形成於半導體基底(例如矽基底)上之數百萬或數十億個半導體元件。為了改良積體晶片的功能性，半導體業界不斷地減小半導體元件之尺寸，以為積體晶片提供小型、密集設置的元件。藉由形成具有小型、密集設置的元件的積體晶片，可提高半導體元件的速度且降低半導體元件的功率消耗。
在一些實施例中，本揭露涉及一種積體晶片。積體晶片包含：基底，具有內表面，此內表面定義基底之上部表面內的溝渠；隔離結構，包含溝渠內之一或多種介電材料，且具有定義暴露基底之上部表面之開放區域的側壁，所述開放區域具有第一寬度之源極開放區域、第二寬度之汲極開放區域以及大於第一寬度及第二寬度的第三寬度之通道開放區域；源極區域，安置於基底中的源極 開放區域內；汲極區域，安置於基底中的汲極開放區域內；以及閘極結構，在源極區域與汲極區域之間的的位置處的開放區域上方延伸。
在其他實施例中，本揭露涉及一種積體晶片。積體晶片包含：隔離結構，配置於基底內且具有定義下凹於隔離結構之最上部表面之一或多個缺口的表面，所述隔離結構定義暴露基底之開放區域；源極區域，安置於開放區域內；汲極區域，安置於開放區域內且沿第一方向與源極區域分離，所述開放區域沿垂直於第一方向之第二方向延伸通過源極區域之相對側；以及閘極結構，沿第二方向在開放區域上方延伸。在一些實施例中，一或多個缺口中之第一者包含沿第一方向於隔離結構內延伸之第一區段及沿第二方向於隔離結構內延伸之第二區段；且沿源極開放區域與汲極開放區域之間的邊界延伸的直線與第二區段相交。
在又其他實施例中，本揭露涉及一種形成積體晶片的方法。方法包含：在基底內形成隔離結構，所述隔離結構定義源極開放區域、汲極開放區域以及通道開放區域，通道開放區域沿第一方向配置於源極開放區域與汲極開放區域之間且沿垂直於第一方向之第二方向延伸通過源極開放區域及汲極開放區域；在通道開放區域上方形成閘極結構；以及執行植入製程以在源極開放區域內形成源極區域且在汲極開放區域內形成汲極區域，源極區域及汲極區域沿第二方向自定義通道開放區域之隔離結構的側壁後移非零距離。
100、310、314、316、500、602、702、802、902、904、1002、1102‧‧‧剖視圖
102‧‧‧基底
102u‧‧‧上部表面
103‧‧‧溝渠
104‧‧‧隔離結構
106、400、514、524‧‧‧開放區域
106a、402a‧‧‧源極開放區域
106b、402b‧‧‧通道開放區域
106c、402c‧‧‧汲極開放區域
110‧‧‧缺口
112‧‧‧閘極結構
114‧‧‧閘極介電質
116‧‧‧閘極介電材料
118‧‧‧介電結構
120‧‧‧導電接觸件
122、300、530、600、700、800、900、1000、1100‧‧‧俯視圖
124、536‧‧‧源極區域
125‧‧‧通道區域
126、538‧‧‧汲極區域
128‧‧‧第一方向
130‧‧‧第二方向
200、204‧‧‧折線圖
202‧‧‧絕對電場
206‧‧‧絕對臨限電壓
302‧‧‧側壁間隔件
304‧‧‧第一非零距離
306‧‧‧第二非零距離
308‧‧‧第三非零距離
312‧‧‧井區
318‧‧‧源極及汲極延伸區域
320‧‧‧矽化物層
400‧‧‧積體晶片
404‧‧‧非零距離
502‧‧‧第一邏輯區域
504‧‧‧高電壓閘極介電層
506‧‧‧雙閘極介電層
506a‧‧‧第一閘極介電層
507b‧‧‧第二閘極介電層
508‧‧‧高電壓閘電極
510‧‧‧高電壓井
512‧‧‧嵌入式記憶體區域
516‧‧‧電荷捕獲介電結構
518‧‧‧控制閘電極
520‧‧‧控制井
522‧‧‧第二邏輯區域
532‧‧‧選擇閘電極
526‧‧‧邏輯閘電極
528‧‧‧邏輯井
534‧‧‧公共源極/汲極區域
1004‧‧‧摻雜劑物質
1104‧‧‧接觸窗蝕刻阻擋層
1200‧‧‧方法
1202、1204、1206、1208、1210‧‧‧動作
A-A'、B-B'、C-C'‧‧‧剖面線
L‧‧‧長度
WCH‧‧‧第三寬度
Weff‧‧‧有效寬度
WS/D_1、WS/D‧‧‧第一寬度
WS/D_2、WCH_1‧‧‧第二寬度
△W‧‧‧非零距離
當結合附圖閱讀時，自以下詳細描述最佳地理解本揭露內容之態樣。應注意，根據業界中之標準慣例，各種特徵未按比例繪製。事實上，可出於論述清楚起見而任意地增加或降低各種特徵之尺寸。
圖1A至圖1B示出包括在具有經配置以改良元件效能之形狀的主動區域內之電晶體元件之積體晶片的一些實施例。
圖2A至圖2B示出繪示具有經揭露形狀之主動區域的電晶體元件之例示性效能參數之一些實施例的折線圖。
圖3A至圖3D示出包括在具有經配置以改良元件效能之形狀的主動區域內之電晶體元件之積體晶片的一些額外實施例。
圖4示出包括在具有經配置以改良元件效能之形狀之主動區域內的電晶體元件之積體晶片之一些替代實施例的俯視圖。
圖5A至圖5B示出具有不同閘極介電質厚度之不同區域之積體晶片的一些額外實施例。
圖6A至圖11B示出對應於形成積體晶片之方法的剖視圖及俯視圖的一些實施例，所述積體晶片包括配置於具有經配置以改良元件效能之形狀的主動區域內之電晶體元件。
圖12示出形成積體晶片之方法之一些實施例的流程圖，所述積體晶片包括配置於具有經配置以改良元件效能之形狀的主動區域內之電晶體元件。
以下揭露內容提供用於實施所提供之主題之不同特徵的許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露內容。當然，此等特定實例僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或上之形成可包括第一特徵與第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可在第一特徵與第二特徵之間形成，以使得第一特徵及第二特徵可不直接接觸之實施例。另外，本揭露內容可在各種實例中重複參考標號及/或字母。此重複係出於簡單及清晰之目的，且本身並不指示所論述之各種實施例與/或組態之間的關係。
此外，為易於描述，可在本文中使用諸如「在…下方」、「低於」、「下部」、「高於」、「上部」及類似者之空間相對術語來描述如諸圖中所說明之一個元件或特徵與另一元件或特徵的關係。除諸圖中所描繪之定向以外，空間相對術語意欲涵蓋元件在使用或操作中之不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)且本文中所使用之空間相對描述詞可同樣相應地進行解譯。
在積體晶片中，主動元件(例如MOSFET元件、嵌入式記憶體元件等)一般配置於共用半導體基底(例如矽基底)上。然而，半導體材料可導電，以使得漏電流可在彼此緊靠地定位於半導體基底內的主動元件之間行進。若未恰當地降低此類漏電流，則鄰 近元件之間的串擾(cross-talk)可能導致積體晶片失效。
許多現代積體晶片使用淺溝渠隔離(shallow trench isolation；STI)結構，以防止漏電流在鄰近元件之間行進。一般而言，STI結構藉由以下操作形成：在基底上方形成襯墊氧化物；根據氮化物遮罩層圖案化襯墊氧化物；根據氮化物遮罩層蝕刻基底，以在基底中形成溝渠；用一或多種介電材料(諸如二氧化矽或氮化矽)填充溝渠；以及自基底上方移除過量之一或多種介電材料。此外，STI形成製程可使用濕式蝕刻製程來移除在STI結構形成期間所使用之氮化物遮罩層及/或襯墊氧化物。
然而，已瞭解，在STI結構形成期間，可能在STI結構之上部表面內形成缺口(divot)(例如歸因於用以移除氮化物遮罩層及/或襯墊氧化物之濕式蝕刻製程)。此類缺口可能不利地影響鄰近元件之電性(例如臨限電壓及次臨限電壓)，導致元件之效能不可預測。舉例而言，在電晶體元件製造期間，導電閘極材料可填充STI結構內之缺口，導致導電閘極材料具有尖銳的邊角(sharp edge)。在電晶體元件的操作期間，所述尖銳的邊角可能增強由閘極結構產生之電場。增強的電場降低電晶體元件之臨限電壓，以造成被稱之為扭結效應(kink effect)(例如由汲極電流與閘極電壓之關係的雙峰定義)之問題。扭結效應具有大量不利後果，諸如難以模擬(例如在SPICE曲線擬合及/或參數提取中)。
在一些實施例中，本揭露涉及一種安置於主動區域內之電晶體元件及相關形成方法，所述主動區域具有經配置以降低電 晶體元件對於由鄰近絕緣結構中之缺口導致的效能劣化(例如扭結效應)之感受性(susceptibility)的形狀。電晶體元件包括基底，基底具有內表面，且內表面在基底之上部表面內定義溝渠。一或多種介電材料配置於溝渠內。一或多種介電材料定義暴露基底之上部表面的開放區域(opening)。開放區域具有在基底內之源極區域上方的源極開放區域(source opening)、在基底內之汲極區域上方的汲極開放區域(drain opening)，以及在源極開放區域與汲極開放區域之間的通道開放區域(channel opening)。源極開放區域及汲極開放區域具有比通道開放區域更小之寬度。閘極結構在開放區域上方的源極區域與汲極區域之間的位置處延伸。由於源極開放區域及汲極開放區域具有比通道開放區域更小之寬度，因此於源極區域與汲極區域之間延伸的所得通道區域將以非零距離與隔離結構之邊緣分離。使通道區域以非零距離與隔離結構之邊緣分離能減少隔離結構內之缺口在通道區域上所帶來的效應。
圖1A至圖1B示出包括在具有經配置以改良元件效能之形狀的主動區域內之電晶體元件之積體晶片的一些實施例。
如圖1A之剖視圖100中所示，積體晶片包括具有內表面之基底102，所述內表面定義自基底102之上部表面102u延伸至基底102內的溝渠103。包括一或多種介電材料之隔離結構104(例如淺溝渠隔離(STI)結構)安置在溝渠103內。隔離結構104包括定義暴露基底102之上部表面102u之開放區域106的側壁。開放區域106定義主動區域(亦即基底102中定位有電晶體元件 之區域)。隔離結構104更包括定義下凹於隔離結構104之最上部表面之一或多個缺口110的表面。一或多個缺口110沿隔離結構104的接近於開放區域106之邊緣配置。
閘極結構112安置在基底102上方且延伸通過隔離結構104的定義開放區域106之相對側壁。閘極結構112包括導電閘極材料116，導電閘極材料116藉由閘極介電質114與基底102分離。導電接觸件120配置於基底102上方之介電結構118(例如層間介電(inter-level dielectric；ILD)層)內。導電接觸件120自導電閘極材料116縱向延伸至介電結構118之頂部。
如圖1B之俯視圖122中所示，隔離結構104在由隔離結構104所定義之開放區域106周圍連續地延伸，且一或多個缺口110配置於在開放區域106周圍之隔離結構104內。開放區域106具有藉由通道開放區域106b沿第一方向128與汲極開放區域106c分離之源極開放區域106a。沿著第二方向130，源極開放區域106a具有第一寬度W S/D_1 ，汲極開放區域106c具有第二寬度W S/D_2 ，且通道開放區域106b具有大於第一寬度W S/D_1 及第二寬度W S/D_2 之第三寬度W CH 。在一些實施例中，第一寬度W S/D_1 與第二寬度W S/D_2 可實質上相等。在一些實施例中，第一寬度W S/D_1 與第三寬度W CH 之間的差大於或等於一或多個缺口110中之第一者之寬度的大約兩倍。
源極區域124安置於源極開放區域106a內，且汲極區域126安置於汲極開放區域106c內。源極區域124及汲極區域 126分別包括安置於基底102之上部表面內的重摻雜區域。在一些實施例中，源極區域124具有實質上等於第一寬度W S/D_1 之寬度，且汲極區域126具有實質上等於第二寬度W S/D_2 之寬度。在一些實施例中，通道開放區域106b沿第二方向130延伸通過源極區域124與汲極區域126之相對側。閘極結構112在開放區域106上方的源極區域124與汲極區域126之間的位置處延伸。
在操作期間，導電閘極材料116經配置以產生在通道區域125內形成導電通道之電場，所述通道區域125在源極區域124與汲極區域126之間的基底102內延伸。由於源極區域124及汲極區域126之寬度小於通道開放區域106b之第三寬度W CH ，所以通道區域125具有以非零距離△W與隔離結構104內之一或多個缺口110分離的有效寬度W eff 。使有效寬度W eff 之通道區域125以非零距離△W與隔離結構104內之一或多個缺口110分離，能減少一或多個缺口110對於由閘極結構112沿通道區域125之邊緣產生之電場的影響。藉由減少一或多個缺口110對通道區域125之影響，能改良電晶體元件之效能(例如降低由一或多個缺口110對於由閘極結構產生之電場之影響所導致的汲極電流之扭結效應)。
圖2A至圖2B示出繪示圖1A至圖1B之電晶體元件的例示性效能參數之一些實施例的折線圖200及折線圖204。
圖2A之折線圖200示出隨主動區域內之位置變化(沿x軸繪示)的絕對電場(沿y軸繪示)。由於藉由閘極結構(例如 圖1B之閘極結構112)形成之通道區域(例如圖1B之通道區域125)具有小於通道開放區域(例如圖1B之通道開放區域106b)之寬度的有效寬度W eff ，所以通道區域在相對側上以非零距離△W與隔離結構中之一或多個缺口(例如圖1B之缺口110)分離。
如折線圖200中所示，非零距離△W內之絕對電場大於通道區域內之絕對電場。因此，藉由使有效寬度W eff 之通道區域與隔離結構以非零距離△W分離，由一或多個缺口導致之較高絕對電場能與通道區域分離，且降低一或多個缺口對於由通道區域上之閘極結構產生之絕對電場202的影響。
圖2B之折線圖204示出隨主動區域內之位置變化(沿x軸繪示)的絕對臨限電壓(沿y軸繪示)。如折線圖204中所示，降低絕對電場對於通道區域之影響會減小通道區域內之絕對臨限電壓206的變化。舉例而言，若通道區域延伸至隔離結構，則沿通道區域之邊緣的絕對電場將降低相關聯電晶體元件之絕對臨限電壓。然而，由於有效寬度W eff 之通道區域自通道開放區域之邊緣後移，所以降低在通道區域內絕對臨限電壓的變化。減輕通道區域中絕對臨限電壓之變化亦降低扭結效應，且從而改良電晶體元件之效能。
圖3A至圖3D示出包括在具有經配置以改良元件效能之形狀的主動區域內之電晶體元件之積體晶片的一些額外實施例。
如圖3A之俯視圖300中所示，積體晶片具有隔離結構104。隔離結構104具有側壁，且所述側壁在基底(圖3B之基底 102)上方的具有源極區域124與汲極區域126的主動區域內定義開放區域106。開放區域106包括藉由通道開放區域106b沿第一方向128分離之源極開放區域106a與汲極開放區域106c。源極區域124具有實質上等於源極開放區域106a之寬度的寬度(沿第二方向130)，且汲極區域126具有實質上等於汲極開放區域106c之寬度的寬度。在一些實施例中，開放區域106實質上對稱於平分源極區域124與汲極區域126之直線。在某些替代實施例(未繪示)中，開放區域106可不對稱於平分源極區域124與汲極區域126之直線。舉例而言，相較於通過源極開放區域106a之相對於第一側的第二側所延伸的距離，通道開放區域106b可通過源極開放區域106a之第一側而延伸更大的距離。
閘極結構112沿第二方向130在開放區域106上方延伸。閘極結構112配置於源極區域124與汲極區域126之間。在一些實施例中，可沿閘極結構112之外部側壁配置側壁間隔件302。側壁間隔件302包括一或多種介電材料。舉例而言，在各種實施例中，側壁間隔件302可包括氧化物(例如氧化矽)、氮化物(例如氮化矽、氮氧化矽等)、碳化物(例如碳化矽)或類似者。在一些實施例中，閘極結構112及/或側壁間隔件302可沿第一方向128通過通道開放區域106b之相對側而延伸第一非零距離304。在一些實施例中，源極區域124自源極開放區域106a與通道開放區域106b之間的邊界後移第二非零距離306，而汲極區域126自汲極開放區域106c與通道開放區域106b之間的邊界後移第三非零距 離308。
在一些實施例中，第一非零距離304大於第二非零距離306及第三非零距離306。在一些此類實施例中，源極區域124及汲極區域126可延伸至側壁間隔件302下方。在一些實施例中，開放區域106的寬度可自源極開放區域106a內之第一寬度改變至源極開放區域106a內直接位於側壁間隔件302下方之位置處的第二寬度。類似地，開放區域106的寬度可自通道開放區域106b內之第二寬度轉變至汲極開放區域106c內直接位於側壁間隔件302下方之位置處的第三寬度。在其他實施例(未繪示)中，開放區域106的寬度可在閘極結構112下方之位置處改變。
圖3B至圖3C示出積體晶片沿剖面線A-A'及剖面線B-B'之剖視圖310及剖視圖314。如圖3B之剖視圖310中所示，沿著剖面線A-A'，開放區域106具有實質上等於源極區域124與汲極區域126之間的通道區域之有效寬度W eff 的第一寬度。如圖3C之剖視圖314中所示，沿著剖面線B-B'，開放區域106具有第二寬度W eff +2△W，其比第一寬度大。第二寬度W eff +2△W與第一寬度的差異為兩倍非零距離△W(亦即2△W)之距離。
在一些實施例中，非零距離△W之大小可介於有效寬度W eff 之大小的約2%與約10%之間的範圍內。舉例而言，在一些實施例中，非零距離△W可具有在約10nm與約1,000nm之間的大小，而有效寬度W eff 可具有在約100nm與約50,000nm之間的大小。具有大於有效寬度W eff 之約2%的非零距離△W能在缺口與通 道區域之間提供足夠大的距離，以便減小由一或多個缺口110對於通道區域上之電場變化的影響。具有小於有效寬度W eff 之10%的非零距離△W能確保電晶體元件之佔據面積足夠小，以具成本效益。
在一些實施例中，井區312可安置在開放區域106下方之基底102內。井區312具有不同於基底102之摻雜類型。舉例而言，在電晶體元件為NMOS電晶體之一些實施例中，基底102可具有n型摻雜，井區312可具有p型摻雜，且源極區域124及汲極區域126可具有n型摻雜。在電晶體元件為PMOS電晶體之其他實施例中，基底102可具有n型摻雜，井區312可具有n型摻雜，且源極區域124及汲極區域126可具有p型摻雜。
介電結構118(例如層間介電(ILD)層)配置在基底102上方。在一些實施例中，介電結構118可包括硼磷矽玻璃(borophosphosilicate glass；BPSG)、硼矽酸鹽玻璃(borosilicate glass；BSG)、磷矽酸鹽玻璃(phosphosilicate glass；PSG)或類似者。導電接觸件120穿過介電結構118縱向延伸至導電閘極材料116。導電接觸件120可包括鎢、銅、鋁銅或其他導電材料。
圖3D示出積體晶片沿圖3A之剖面線C-C，之剖視圖316。如剖視圖316中所示，源極區域124及汲極區域126配置於井區312內的導電閘極材料116之相對側上。
通道區域125具有長度L。在一些實施例中，通道區域125之長度L大約等於閘極結構112之寬度。在其他實施例中，通 道區域125之長度L小於閘極結構112之寬度。在一些實施例中，源極及汲極延伸區域318可自源極區域124及汲極區域126凸起至側壁間隔件302及/或導電閘極材料116下方。在此類實施例中，通道區域125在源極與汲極延伸區域318之間延伸。在一些實施例中，矽化物層320可配置於源極區域124及汲極區域126上。在一些實施例中，矽化物層320可包括矽化鎳、矽化鈷、矽化鈦或類似者。
儘管圖3A將開放區域106示出為具有矩形形狀之源極、汲極以及通道開放區域，但應瞭解，開放區域可具有形成自定義開放區域之隔離結構的側邊後移之通道區域的替代形狀。舉例而言，圖4示出繪示具有帶經配置以改良元件效能之隔離結構的電晶體元件之積體晶片400之一些替代實施例的俯視圖。
積體晶片400包括定義暴露基底102之開放區域402的隔離結構104。由隔離結構104定義之開放區域402具有源極開放區域402a內之源極區域124與汲極開放區域402c內之汲極區域126。源極開放區域402a及汲極開放區域402c藉由通道開放區域402b分離。通道開放區域402b具有自第一寬度W S/D 逐漸變化至第二寬度W CH_1 之寬度。在一些實施例中，隔離結構104具有定義通道開放區域402b的傾斜側壁(angled sidewall)，且此傾斜側壁以線性方式逐漸增大通道開放區域402b之寬度。儘管有對準誤差，但以線性方式逐漸增加通道開放區域402b之寬度能使通道區域與一或多個缺口110之間保持相對較大的距離。舉例而言，若閘極 結構112不沿第一方向128對準，則源極區域124或汲極區域126沿第二方向130之大小受限於通道開放區域402b之寬度的逐漸增大，進而使通道區域保持遠離沿通道開放區域402b之邊緣的缺口。在一些實施例中，傾斜側壁自閘極結構112之外邊緣後移非零距離404。在其他實施例(未繪示)中，隔離結構104可具有定義通道開放區域402b之彎曲側壁(自俯視圖觀察)。舉例而言，隔離結構104可具有側壁，所述側壁具有斜率(自俯視圖觀察)，且此斜率的絕對值隨與源極區域126或汲極區域112之間的距離減小而增大。
圖5A至圖5B示出具有不同閘極介電厚度之不同區域之積體晶片的一些額外實施例。已瞭解，基於額外蝕刻製程，在積體晶片之不同區域內形成多個閘極介電層可能增大隔離結構內之缺口的尺寸，進而加重相關電晶體元件內之扭結效應。舉例而言，在用於形成多個閘極介電層之一些製程中，可藉由熱生長而在基底上(但並不在周圍隔離結構上)形成閘極氧化物。隨後，可自使用不同閘極介電層之一些元件區域中的基底移除閘極氧化物。藉由亦作用於周圍隔離結構上之蝕刻來進行閘極氧化物之移除。基於過蝕刻，閘極氧化物之移除可能增大隔離結構內之缺口的尺寸。
積體晶片包括具有第一邏輯區域502、嵌入式記憶體區域512以及第二邏輯區域522之基底102。隔離結構104配置於第一邏輯區域502、嵌入式記憶體區域512以及第二邏輯區域522內之基底102中。在一些實施例中，第一邏輯區域502包括經配置 以提供比配置於第二邏輯區域522內之雙閘極電晶體元件更高之崩潰電壓的高電壓電晶體元件。
如圖5A之剖視圖500中所示，第一邏輯區域502內之隔離結構104具有側壁，此側壁定義出暴露基底102之第一上部表面之開放區域106。高電壓閘電極508配置在開放區域106上方，且藉由高電壓閘極介電層504以及具有第一閘極介電層506a及第二閘電介層506b之雙閘極介電層506而與基底102縱向地分離。在一些實施例中，高電壓閘電極508與安置於基底102內之高電壓井510縱向分離。在一些實施例中，基底102可具有第一摻雜類型，且高電壓井510可具有第二摻雜類型。如圖5B之俯視圖530中所示，第一邏輯區域502中之開放區域106在高電壓閘電極508下方比在源極區域124或汲極區域126內更大。
如圖5A之剖視圖500中所示，嵌入式記憶體區域512內之隔離結構104具有側壁，此側壁定義出暴露基底102之第二上部表面之開放區域514。在一些實施例中，控制閘電極518配置在開放區域514上方，且藉由雙閘極介電層506及電荷捕獲介電結構516而與基底102分離。在一些實施例中，電荷捕獲介電結構516可包括ONO結構，ONO結構具有安置於第一氧化層與第二氧化層之間的氮化物層。在一些實施例中，控制閘電極518與安置於基底102內之控制井520縱向地分離。如圖5B之俯視圖530中所示，嵌入式記憶體區域512亦可包括選擇閘電極532。在一些實施例中，控制閘電極518及選擇閘電極532共用公共源極/ 汲極區域534。儘管圖5A至圖5B之嵌入式記憶體區域512示出為包括SONOS快閃記憶體元件，但應瞭解，在其他實施例中，嵌入式記憶體區域512可包括不同類型之記憶體元件。舉例而言，在其他實施例中，嵌入式記憶體區域512可包括不同類型之快閃記憶體元件，諸如浮置閘極快閃記憶體元件、分離閘極(split gate)快閃記憶體元件等，或類似者。
如圖5A之剖視圖500中所示，第二邏輯區域522內之隔離結構104具有側壁，此側壁定義出暴露基底102之第三上部表面之開放區域524。邏輯閘電極526藉由雙閘極介電層506與基底102縱向地分離。在一些實施例中，邏輯閘電極526與安置於基底102內之邏輯井528縱向分離。如圖5B之俯視圖530中所示，邏輯閘電極526在配置於第二邏輯區域522內之開放區域524內的源極區域536與汲極區域538之間延伸。在一些實施例中，第二邏輯區域522內之開放區域524可實質上為矩形。在其他實施例(未繪示)中，第二邏輯區域522內之開放區域524可在邏輯閘電極526下方具有比在源極區域536及/或汲極區域538周圍更大之寬度。
圖6A至圖11B示出對應於形成積體晶片之方法的剖視圖及俯視圖的一些實施例，所述積體晶片包括配置於具有經配置以改良元件效能之形狀的主動區域內之電晶體元件。藉由使用主動區域之所述形狀來改良元件效能，能夠以低成本執行所述積體晶片的行程方法，此是因為其並不需要額外遮罩及/或製程步驟。 此外，其與現有製程流程相容。儘管圖6A至圖11B參考上述方法來描述，但應瞭解，繪示於圖6A至圖11B中之結構並不限於所述方法，而可與所述方法單獨分離。
如圖6A之俯視圖600及圖6B之剖視圖602中所示，於基底102內之溝渠103內形成隔離結構104。隔離結構104具有側壁，此側壁定義暴露基底102之上部表面102u之開放區域106。如圖6A之俯視圖600中所示，開放區域106具有源極開放區域106a、汲極開放區域106c以及通道開放區域106b。通道開放區域106b沿第一方向128配置於源極開放區域106a與汲極開放區域106c之間。源極開放區域106a及汲極開放區域106c沿垂直於第一方向128之第二方向130具有比通道開放區域106b更小之寬度。如圖6B之剖視圖602中所示，基底102之內表面定義溝渠103。在隔離結構104之形成期間，可能在隔離結構104之頂部內形成一或多個缺口110。一或多個缺口110可沿隔離結構104的接近於開放區域106之邊緣配置。
在一些實施例中，形成隔離結構104的方法可包括藉由選擇性地蝕刻基底102以形成溝渠103。隨後，於溝渠103內形成一或多種介電材料。在各種實施例中，可藉由濕蝕刻劑(例如氫氟酸、氫氧化鉀或類似者)或乾式蝕刻劑(例如具有包括氟、氯或類似者之蝕刻化學物質)選擇性地蝕刻基底102。在各種實施例中，基底102可為任何類型之半導體主體(例如矽、SiGe、SOI等)以及與其相關之任何其他類型的半導體層、磊晶層、介電層或金屬 層。在各種實施例中，一或多種介電材料可包括氧化物、氮化物、碳化物或類似者。
在一些額外實施例中，隔離結構104的形成方法可包括藉由使用熱製程在基底102上方形成襯墊氧化物，隨後在襯墊氧化物上方形成氮化物膜。接著，圖案化氮化物膜(例如使用感光性材料，諸如光阻)，且根據氮化物膜而圖案化襯墊氧化物及基底102，以在基底102內形成溝渠103。之後，用一或多種介電材料填充溝渠103，接著進行用以暴露氮化物膜之頂部的平坦化製程(例如化學機械平坦化製程)以及用以移除氮化物膜之蝕刻。
如圖7A之俯視圖700及圖7B之剖視圖702中所示，閘於基底102上方的開放區域106內形成閘極介電質114。在一些實施例中，閘極介電質114可包括氧化物(例如氧化矽)、氮化物(例如氮氧化矽)或類似者。在一些實施例中，可藉由氣相沉積技術(例如PVD、CVD、PE-CVD、ALD等)來形成閘極介電質114。在其他實施例中，可藉由熱生長製程來形成閘極介電質114。在一些實施例中，可在形成閘極介電質114之前執行植入製程，從而在基底102中形成井區(未繪示)。在一些此類實施例中，可在植入製程之前於基底102上方形成犧牲介電層(未繪示)，以調節井區之深度。隨後，在形成閘極介電質之前移除犧牲介電層。
在一些實施例中，閘極介電質114的形成可作為多閘極介電層製程(multiple gate dielectric process)的一部分。在所述製程中，於基底102之不同區域內形成不同閘極介電層。舉例而言， 在一些實施例中，多閘極介電層製程可包括在基底102內之高電壓井上方形成高電壓閘極介電層(例如藉由熱製程)。隨後，可自晶片(例如在嵌入式記憶體區域內)之一或多個區域移除高電壓閘極介電層，且可在基底102內之邏輯井上方形成(例如藉由一或多種沉積製程)雙閘極介電層。已瞭解，基於經執行以自基底之不同區域移除閘極介電層的額外蝕刻製程，形成多個閘極介電層可能增大隔離結構104內之一或多個缺口110的尺寸，進而加重相關電晶體元件內之扭結效應。
如圖8A之俯視圖800及圖8B之剖視圖802中所示，於閘極介電質114上方及隔離結構104中之缺口內形成導電閘極材料116。可藉由沉積製程(例如CVD、PE-CVD、PVD或ALD)來形成導電閘極材料116。在一些實施例中，導電閘極材料116可包括經摻雜多晶矽。在一些實施例(未繪示)中，導電閘極材料116可包括隨後經諸如鋁、鈷、釕或類似者之金屬閘極材料替換的犧牲閘極材料。
如圖9A之俯視圖900以及圖9B至圖9C之剖視圖902及剖視圖904(分別沿剖面線A-A'及剖面線B-B')中所示，閘極介電質114及導電閘極材料116經圖案化以定義在開放區域106上方及隔離結構104上方延伸之閘極結構112。閘極結構112可填充隔離結構104之上部表面內的一或多個缺口110。
可根據形成於導電閘極材料116上方之遮罩層(未繪示)而選擇性地圖案化閘極介電質114及導電閘極材料116。在一些實 施例中，遮罩層可包括藉由旋塗製程形成之感光性材料(例如光阻)。在此類實施例中，感光性材料層根據光遮罩選擇性地暴露於電磁輻射下。電磁輻射改變感光性材料內之暴露區域的溶解度，以定義可溶區域。感光性材料隨後經顯影以藉由移除可溶區域將開口定義於感光性材料內。在其他實施例中，遮罩層可包括硬遮罩層(例如氮化矽層、碳化矽層或類似者)。
在一些實施例中，於閘極結構112之相對側上形成一或多個側壁間隔件302。在一些實施例中，可藉由以下操作來形成一或多個側壁間隔件302：於閘極結構112之水平表面及縱向表面上沉積間隔材料(例如氮化物或氧化物)，且隨後對間隔件材料進行蝕刻以自水平表面移除間隔件材料，從而形成一或多個側壁間隔件302。在一些實施例中，閘極結構112及/或側壁間隔件302可通過通道開放區域106b之相對側而延伸第一非零距離304。
如圖10A之俯視圖1000及圖10B之剖視圖1002中所示，於閘極結構112之沿第一方向128之相對兩側的基底102內形成源極區域124及汲極區域126。源極區域124包括第一摻雜類型(例如n型摻雜)，其不同於源極區域124周圍之第二摻雜類型(例如p型摻雜)。舉例而言，源極區域124可包括基底102內之第一摻雜類型或具有第二摻雜類型之井區(未繪示)。在一些實施例中，源極區域124自源極開放區域106a與通道開放區域106b之間的邊界後移第二非零距離306，且汲極區域126自汲極開放區域106c與通道開放區域106b之間的邊界後移第三非零距離308。 藉由使源極區域124及汲極區域126自通道開放區域106b後移(沿第一方向128)，源極區域124及汲極區域126具有小於通道開放區域106b之寬度的寬度。源極區域124及汲極區域126的較小寬度導致源極區域124及汲極區域126亦沿實質上垂直於第一方向128之第二方向130自定義通道開放區域106b之隔離結構104的側壁後移非零距離△W。使源極區域124及汲極區域126自隔離結構104之側壁後移能使通道區域(在源極區域124與汲極區域126之間)與隔離結構104內之一或多個缺口110分離，且從而減少一或多個缺口110對由通道區域內之閘極結構112產生之電場所造成的影響。在一些實施例中，可藉由植入製程來形成源極區域124及汲極區域126。植入製程可藉由根據包括導電閘極材料116及側壁間隔件302之遮罩將摻雜劑物質1004選擇性地植入至基底102中來執行。在各種實施例中，摻雜劑物質1004可包括p型摻雜劑(例如硼、鎵等)或n型摻雜劑(例如，磷、砷等)。在一些實施例中，在將摻雜劑物質1004植入至基底102中之後，可執行驅入退火(drive-in anncal)以在基底102內擴散摻雜劑物質1004。在一些實施例中，可執行一或多種額外植入製程以在基底內形成源極及汲極延伸區域318。在此類實施例中，一或多種額外植入製程可包括傾斜植入製程，以使得源極及汲極延伸區域318在閘極結構112下方延伸。
如圖11A之俯視圖1100及圖11B之剖視圖1102中所示，在基底102上方形成介電結構118(例如層間介電(ILD)層)。 介電結構118可包括氧化物、PSG、低κ介電質或其他介電質，且可藉由氣相沉積製程(例如CVD、PE-CVD、PVD或ALD)來形成介電結構118。於介電結構118內形成導電接觸件120。導電接觸件120自介電結構118之頂部表面延伸至導電閘極材料116。在一些實施例中，介電結構118的形成可包括藉由選擇性地蝕刻介電結構118以形成開口。隨後，以導電材料填充開口。在一些實施例中，可在以導電材料填充開口之後執行平坦化製程(例如化學機械拋光(chemical mechanical polishing，CMP)製程)以將介電結構118之上表面與導電接觸件120共平坦化。在各種實施例中，導電材料可包括鎢、銅、鋁、銅或其他導電材料。
在形成介電結構118之前，可在基底102上方形成接觸窗蝕刻阻擋層1104。在各種實施例中，接觸窗蝕刻阻擋層1104可包括氧化物、氮化物、碳化物或類似者。在一些實施例中，其中導電閘極材料116包括多晶矽，接觸窗蝕刻阻擋層1104可在導電閘極材料116之上部表面上方延伸。在其他實施例(未繪示)中，其中導電閘極材料116包括金屬閘極(例如鋁閘極)，接觸窗蝕刻阻擋層1104可不在導電閘極材料116之上部表面上方延伸。舉例而言，在包括金屬閘極之導電閘極材料116的形成期間，可在基底102上方形成犧牲閘極結構，隨後形成接觸窗蝕刻阻擋層及第一ILD層。隨後，執行第一CMP製程以藉由自犧牲閘極結構上方移除接觸窗蝕刻阻擋層及ILD層，以暴露犧牲閘極結構之頂部。犧牲閘極結構隨後經移除且經金屬閘極替換，繼之以進行第二CMP 製程且接著在第一ILD層上方之第二ILD層內形成接觸件。
圖12示出形成積體晶片之方法1200之一些實施例的流程圖，所述積體晶片包括配置於具有經配置以改良元件效能之形狀的主動區域內之電晶體元件。
儘管所揭露之方法1200在本文中經說明且描述為一系列動作或事件，但將瞭解，不應以限制性意義來解譯此類動作或事件之所說明的次序。舉例而言，除本文中所說明及/或所描述之彼等動作或事件的之外，一些動作可與其他動作或事件以不同次序及/或同時出現。另外，可能需要並非所有所說明動作來實施本文中之描述的一或多個態樣或實施例。此外，本文中所描繪之動作中之一或多者可以一或多個單獨動作及/或階段進行。
在動作1202處，於基底內形成隔離結構。隔離結構包括側壁，此側壁定義具有第一寬度之源極開放區域、第二寬度之汲極開放區域以及大於第一寬度及第二寬度的第三寬度之通道開放區域之主動區域。隔離結構亦包括定義下凹入隔離結構之最上部表面之一或多個缺口的表面。圖6A至圖6B示出與動作1202對應之一些實施例。
在動作1204處，閘極結構經形成以在通道開放區域上方延伸。圖7A至圖9C示出與動作1204對應之一些實施例。
在1206處，源極區域及汲極區域形成於源極開放區域及汲極開放區域內。圖10A至圖10B示出與動作1206對應之一些實施例。
在1208處，介電結構形成於基底上方。圖11A至圖11B示出與動作1208對應之一些實施例。
在1210處，導電接觸件形成於介電結構內。圖11A至圖11B示出與動作1210對應之一些實施例。
相應地，在一些實施例中，本揭露涉及一種在主動區域內之電晶體元件及相關聯的形成方法，所述主動區域具有經配置以降低電晶體元件對於由鄰近隔離結構中之缺口導致的扭結效應之感受性的形狀。
在一些實施例中，本揭露涉及一種積體晶片。積體晶片包含：基底，具有內表面，此內表面定義基底之上部表面內的溝渠；隔離結構，包含溝渠內之一或多種介電材料，且具有定義暴露基底之上部表面之開放區域的側壁，所述開放區域具有第一寬度之源極開放區域、第二寬度之汲極開放區域以及大於第一寬度及第二寬度的第三寬度之通道開放區域；源極區域，安置於基底中的源極開放區域內；汲極區域，安置於基底中的汲極開放區域內；以及閘極結構，在源極區域與汲極區域之間的的位置處的開放區域上方延伸。在一些實施例中，隔離結構具有表面，此表面定義沿隔離結構的接近於開放區域之邊緣設置且下凹於隔離結構之最上部表面之一或多個缺口。在一些實施例中，源極區域沿第一方向與汲極區域分離；一或多個缺口中之第一者包括沿第一方向於隔離結構內延伸之第一區段及沿垂直於第一方向之第二方向於隔離結構內延伸之第二區段；且沿源極開放區域與汲極開放區域之間的邊界延 伸的直線與第二區段相交。在一些實施例中，第一寬度與第三寬度之間的差大於或等於一或多個缺口中之第一者之寬度的大約兩倍。在一些實施例中，閘極結構經配置以產生在源極區域與汲極區域之間的基底內延伸之通道區域；且通道區域之相對的邊緣以非零距離與隔離結構分離。在一些實施例中，通道開放區域在相反方向上延伸通過源極開放區域及汲極開放區域。在一些實施例中，積體晶片更包含沿閘極結構之外部側壁配置的側壁間隔件，開放區域在直接位於側壁間隔件之下方的位置處於第一寬度與第三寬度之間轉變。在一些實施例中，閘極結構沿第一方向且沿垂直於第一方向之第二方向跨越通道開放區域。在一些實施例中，源極區域以第一非零距離與通道開放區域分離，且汲極區域以第二非零距離與通道開放區域分離。在一些實施例中，開放區域實質上對稱於平分源極區域與汲極區域之直線。在一些實施例中，第一寬度實質上等於第二寬度。在一些實施例中，開放區域在直接位於閘極結構下方之位置處於第一寬度與第三寬度之間轉變。
在其他實施例中，本揭露涉及一種積體晶片。積體晶片包含：隔離結構，配置於基底內且具有定義下凹於隔離結構之最上部表面之一或多個缺口的表面，所述隔離結構定義暴露基底之開放區域；源極區域，安置於開放區域內；汲極區域，安置於開放區域內且沿第一方向與源極區域分離，所述開放區域沿垂直於第一方向之第二方向延伸通過源極區域之相對側；以及閘極結構，沿第二方向在開放區域上方延伸。在一些實施例中，一或多個缺口中之 第一者包含沿第一方向於隔離結構內延伸之第一區段及沿第二方向於隔離結構內延伸之第二區段；且沿源極開放區域與汲極開放區域之間的邊界延伸的直線與第二區段相交。在一些實施例中，閘極結構經配置以產生在源極區域與汲極區域之間的基底內延伸之通道區域；且通道區域之相對邊緣以非零距離與隔離結構分離。在一些實施例中，開放區域包含：源極開放區域，在源極區域上方且具有由隔離結構之第一對側壁定義之第一寬度；汲極開放區域，在汲極區域上方且具有由隔離結構之第二對側壁定義之第二寬度；以及通道開放區域，在源極開放區域與汲極開放區域之間且具有由隔離結構之第三對側壁定義之第三寬度，所述第三寬度大於第一寬度及第二寬度。在一些實施例中，積體晶片更包含沿閘極結構之外部側壁配置的側壁間隔件，開放區域在直接位於側壁間隔件之下方的位置處於第一寬度與第三寬度之間轉變。
在又其他實施例中，本揭露涉及一種形成積體晶片的方法。方法包含：在基底內形成隔離結構，所述隔離結構定義源極開放區域、汲極開放區域以及通道開放區域，通道開放區域沿第一方向配置於源極開放區域與汲極開放區域之間且沿垂直於第一方向之第二方向延伸通過源極開放區域及汲極開放區域；在通道開放區域上方形成閘極結構；以及執行植入製程以在源極開放區域內形成源極區域且在汲極開放區域內形成汲極區域，源極區域及汲極區域沿第二方向自定義通道開放區域之隔離結構的側壁後移非零距離。在一些實施例中，隔離結構具有表面，此表面定義沿隔離 結構的接近於開放區域之邊緣設置且下凹於隔離結構之最上部表面之一或多個缺口。在一些實施例中，閘極結構經配置以產生在源極區域與汲極區域之間的基底內延伸之通道區域；且通道區域之相對邊緣以非零距離與隔離結構分離。
前文概述若干實施例之特徵以使得熟習此項技術者可較佳地理解本揭露之態樣。熟習此項技術者應瞭解，其可易於使用本揭露作為設計或修改用於實現本文中所引入之實施例的相同目的及/或達成相同優點之其他方法及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不脫離本揭露內容之精神及範疇，且熟習此項技術者可在不脫離本揭露內容之精神及範疇的情況下在本文中作出各種改變、替代及更改。

Claims (9)

  1. 一種積體晶片，包括：基底，具有內表面，所述內表面定義所述基底之上部表面內的溝渠；隔離結構，包括所述溝渠內之一或多種介電材料，且具有定義暴露所述基底之所述上部表面之開放區域的側壁，其中所述開放區域具有第一寬度之源極開放區域、第二寬度之汲極開放區域以及大於所述第一寬度及所述第二寬度之第三寬度的通道開放區域，其中所述隔離結構具有表面，所述表面定義沿所述隔離結構的接近於所述開放區域之邊緣設置且下凹於所述隔離結構之最上部表面之一或多個缺口，其中所述第一寬度與所述第三寬度之間的差大於或等於所述一或多個缺口中之第一者之寬度的大約兩倍；源極區域，安置於所述基底中的所述源極開放區域內；汲極區域，安置於所述基底中的所述汲極開放區域內；以及閘極結構，在所述源極區域與所述汲極區域之間的位置處的所述開放區域上方延伸。
  2. 如申請專利範圍第1項所述的積體晶片，其中所述源極區域沿第一方向與所述汲極區域分離；其中所述一或多個缺口中之所述第一者包括沿所述第一方向於所述隔離結構內延伸之第一區段以及沿垂直於所述第一方向之第二方向於所述隔離結構內延伸之第二區段；以及其中沿所述源極開放區域與所述汲極開放區域之間的邊界延伸的直線與所述第二區段相交。
  3. 如申請專利範圍第1項所述的積體晶片，其中所述閘極結構經配置以在通道區域內形成導電通道，所述通道區域在所述源極區域與所述汲極區域之間的所述基底內延伸；以及其中所述通道區域之相對的邊緣以非零距離與所述隔離結構分離。
  4. 如申請專利範圍第1項所述的積體晶片，更包括：側壁間隔件，沿所述閘極結構之外部側壁配置，其中所述開放區域在直接位於所述側壁間隔件下方之位置處於所述第一寬度與所述第三寬度之間變化。
  5. 如申請專利範圍第1項所述的積體晶片，其中所述源極區域以第一非零距離與所述通道開放區域分離，且所述汲極區域以第二非零距離與所述通道開放區域分離。
  6. 如申請專利範圍第1項所述的積體晶片，其中所述第一寬度實質上等於所述第二寬度。
  7. 如申請專利範圍第1項所述的積體晶片，其中所述開放區域在直接位於所述閘極結構下方之位置處於所述第一寬度與所述第三寬度之間變化。
  8. 一種積體晶片，包括：隔離結構，配置於基底內且具有定義下凹於所述隔離結構之最上部表面之一或多個缺口的表面，其中所述隔離結構定義暴露所述基底之開放區域；源極區域，安置於所述開放區域內且具有第一寬度；汲極區域，安置於所述開放區域內、具有第二寬度且沿第一方向與所述源極區域分離，其中所述開放區域沿垂直於所述第一方向之第二方向延伸通過所述源極區域之相對側；通道開放區域，安置於所述開放區域內且具有大於所述第一寬度的第三寬度，其中所述第一寬度與所述第三寬度之間的差大於或等於所述一或多個缺口中之第一者之寬度的大約兩倍；以及閘極結構，沿所述第二方向在所述開放區域上方延伸。
  9. 一種形成積體晶片之方法，包括：在基底內形成隔離結構，其中所述隔離結構定義具有第一寬度的源極開放區域、具有第二寬度的汲極開放區域以及具有大於所述第一寬度的第三寬度的通道開放區域，所述通道開放區域沿第一方向配置於所述源極開放區域與所述汲極開放區域之間且沿垂直於所述第一方向之第二方向延伸通過所述源極開放區域及所述汲極開放區域，其中所述隔離結構具有表面，所述表面定義沿所述隔離結構的接近於所述開放區域之邊緣設置且下凹於所述隔離結構之最上部表面之一或多個缺口，其中所述第一寬度與所述第三寬度之間的差大於或等於所述一或多個缺口中之第一者之寬度的大約兩倍；在所述通道開放區域上方形成閘極結構；以及執行植入製程以於所述源極開放區域內形成源極區域且在所述汲極開放區域內形成汲極區域，其中所述源極區域及所述汲極區域沿所述第二方向自定義所述通道開放區域之所述隔離結構的側壁後移非零距離。
TW107136357A 2017-11-14 2018-10-16 積體晶片及其形成方法 TWI677981B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762585636P 2017-11-14 2017-11-14
US62/585,636 2017-11-14
US15/989,606 US10510855B2 (en) 2017-11-14 2018-05-25 Transistor layout to reduce kink effect
US15/989,606 2018-05-25

Publications (2)

Publication Number Publication Date
TW201919233A TW201919233A (zh) 2019-05-16
TWI677981B true TWI677981B (zh) 2019-11-21

Family

ID=66433683

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136357A TWI677981B (zh) 2017-11-14 2018-10-16 積體晶片及其形成方法

Country Status (4)

Country Link
US (4) US10510855B2 (zh)
KR (1) KR102202818B1 (zh)
CN (1) CN109786436B (zh)
TW (1) TWI677981B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018114750A1 (de) * 2017-11-14 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor-layout zum reduzieren des kink-effekts
US10510855B2 (en) * 2017-11-14 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor layout to reduce kink effect
US10468410B2 (en) 2017-11-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate modulation to improve kink effect
US10903080B2 (en) * 2018-08-21 2021-01-26 Nanya Technology Corporation Transistor device and method for preparing the same
US11239313B2 (en) 2018-10-30 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated chip and method of forming thereof
CN113314610B (zh) * 2020-02-27 2024-04-30 台湾积体电路制造股份有限公司 晶体管器件及其制造方法
CN114080684A (zh) * 2021-08-31 2022-02-22 长江存储科技有限责任公司 半导体器件及其制作方法、nand存储器件
CN116435324B (zh) * 2023-06-09 2023-09-26 湖北江城芯片中试服务有限公司 半导体结构及其制备方法、半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541351B1 (en) * 2001-11-20 2003-04-01 International Business Machines Corporation Method for limiting divot formation in post shallow trench isolation processes
US7304354B2 (en) * 2004-02-17 2007-12-04 Silicon Space Technology Corp. Buried guard ring and radiation hardened isolation structures and fabrication methods

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153478A (en) 1998-01-28 2000-11-28 United Microelectronics Corp. STI process for eliminating kink effect
JP2004207564A (ja) 2002-12-26 2004-07-22 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US7190050B2 (en) 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US8188551B2 (en) 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
CN101083285A (zh) * 2006-05-31 2007-12-05 松下电器产业株式会社 半导体器件
KR20080003556A (ko) 2006-07-03 2008-01-08 충청북도 반도체 소자 및 그의 제조방법
US7410874B2 (en) 2006-07-05 2008-08-12 Chartered Semiconductor Manufacturing, Ltd. Method of integrating triple gate oxide thickness
US8124494B2 (en) * 2006-09-29 2012-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reshaping silicon surfaces with shallow trench isolation
US7514940B1 (en) 2006-12-13 2009-04-07 National Semiconductor Corporation System and method for determining effective channel dimensions of metal oxide semiconductor devices
KR101408877B1 (ko) * 2007-12-03 2014-06-17 삼성전자주식회사 트랜지스터, 고전압 트랜지스터 및 상기 고전압트랜지스터를 구비한 디스플레이 구동 집적회로
US8120073B2 (en) * 2008-12-31 2012-02-21 Intel Corporation Trigate transistor having extended metal gate electrode
JP2011071431A (ja) * 2009-09-28 2011-04-07 Panasonic Corp 半導体装置及びその製造方法
US7932143B1 (en) 2009-10-22 2011-04-26 Globalfoundries Inc. Methods for protecting gate stacks during fabrication of semiconductor devices and semiconductor devices fabricated from such methods
US8330227B2 (en) 2010-02-17 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated semiconductor structure for SRAM and fabrication methods thereof
KR101718981B1 (ko) * 2010-06-30 2017-03-23 삼성전자주식회사 콘택 플러그를 포함하는 반도체 소자
US9214538B2 (en) 2011-05-16 2015-12-15 Eta Semiconductor Inc. High performance multigate transistor
US9368596B2 (en) * 2012-06-14 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a field effect transistor
KR102008744B1 (ko) 2012-12-13 2019-08-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20150122295A (ko) 2014-04-22 2015-11-02 충북대학교 산학협력단 고전압 mosfet 및 이의 제조방법과 문턱전압이하 험프 개선 방법
CN105448734A (zh) 2014-09-02 2016-03-30 无锡华润上华半导体有限公司 一种改善器件双峰效应的方法和半导体器件
US9876114B2 (en) 2014-12-30 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D FinFET metal gate
US9716146B2 (en) 2015-12-15 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method with solid phase diffusion
TWI612661B (zh) 2017-01-05 2018-01-21 立錡科技股份有限公司 改善臨界電壓下滑的金屬氧化物半導體元件及金屬氧化物半導體元件的臨界電壓下滑改善方法
US10510855B2 (en) * 2017-11-14 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor layout to reduce kink effect
DE102018114750A1 (de) * 2017-11-14 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor-layout zum reduzieren des kink-effekts
US10468410B2 (en) 2017-11-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate modulation to improve kink effect

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541351B1 (en) * 2001-11-20 2003-04-01 International Business Machines Corporation Method for limiting divot formation in post shallow trench isolation processes
US7304354B2 (en) * 2004-02-17 2007-12-04 Silicon Space Technology Corp. Buried guard ring and radiation hardened isolation structures and fabrication methods

Also Published As

Publication number Publication date
US10510855B2 (en) 2019-12-17
US10971590B2 (en) 2021-04-06
US20190378905A1 (en) 2019-12-12
KR102202818B1 (ko) 2021-01-15
KR20190054904A (ko) 2019-05-22
TW201919233A (zh) 2019-05-16
US20190148507A1 (en) 2019-05-16
US10861951B2 (en) 2020-12-08
CN109786436B (zh) 2022-08-23
CN109786436A (zh) 2019-05-21
US11688784B2 (en) 2023-06-27
US20200058749A1 (en) 2020-02-20
US20210217868A1 (en) 2021-07-15

Similar Documents

Publication Publication Date Title
TWI677981B (zh) 積體晶片及其形成方法
US10998315B2 (en) Metal gate modulation to improve kink effect
US20180204836A1 (en) Metal Gate Isolation Structure and Method Forming Same
TWI548033B (zh) 半導體裝置及其製造方法
US20140315371A1 (en) Methods of forming isolation regions for bulk finfet semiconductor devices
CN109727854B (zh) 半导体装置及其形成方法
TWI720283B (zh) 在先進裝置中用於增進裝置效能之側壁工程
TW201919230A (zh) 積體電路
US11923411B2 (en) Integrated chip and method of forming thereof
US20220293758A1 (en) Transistor layout to reduce kink effect