KR100596445B1 - 매립된 게이트를 갖는 모스트랜지스터 제조방법 - Google Patents
매립된 게이트를 갖는 모스트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100596445B1 KR100596445B1 KR1020030102012A KR20030102012A KR100596445B1 KR 100596445 B1 KR100596445 B1 KR 100596445B1 KR 1020030102012 A KR1020030102012 A KR 1020030102012A KR 20030102012 A KR20030102012 A KR 20030102012A KR 100596445 B1 KR100596445 B1 KR 100596445B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- manufacturing
- mos transistor
- forming
- buried
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Abstract
본 발명은 매립된 게이트를 갖는 모스트랜지스터 제조방법에 관한 것으로, 보다 자세하게는 반도체 제조에 있어서 트랜지스터를 형성하는 게이트를 벌크(substrate) 속으로 매립시켜 모스트랜지스터를 만드는 방법에 관한 것이다.
본 발명의 매립된 게이트를 갖는 모스트랜지스터 제조방법은 소스/드레인 사이에 매립된 구조로 게이트를 형성함으로써 동일 면적대비 채널 이용을 증가시키는 효과가 있어 제품의 소형화를 달성하고, 공정을 단순화시킬 수 있어 원가 절감 및 제품의 안정성 측면에서 유리하다. 또한 게이트를 형성한 후 평탄화 작업이 이루어지기 때문에 구조적으로 안정적이다.
모스트랜지스터, 게이트, 매립.
Description
도 1 내지 도 8은 본 발명에 따른 매립된 게이트를 갖는 모스트랜지스터 제조공정을 나타낸 단면도.
본 발명은 매립된 게이트를 갖는 모스트랜지스터 제조방법에 관한 것으로, 보다 자세하게는 반도체 제조에 있어서 트랜지스터를 형성하는 게이트를 벌크 기판 속으로 매립시켜 모스트랜지스터를 만드는 방법에 관한 것이다.
반도체 소자중에서 모스 트랜지스터는 가장 기본이 되는 소자이다. 이 소자를 만드는 기술은 여러가지 형태로 형성되어 왔다. MOS 트랜지스터는 고전류, 저전압 스위칭 적용을 위한 평면형 트랜지스터를 능가하는 중요한 잇점을 제공하는 트렌치 게이트 구조를 포함한다. 상기 평면형 트랜지스터의 구성에서는 그러한 조건하에서 작동을 위해 의도된 트랜지스터의 디자인상에 실질적인 제한이 고전류에서 일어난다.
종래의 기술에 따른 모스 트랜지스터의 제조방법을 보면 다음과 같다. 실리콘 벌크에 소자간 격리를 위해 트렌치를 형성하고 소자 고유의 전기적 성질을 갖도록 하기 위해 웰(well)을 형성 시킨다. 그리고 전극을 형성하는 게이트를 형성하기 위해 폴리 물질을 증착한 후, 포토/에칭 공정을 통해 게이트 전극을 형성한다. 최종적으로 소자가 원하는 성질을 갖도록 게이트 양쪽으로 졍션(Junction)을 형성한다.
이때 게이트를 형성할 때 종래의 기술에서는 벌크 위에 폴리 물질을 증착/에칭 함으로써 형성이 된다. 제품이 갈수록 많은 소자의 집적화 요구에 따라 트랜지스터가 스케일링 다운(scaling down)되고 소자의 특성은 갈수록 열악해지는 경향이다. 소자의 특성을 향상시키고자 면적을 키우게 되면 전체 제품의 크기가 커지게 되는 문제가 발생한다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 반도체 제조공정 중 모스트랜지스터를 형성하는 게이트를 벌크 기판 속으로 매립시킴으로써, 소자의 크기를 종래보다 70% 이하로 줄여 제품의 소형화를 달성하고 공정단순화에 따른 원가 절감과 제품의 안정성을 향상시키는 매립된 게이트를 갖는 모스트랜지스터 제조방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 반도체 기판상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트를 마스크로 에칭한 후 게이트 옥사이드를 형성하는 단계; 상기 게이트 옥사이드상에 폴리실리콘을 형성하는 단계; 상기 폴리실리콘의 형성 후 트렌치 에칭을 실시하여 기판상에 트렌치를 형성하는 단계; 상기 트렌치상에 절연물질을 형성하는 단계; 및 상기 게이트 옥사이드 상부를 평탄화하는 단계를 포함하여 이루어지는 매립된 게이트를 갖는 모스트랜지스터 제조방법에 의해 달성된다.
본 발명은 벌크 위로 게이트를 형성하여 게이트 하부로만 전류가 흐르는 채널을 형성하는 구조를 개선하는 것으로써, 벌크에 홈을 파서 게이트를 형성하는 물질(폴리 실리콘)을 매립하여 게이트의 하부 및 좌우면을 채널로 이용함으로써 종래 기술에서의 동일한 게이트 길이 대비 약 70% 이상의 단면적을 감소시키는 효과를 얻을 수 있는 것이다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 1은 벌크(1) 상태에서 게이트를 매립할 부분에 포토레지스트(2)를 형성한 것이다. 상기 포토레지스트상에는 게이트를 매립할 홈(3)이 형성된다. 도 2는 벌크에 게이트 물질을 매립하기 위해 에칭공정을 실시한 후 게이트 옥사이드(4)를 형성한 것이다. 상기 게이트 옥사이드는 절연작용을 한다. 도 3은 게이트를 형성하는 물질인 폴리실리콘(5)을 증착하여 형성한 것이다.
도 4 및 도 5는 소자간 격리를 위한 트렌치(6)를 형성한 것이다. 상기 트렌치를 형성하기 위해 하드마스크로 포토레지스트(7)를 이용하고, 상기 하드마스크를 이용하여 트렌치 에칭을 실시한다. 도 6은 포토레지스트를 스트립한 후 절연물질(8)을 증착한 것이다. 도 7은 게이트 옥사이드 상부의 폴리실리콘과 절연물질을 동시에 평탄화(CMP)공정을 실시하여 불필요한 부분을 제거한 것이다. 도 8은 상기 도 1 내지 도 7에서의 공정으로 형성된 트랜지스터를 나타낸 것이다. 상기 트랜지스터는 소스/드레인(9) 사이에 매립된 구조로 게이트(10)를 형성함으로써 동일 면적대비 채널 이용율을 증가시킨다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 매립된 게이트를 갖는 모스트랜지스터 제조방법은 소스/드레인 사이에 매립된 구조로 게이트를 형성함으로써 동일 면적대비 채널 이용을 증가시키는 효과가 있어 제품의 소형화를 달성하고, 공정을 단순화시킬 수 있어 원가 절감 및 제품의 안정성 측면에서 유리하다. 또한 게이트를 형성한 후 평탄화 작업이 이루어지기 때문에 구조적으로 안정적이다.
Claims (2)
- 매립된 게이트를 갖는 모스트랜지스터 제조방법에 있어서,반도체 기판상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 마스크로 에칭한 후 게이트 옥사이드를 형성하는 단계;상기 게이트 옥사이드상에 폴리실리콘을 형성하여 매립 게이트 전극을 형성하는 단계;상기 폴리실리콘의 형성 후 트렌치 에칭을 실시하여 기판상에 트렌치를 형성하는 단계;상기 트렌치상에 절연물질을 형성하는 단계;상기 게이트 옥사이드 상부를 평탄화하는 단계; 및상기 매립 게이트 전극 측부에 소스/드레인을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 매립된 게이트를 갖는 모스트랜지스터 제조방법.
- 제 1 항에 있어서,상기 트렌치는 폴리실리콘 상부에 하드마스크로 포토레지스트를 이용하여 트렌치 에칭을 실시하여 형성됨을 특징으로 하는 매립된 게이트를 갖는 모스트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030102012A KR100596445B1 (ko) | 2003-12-31 | 2003-12-31 | 매립된 게이트를 갖는 모스트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030102012A KR100596445B1 (ko) | 2003-12-31 | 2003-12-31 | 매립된 게이트를 갖는 모스트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050069690A KR20050069690A (ko) | 2005-07-05 |
| KR100596445B1 true KR100596445B1 (ko) | 2006-07-03 |
Family
ID=37260055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030102012A KR100596445B1 (ko) | 2003-12-31 | 2003-12-31 | 매립된 게이트를 갖는 모스트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100596445B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100690913B1 (ko) * | 2005-08-10 | 2007-03-09 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
-
2003
- 2003-12-31 KR KR1020030102012A patent/KR100596445B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050069690A (ko) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6956263B1 (en) | Field effect transistor structure with self-aligned raised source/drain extensions | |
| CN100346456C (zh) | 一种mosfet半导体及其制造方法 | |
| CN100413039C (zh) | 形成FinFET装置中的栅极以及薄化该FinFET装置的沟道区中的鳍的方法 | |
| TW540108B (en) | MOS-gated power device with doped polysilicon body and process for forming same | |
| JP3583982B2 (ja) | デュアル・ゲート電界効果トランジスタの製造方法 | |
| TW201628187A (zh) | 溝渠式橫向擴散金屬氧化半導體元件及其製造方法 | |
| US7897478B2 (en) | Semiconductor device with field plate and method | |
| CN109786436A (zh) | 集成芯片及其形成方法 | |
| US6018179A (en) | Transistors having a scaled channel length and integrated spacers with enhanced silicidation properties | |
| CN108428743A (zh) | 金属/多晶硅栅极沟槽功率mosfet及其形成方法 | |
| KR20030050995A (ko) | 고집적 트랜지스터의 제조 방법 | |
| US10290712B1 (en) | LDMOS finFET structures with shallow trench isolation inside the fin | |
| TWI419329B (zh) | 垂直式電晶體與垂直式電晶體陣列 | |
| US6800917B2 (en) | Bladed silicon-on-insulator semiconductor devices and method of making | |
| CN107681002A (zh) | 具有包括两个层的场电极的晶体管装置 | |
| US20030020120A1 (en) | Mosfet having a low aspect ratio between the gate and the source/drain | |
| KR100843855B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| CN103730367B (zh) | 半导体器件制造方法 | |
| KR101868634B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100596445B1 (ko) | 매립된 게이트를 갖는 모스트랜지스터 제조방법 | |
| US20030085435A1 (en) | Transistor structure and process to fabricate same | |
| US7923333B2 (en) | Semiconductor device and method for fabricating the same | |
| CN113539967A (zh) | 垂直型cmos结构及制备方法 | |
| US20040222485A1 (en) | Bladed silicon-on-insulator semiconductor devices and method of making | |
| US7859041B2 (en) | Gate structure of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |