JPS62101067A - 入力保護装置 - Google Patents
入力保護装置Info
- Publication number
- JPS62101067A JPS62101067A JP24204185A JP24204185A JPS62101067A JP S62101067 A JPS62101067 A JP S62101067A JP 24204185 A JP24204185 A JP 24204185A JP 24204185 A JP24204185 A JP 24204185A JP S62101067 A JPS62101067 A JP S62101067A
- Authority
- JP
- Japan
- Prior art keywords
- input
- low concentration
- diffused layer
- type diffused
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000003068 static effect Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000008961 swelling Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 206010024229 Leprosy Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路（以下ＩＣと記す）の静゛成気による
破壊を防止するための入力保護装置に関する。
破壊を防止するための入力保護装置に関する。
ＩＣの静電気による破壊を防止するための入力保護回路
はＩＣ設計のうえで重要であり、従来種種の方法が考え
られてぎた。
はＩＣ設計のうえで重要であり、従来種種の方法が考え
られてぎた。
第３図は従来の一般的な入力保護回路の等価回路であり
、入力端子３１より入力抵抗３２を介して論理回路３６
の入力に接続され、接点３５は入力保護ダイオード３３
．３４を介してそれぞれＶＤＤ端子３７、Ｖｓｓ端子３
８に接続されている。
、入力端子３１より入力抵抗３２を介して論理回路３６
の入力に接続され、接点３５は入力保護ダイオード３３
．３４を介してそれぞれＶＤＤ端子３７、Ｖｓｓ端子３
８に接続されている。
この回路の入力端子３１に靜゛亀気（高電圧）が印加さ
れると抵抗３２及びダイオード３３．３４により、′電
流が区源ｖＤＤ父はＶｓ＝−に流れ、論理回路３６の入
力には高′戒圧がかからないようになっている。
れると抵抗３２及びダイオード３３．３４により、′電
流が区源ｖＤＤ父はＶｓ＝−に流れ、論理回路３６の入
力には高′戒圧がかからないようになっている。
第３図に示した従来の等価入力保護回路に２いては、入
力抵抗３２の抵抗値を犬きくするほど静電耐量は犬ぎ（
なるが、スイッチングスビーＮ’すどの特性面への悪影
響があるため、入力抵抗３２の抵抗値をそれほど大ぎく
することができず、そのため充分な静電耐量が得られな
いといった欠点があった。
力抵抗３２の抵抗値を犬きくするほど静電耐量は犬ぎ（
なるが、スイッチングスビーＮ’すどの特性面への悪影
響があるため、入力抵抗３２の抵抗値をそれほど大ぎく
することができず、そのため充分な静電耐量が得られな
いといった欠点があった。
本発明の入力保護装置は、−溝成形半導体基板内に形成
さ：ｎ、ｆｃ第１の抵抗となる低濃度の通導成形拡散層
と、基板内に設けられた通導゛ｔＩＬ筋つェル内に形成
された第２の抵抗となる低濃度の一導電的拡散層とを有
し、この逆導電形拡散層と一導電的拡散層とを直列接続
して入力抵抗を構成したこと金特漱とする。
さ：ｎ、ｆｃ第１の抵抗となる低濃度の通導成形拡散層
と、基板内に設けられた通導゛ｔＩＬ筋つェル内に形成
された第２の抵抗となる低濃度の一導電的拡散層とを有
し、この逆導電形拡散層と一導電的拡散層とを直列接続
して入力抵抗を構成したこと金特漱とする。
次に１本発明について図面を参照して説明する。
第１図は本発明の一実施例の構造の断面図、第２図はそ
の等１面回路図である。
の等１面回路図である。
第１図により本発明の詳細な説明する。
４１図に２いては、Ｎ形基板７に第１の抵抗となる低濃
度Ｐ形波欣ｊ−２が設けられ、Ｎ形基板７内に設けられ
たＰウェル６内に第２の抵抗となる低濃度Ｎ膨拡散層４
が設けられて２つ、Ｎ形基板７は表面部に設けられたＮ
形波散層９に接続されたｖＤＤ端子１１によりｄ源ＶＤ
Ｄに接続され、Ｐウェル６は表面部に設けられたＰ膨拡
散層８に接続されたＶｓｓ端子１０ｉＣより電源Ｖｓｓ
に接続されている。ここで、低濃度Ｐ形拡散層２の一端
が入力端子１に接続され他端が低濃度Ｎ膨拡散層４の一
端に接続され、低濃度Ｎ膨拡散層４の他端は内部配線１
４に接続されている。
度Ｐ形波欣ｊ−２が設けられ、Ｎ形基板７内に設けられ
たＰウェル６内に第２の抵抗となる低濃度Ｎ膨拡散層４
が設けられて２つ、Ｎ形基板７は表面部に設けられたＮ
形波散層９に接続されたｖＤＤ端子１１によりｄ源ＶＤ
Ｄに接続され、Ｐウェル６は表面部に設けられたＰ膨拡
散層８に接続されたＶｓｓ端子１０ｉＣより電源Ｖｓｓ
に接続されている。ここで、低濃度Ｐ形拡散層２の一端
が入力端子１に接続され他端が低濃度Ｎ膨拡散層４の一
端に接続され、低濃度Ｎ膨拡散層４の他端は内部配線１
４に接続されている。
ここで、入力端子１に負の高電圧が印加された場合、低
／１１度Ｐ形拡散層２の空乏層３の広がりによｒ）Ｐ膨
拡散層の抵抗質は負の高電圧印加がない場合に比軸して
かなり高くなる。同様に入力端子１に正の高電圧が印加
された場合Ｐｗｅｌ１６内に形成された低濃度Ｎ膨拡散
層４の抵抗値は、非高電圧印加時に比較してかなり高（
なる。
／１１度Ｐ形拡散層２の空乏層３の広がりによｒ）Ｐ膨
拡散層の抵抗質は負の高電圧印加がない場合に比軸して
かなり高くなる。同様に入力端子１に正の高電圧が印加
された場合Ｐｗｅｌ１６内に形成された低濃度Ｎ膨拡散
層４の抵抗値は、非高電圧印加時に比較してかなり高（
なる。
上記のような低濃度のＰ形波散層２及びＮ形波散層４は
例えばイオン注入などにより、容易に形成することがで
き、高電圧印加時の抵抗値のコントロールも比較的容易
にできる。又、上記低濃度の、Ｐ形波散層２及びＮ形波
散層４を形成することにより等制約にダイオード１２．
１３が形成さ眉。
例えばイオン注入などにより、容易に形成することがで
き、高電圧印加時の抵抗値のコントロールも比較的容易
にできる。又、上記低濃度の、Ｐ形波散層２及びＮ形波
散層４を形成することにより等制約にダイオード１２．
１３が形成さ眉。
る。
以上説明したように低濃度Ｐ−拡散層及びＮ−拡散層と
を直列に接続して入力抵抗を構成することにより静電気
などの高電圧印加時にのみその空乏層が広がり高入力抵
抗となり１通常の論理レベルの逐圧印加時には、その空
乏層がほとんど広がぼ らないため低入力抵抗となり、スイッチスヒート。
を直列に接続して入力抵抗を構成することにより静電気
などの高電圧印加時にのみその空乏層が広がり高入力抵
抗となり１通常の論理レベルの逐圧印加時には、その空
乏層がほとんど広がぼ らないため低入力抵抗となり、スイッチスヒート。
に影響が少く静電耐圧の高い入力保護回路を、構成でき
る効果がある。
る効果がある。
第１図は本発明の一実施例の断面図、第２図は第１図の
等価回路図、第３図は従来の等値入力保護回路の回路図
である。 １・・・・・・入力端子、２・・・・・・低濃ｖＰ形拡
散層、３・−・・・・空乏層、４・・・・・・低Ｉ＃度
Ｎ形波牧屑、５・・・・・・空乏層、６・・・・・・Ｐ
ウヱル、７・・・・・・Ｎ形基板、８・−・・・・Ｐ膨
拡散層、９・・・・−・Ｎ形微散層、１０・・・・−・
Ｕｓｓ端子、１１・・・・−・ＶＤＤ端子、１２，１３
・・・・・・等価ダイオード、１４・・・・・・内部量
Ｊ、３１・・・・・・入力端子、３２・・・・・・入力
抵抗、３３．３４・・・・・・入力保護ダイオード、３
５・・・・−・接点、３６・−・・・論理回路、３７・
・・・−・ＶＤＤ端子、８・−・・−・ＶＳ＜端子。
等価回路図、第３図は従来の等値入力保護回路の回路図
である。 １・・・・・・入力端子、２・・・・・・低濃ｖＰ形拡
散層、３・−・・・・空乏層、４・・・・・・低Ｉ＃度
Ｎ形波牧屑、５・・・・・・空乏層、６・・・・・・Ｐ
ウヱル、７・・・・・・Ｎ形基板、８・−・・・・Ｐ膨
拡散層、９・・・・−・Ｎ形微散層、１０・・・・−・
Ｕｓｓ端子、１１・・・・−・ＶＤＤ端子、１２，１３
・・・・・・等価ダイオード、１４・・・・・・内部量
Ｊ、３１・・・・・・入力端子、３２・・・・・・入力
抵抗、３３．３４・・・・・・入力保護ダイオード、３
５・・・・−・接点、３６・−・・・論理回路、３７・
・・・−・ＶＤＤ端子、８・−・・−・ＶＳ＜端子。
Claims (1)
- 一導電形半導体基板内に形成された第１の抵抗となる低
濃度の逆導電形拡散層と、前記基板内に設けられた逆導
電形ウェル内に形成された第２の抵抗となる低濃度の一
導電形拡散層とを有し、前記逆導形拡散層と前記一導電
形拡散層とを直列接続して入力抵抗を構成したことを特
徴とする入力保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24204185A JPS62101067A (ja) | 1985-10-28 | 1985-10-28 | 入力保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24204185A JPS62101067A (ja) | 1985-10-28 | 1985-10-28 | 入力保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62101067A true JPS62101067A (ja) | 1987-05-11 |
Family
ID=17083392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24204185A Pending JPS62101067A (ja) | 1985-10-28 | 1985-10-28 | 入力保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62101067A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989007332A2 (en) * | 1988-01-19 | 1989-08-10 | Unisys Corporation | Esd protection circuit employing channel depletion |
| US4982716A (en) * | 1988-02-19 | 1991-01-08 | Toyota Jidosha Kabushiki Kaisha | Fuel injection valve with an air assist adapter for an internal combustion engine |
| EP0562352A2 (en) * | 1992-03-26 | 1993-09-29 | Texas Instruments Incorporated | High voltage structures with oxide isolated source and RESURF drift region in bulk silicon |
| FR2690786A1 (fr) * | 1992-04-30 | 1993-10-29 | Sgs Thomson Microelectronics Sa | Dispositif de protection d'un circuit intégré contre les décharges électrostatiques. |
| US5925922A (en) * | 1991-09-30 | 1999-07-20 | Texas Instruments Incorporated | Depletion controlled isolation stage |
| EP2765606A1 (en) * | 2013-02-06 | 2014-08-13 | Seiko Instruments Inc. | Semiconductor device having an ESD protection circuit |
| EP3944316A1 (en) * | 2020-07-21 | 2022-01-26 | Nexperia B.V. | An electrostatic discharge protection semiconductor structure and a method of manufacture |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5275987A (en) * | 1975-12-22 | 1977-06-25 | Hitachi Ltd | Gate protecting device |
-
1985
- 1985-10-28 JP JP24204185A patent/JPS62101067A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5275987A (en) * | 1975-12-22 | 1977-06-25 | Hitachi Ltd | Gate protecting device |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989007332A2 (en) * | 1988-01-19 | 1989-08-10 | Unisys Corporation | Esd protection circuit employing channel depletion |
| US4982716A (en) * | 1988-02-19 | 1991-01-08 | Toyota Jidosha Kabushiki Kaisha | Fuel injection valve with an air assist adapter for an internal combustion engine |
| US5925922A (en) * | 1991-09-30 | 1999-07-20 | Texas Instruments Incorporated | Depletion controlled isolation stage |
| US5977596A (en) * | 1991-09-30 | 1999-11-02 | Texas Instruments Incorporated | Depletion controlled isolation stage |
| EP0562352A2 (en) * | 1992-03-26 | 1993-09-29 | Texas Instruments Incorporated | High voltage structures with oxide isolated source and RESURF drift region in bulk silicon |
| EP0562352A3 (ja) * | 1992-03-26 | 1994-01-05 | Texas Instruments Inc | |
| FR2690786A1 (fr) * | 1992-04-30 | 1993-10-29 | Sgs Thomson Microelectronics Sa | Dispositif de protection d'un circuit intégré contre les décharges électrostatiques. |
| US5548134A (en) * | 1992-04-30 | 1996-08-20 | Sgs-Thomson Microelectronics, S.A. | Device for the protection of an integrated circuit against electrostatic discharges |
| US5903424A (en) * | 1992-04-30 | 1999-05-11 | Sgs-Thomson Microelectronics S.A. | Method for protecting an integrated circuit against electro-static discharges |
| EP2765606A1 (en) * | 2013-02-06 | 2014-08-13 | Seiko Instruments Inc. | Semiconductor device having an ESD protection circuit |
| EP3944316A1 (en) * | 2020-07-21 | 2022-01-26 | Nexperia B.V. | An electrostatic discharge protection semiconductor structure and a method of manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3992855B2 (ja) | 静電気放電保護のための回路 | |
| KR0159451B1 (ko) | 반도체장치의 보호회로 | |
| TW473979B (en) | ESD protection circuit for mixed-voltage I/O by using stacked NMOS transistors with substrate triggering technique | |
| US5001529A (en) | Semiconductor device having protection circuit | |
| KR960012249B1 (ko) | 래치업 방지회로를 가진 cmos 집적회로장치 | |
| US5594265A (en) | Input protection circuit formed in a semiconductor substrate | |
| JPH0415955A (ja) | 半導体装置の入力回路の製造方法 | |
| KR100188359B1 (ko) | 파워 온 리셋 회로 | |
| JPS62101067A (ja) | 入力保護装置 | |
| JPS5916365A (ja) | 相補型半導体装置 | |
| KR100226741B1 (ko) | 정전기보호회로 | |
| KR100290916B1 (ko) | 이에스디(ｅｓｄ) 보호회로 및 그의 제조 방법 | |
| JPH0219979B2 (ja) | ||
| JPH0566741B2 (ja) | ||
| JPH02135774A (ja) | 半導体装置 | |
| KR0144243B1 (ko) | 게이트 어레이의 입출력 셀 레이아웃 방법 | |
| KR930017168A (ko) | 트리플웰을 가지는 반도체 메모리 장치 | |
| JPS61102766A (ja) | 半導体集積回路 | |
| JPS62122164A (ja) | 入力保護回路 | |
| JPH04105357A (ja) | 半導体集積回路 | |
| KR100334863B1 (ko) | 반도체장치 | |
| JP2926785B2 (ja) | 半導体装置 | |
| JPH06342904A (ja) | 半導体集積回路装置 | |
| JPH0434967A (ja) | Ｍｏｓ型集積回路装置 | |
| JPH04177861A (ja) | 半導体装置 |