KR930020739A - 고전압 전력 트랜지스터 및 그 제조 방법 - Google Patents

고전압 전력 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR930020739A
KR930020739A KR1019930004649A KR930004649A KR930020739A KR 930020739 A KR930020739 A KR 930020739A KR 1019930004649 A KR1019930004649 A KR 1019930004649A KR 930004649 A KR930004649 A KR 930004649A KR 930020739 A KR930020739 A KR 930020739A
Authority
KR
South Korea
Prior art keywords
flow region
drain
voltage power
substrate
high voltage
Prior art date
Application number
KR1019930004649A
Other languages
English (en)
Other versions
KR100301918B1 (ko
Inventor
말히 새트윈더
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR930020739A publication Critical patent/KR930020739A/ko
Application granted granted Critical
Publication of KR100301918B1 publication Critical patent/KR100301918B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

집적 회로 RESURF LDMOS 전력 트랜지스터는 SOI MOS 기술과 RESURF LDMOS 기술을 조합시켜 소스와 기판사이에 전기적 절연을 필요로하는 응용에 사용하기 위한 낮은 온저항을 갖는 소스가 절연되고 고전압 전력 트랜지스터를 제공한다.

Description

고전압 전력 트랜지스터 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 양호한 실시예를 도시하는 단면도이다.
제2도는 본 발명의 다른 양호한 실시예를 도시하는 단면도이다.
제3도는 고측면 드라이버 회로 구조를 도시하는 블럭도이다.

Claims (18)

  1. 절연체 상의 반도체,SOI 트랜지스터 및 상기 SOI 트랜지스터에 접속된 벌크 반도체 드레인 유동 영역을 포함하는 것을 특징으로 하는 고 전압 전력 트랜지스터.
  2. 제1항에 있어서, SOI 트랜지스터가 반도체 물질의 기판, 기판위에 놓여 있는 절연층, 절연층 위에 놓여 있고, SOI트랜지스터와 고 전압 전력 트랜지스터가 양쪽의소스를 형성하기 위한 제1구간, 채널을 형성하는 제2구간 및 드레인을 형성하는 제3 구간의 3개의 구간을 갖는 반도체층, 반도체 층의 채널 구간 위에 놓이는 제2 절연층, 반도체 층의 채널 구간의 상보상에 있는 제2절연층 위에 놓이고, SOI트랜지스터와 고전압 전력 트랜지스터 양쪽을 위한 게이트 전극을 형성하는 패턴된 도체층을 포함하는 것을 특징으로 하는 고전압 전력 트랜지스터.
  3. 제2항에 있어서, 기판과 반도체 층이 단결정 실리콘인 것을 특징으로 하는 고전압 전력 트랜지스터.
  4. 제2항에 있어서, 기판이 단결정 실리콘이고 반도체 층이 다결정 실리콘인 것을 특징으로 하는 고 전압 전력 트랜지스터.
  5. 제2항에 있어서, 반도체 층의 제2구간 위에 놓여 있는 절연층과 기판 위에 놓여 있는 절연층이 실리콘 이산화물, 실리콘 질화물 또는 실리콘 이산화물과 실리콘 질화물의 혼합물로 이루어진 것을 특징으로 하는 고 전압 전력 트랜지스터.
  6. 제2항에 있어서, 기판이 P형 반도체 물질이고, 반도체 층의 제1 및 제3구간이 N+형 반도체 물질이며, 반도체층의 제2구간이 N형이거나 또는 P형 반도체 물질인 것을 특징으로 하는 고 전압 전력 트랜지스터.
  7. 제1항에 있어서, 드레인 유동 영역이, 반도체 물질로 된 기판내에 확산층, 드레인 접촉 영역이 형성되도록 하는 유동 영역보다 높은 도핑 농도의 유동 영역내의 제1확산층, 드레인 유동 영역 접촉부가 형성되도록 하는 제1확산층과 이격되어 있고, 유동 영역보다 높은 도핑 농도의 유동 영역내의 제2확산층, 유동 영역내에 있는 제1 및 제2확산층에 하향 접촉하기 위한 개구가 있는드레인 유동 영역을 덮고 있는 패턴된 절연층, 유동 영역내에 있는 제2확산층과 SOI트랜지스터의 드레인 양쪽에 전기적 접촉을 만드는 패턴된 도체층을 포함하는 것을 특징으로 하는 고 전압 전력 트랜지스터.
  8. 제7항에 있어서, 기판이 P형 반도체 물질이고, 유동 영역이 N형 반도체 물질이며, 유동 영역내에 있는 제1 및 제2확산층이 둘다 N+형 반도체 물질인 것을 특징으로 하는 고 전압 전력 트랜지스터.
  9. 제8항에 있어서, P형 기판 도핑 농도 및 N형 유동 깊이 및 도핑 프로필은 유동 영역이 고전압 전력 트랜지스터의 정격 항복 전압에서 또는 그 미만에서 완전히 공핍되도록 RESURF설계 원리에 따라 설계되는 것을 특징으로 하는 고 전압 전력 트랜지스터.
  10. 제1항에 있어서, 드레인 유동 영역이, 반도체 물질로 된 기판, 유동 영역이 형성되는 기판내의 확산층, 드레인 접촉 영역이 형성되도록 하는 유동 영역보다 높은 도핑 농도의 유동 영역내의 제1 확산층, 드레인 유동 영역 접촉부가 형성되도록 하는 제1확산층과 이격되어 있고, 유동 영역보다 높은 도핑 농도의 유동 영역내의 제2확산층, 유동 영역내에 있는 제1및 제2확산층과 하향 접촉하기 위한 개구가 있는 드레인 유동 영역 위에 놓여 있는 패턴된 절연층 및 유동 영역내에 있는 제2확산층과 SOI 트랜지스터의 드레인 양쪽에 접속하기 위한 제1구간, 필드 평판이 형성되도록 유동 영역내에 있는 제1및 제2확산층 사이에 있는 제2구간을 갖는 패턴된 절연층 위에 놓고 패턴된 도체층을 포함하는 것을 특징으로 하는 고 전압 전력 트랜지스터.
  11. 제10항에 있어서, 기판이 P형 반도체 물질이고, 유동 영역이 N형 반도체 물질이며, 유동 영역내에 있는 제1및 제2확산층이 N+형 반도체 물질인 것을 특징으로 하는 고 전압 전력 트랜지스터.
  12. 제10항에 있어서, 도체층이 SOI 트랜지스터의 소스, 게이트 또는 드레인 단자에 전기 접속되거나, 고 전압 전력 장치의 드레인 단자의 전위 미만의 전위로 유지되는 것을 특징으로 하는 고 전압 전력 트랜지스터.
  13. 제10항에 있어서, P형 기판 도핑 농도 및 N형 유동 깊이 및 도핑 프로필은 유동 영역이 고전압 전력 트랜지스터의 정격 항복 전압에서 또는 그 미만에서 완전히 공핍되도록 RESURF 설계 원리에 따라 설계되는 것을 특징으로 하는 고 전압 전력 트랜지스터.
  14. 소스와 기판 사이가 전기적으로 절연된 고 전압 전력 트랜지스터에 있어서, 드레인 접촉부와 상호 접속 접촉부를 갖는 반도체 기판내에 형성된 드레인 유동 영역, 드레인 유동 영역의 상호 접촉 접속부에 접속된 소스 접촉부, 게이트 접촉부 및 드레인 상호 접속부를 갖는 기판위에 놓여 있는 절연층 상에 형성된 SOI MOS 트랜지스터를 포함하는 것을 특징으로 하는 고 전압 전력 트랜지스터.
  15. 소스가 기판으로부터 절연된 고 전압 전력 트랜지스터를 갖는 상면 드라이버 구조에 있어서, 드레인 접촉부와 드레인 접촉부가 전원에 접속된 상호접속 접촉부를 갖는 반도체 기판내에 형성된 드레인 유동 영역, 부하에 접속된 소스 접촉부, 제어 회로에 접속된 게이트 접촉부 및 드레인 유동 영역의 상호 접속 접촉부에 접속된 드레인 상호 접속부를 갖는 SOI MOS 트랜지스터를 포함하는 것을 특징으로 하는 고 측면 드라이버 구조.
  16. 고 전압 전력 트랜지스터를 제조하는 방법에 있어서, 절연체상의 반도체 (SOI)트랜지스터를 형성하는 단계 및 SOI 트랜지스터에 접속된 드레인 유동 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 고 측면 드라이버 구조내에 고 전압 전력 트랜지스터를 구성하는 방법에 있어서, 드레인 접촉부 및 드레인 접촉부가 전원에 접속된 상호접속 접촉부를 갖는 반도체 기판내에 드레인 유동 영역을 형성하는 단계, 부하에 접속된 소스 접촉부, 제어 회로에 접속된 게이트 접촉부, 및 드레인 유동 영역의 상호 접속 접촉부에 접속된 드레인 상호 접속부를 갖는 SOI MOS 트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  18. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930004649A 1992-03-26 1993-03-25 고전압전력트랜지스터및그제조방법 KR100301918B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US85787592A 1992-03-26 1992-03-26
US857,875 1992-03-26
ID857,875 1992-03-26

Publications (2)

Publication Number Publication Date
KR930020739A true KR930020739A (ko) 1993-10-20
KR100301918B1 KR100301918B1 (ko) 2001-10-22

Family

ID=25326914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004649A KR100301918B1 (ko) 1992-03-26 1993-03-25 고전압전력트랜지스터및그제조방법

Country Status (5)

Country Link
US (1) US5338965A (ko)
EP (1) EP0562271B1 (ko)
JP (1) JP3393148B2 (ko)
KR (1) KR100301918B1 (ko)
DE (1) DE69316256T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399690B1 (ko) * 1995-08-31 2004-06-04 텍사스 인스트루먼츠 인코포레이티드 고전류전계효과트랜지스터및그형성방법
KR100790247B1 (ko) * 2006-12-27 2008-01-02 동부일렉트로닉스 주식회사 Ｌｄｍｏｓ 트랜지스터 및 이의 제조 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0610599A1 (en) * 1993-01-04 1994-08-17 Texas Instruments Incorporated High voltage transistor with drift region
US5510275A (en) * 1993-11-29 1996-04-23 Texas Instruments Incorporated Method of making a semiconductor device with a composite drift region composed of a substrate and a second semiconductor material
US5777363A (en) * 1993-11-29 1998-07-07 Texas Instruments Incorporated Semiconductor device with composite drift region
JPH07254706A (ja) * 1993-11-29 1995-10-03 Texas Instr Inc <Ti> 高電圧デバイス構造およびその製造方法
US5382818A (en) * 1993-12-08 1995-01-17 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a buried diode
JP2790050B2 (ja) * 1994-08-17 1998-08-27 日本電気株式会社 半導体装置の製造方法
US5734180A (en) * 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
EP0747961A3 (en) * 1995-06-07 1998-11-11 STMicroelectronics, Inc. Zero-power SRAM with patterned buried oxide isolation
US6831331B2 (en) 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
TW360982B (en) * 1996-01-26 1999-06-11 Matsushita Electric Works Ltd Thin film transistor of silicon-on-insulator type
US5854113A (en) * 1996-11-01 1998-12-29 Electronics And Telecommunications Research Institute Method for fabricating power transistor using silicon-on-insulator (SOI) wafer
TW351001B (en) * 1997-05-03 1999-01-21 United Microelectronics Corp High-density transistor and the manufacturing method
US6140163A (en) * 1997-07-11 2000-10-31 Advanced Micro Devices, Inc. Method and apparatus for upper level substrate isolation integrated with bulk silicon
US5877048A (en) * 1998-03-23 1999-03-02 Texas Instruments--Acer Incorporated 3-D CMOS transistors with high ESD reliability
US6498372B2 (en) 2001-02-16 2002-12-24 International Business Machines Corporation Conductive coupling of electrical structures to a semiconductor device located under a buried oxide layer
DE10131706B4 (de) 2001-06-29 2005-10-06 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors
DE10131705B4 (de) 2001-06-29 2010-03-18 Atmel Automotive Gmbh Verfahren zur Herstellung eines DMOS-Transistors
DE10131704A1 (de) 2001-06-29 2003-01-16 Atmel Germany Gmbh Verfahren zur Dotierung eines Halbleiterkörpers
DE10131707B4 (de) * 2001-06-29 2009-12-03 Atmel Automotive Gmbh Verfahren zur Herstellung eines DMOS-Transistors und dessen Verwendung zur Herstellung einer integrierten Schaltung
US6551937B2 (en) 2001-08-23 2003-04-22 Institute Of Microelectronics Process for device using partial SOI
US6569729B1 (en) * 2002-07-19 2003-05-27 Taiwan Semiconductor Manufacturing Company Method of fabricating three dimensional CMOSFET devices for an embedded DRAM application
DE10250832B4 (de) * 2002-10-31 2010-02-11 Infineon Technologies Ag MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors
DE10345347A1 (de) 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
DE102004005948B4 (de) * 2004-02-02 2009-04-02 Atmel Germany Gmbh MOS-Transistor und Verfahren zur Herstellung einer MOS-Transistorstruktur
JP5151087B2 (ja) * 2005-11-01 2013-02-27 株式会社デンソー 半導体装置およびその製造方法
US7829947B2 (en) * 2009-03-17 2010-11-09 Alpha & Omega Semiconductor Incorporated Bottom-drain LDMOS power MOSFET structure having a top drain strap
US20120105095A1 (en) * 2010-11-03 2012-05-03 International Business Machines Corporation Silicon-on-insulator (soi) body-contact pass gate structure
US9041105B2 (en) 2012-07-20 2015-05-26 International Business Machines Corporation Integrated circuit including transistor structure on depleted silicon-on-insulator, related method and design structure
US9660074B2 (en) 2014-08-07 2017-05-23 Texas Instruments Incorporated Methods and apparatus for LDMOS devices with cascaded RESURF implants and double buffers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56142673A (en) * 1980-04-09 1981-11-07 Nec Corp Semiconductor device
CA1228935A (en) * 1983-12-23 1987-11-03 Sony Corp SEMICONDUCTOR DEVICE WITH ACTIVE ZONE OF POLYCRYSTALLINE SILICON, AND THEIR MANUFACTURE
US4763183A (en) * 1984-08-01 1988-08-09 American Telephone And Telegraph Co., At&T Bell Laboratories Semiconductor-on-insulator (SOI) devices and SOI IC fabrication method
US4786952A (en) * 1986-07-24 1988-11-22 General Motors Corporation High voltage depletion mode MOS power field effect transistor
US5081473A (en) * 1990-07-26 1992-01-14 Xerox Corporation Temperature control transducer and MOS driver for thermal ink jet printing chips
US5113236A (en) * 1990-12-14 1992-05-12 North American Philips Corporation Integrated circuit device particularly adapted for high voltage applications

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399690B1 (ko) * 1995-08-31 2004-06-04 텍사스 인스트루먼츠 인코포레이티드 고전류전계효과트랜지스터및그형성방법
KR100790247B1 (ko) * 2006-12-27 2008-01-02 동부일렉트로닉스 주식회사 Ｌｄｍｏｓ 트랜지스터 및 이의 제조 방법

Also Published As

Publication number Publication date
KR100301918B1 (ko) 2001-10-22
DE69316256D1 (de) 1998-02-19
JP3393148B2 (ja) 2003-04-07
JPH06260652A (ja) 1994-09-16
EP0562271A1 (en) 1993-09-29
US5338965A (en) 1994-08-16
EP0562271B1 (en) 1998-01-14
DE69316256T2 (de) 1998-08-06

Similar Documents

Publication Publication Date Title
KR930020739A (ko) 고전압 전력 트랜지스터 및 그 제조 방법
KR100652449B1 (ko) 횡형 박막 실리콘-온-절연체 ｊｆｅｔ 디바이스
KR100311589B1 (ko) 고 전압용 반도체 부품
KR940019013A (ko) 고전압 트랜지스터
US20140139282A1 (en) Embedded JFETs for High Voltage Applications
KR970060530A (ko) 유전체 분리형 박막 반도체 장치
KR930024156A (ko) 반도체 장치 및 그 제조 방법
JP2001244461A (ja) 縦型半導体装置
KR930020738A (ko) 고전압 전력 트랜지스터 및 그 제조 방법
KR19990022793A (ko) 반도체 칩 연결 영역을 갖는 고전압 래터럴 금속 산화물 반도체전계 효과 트랜지스터 세마이콘덕터-온-인슐레이터 디바이스
CN108258046B (zh) 半导体元件
JP2000332247A (ja) 半導体装置
JPS63266882A (ja) 縦型絶縁ゲ−ト電界効果トランジスタ
KR20020080547A (ko) 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자
TW201824539A (zh) 高電壓積體電路的高電壓終端結構
CN107146814B (zh) 高压半导体装置及其制造方法
TW201824558A (zh) 半導體元件
CN216871980U (zh) 金属-氧化物半导体场效应晶体管结构
JPH0669510A (ja) 高耐圧半導体装置
KR19980084367A (ko) 실리콘-온-인슐레이터 기판을 사용한 저감 표면 전계형 횡형 이중-확산 모스 트랜지스터에 대한 모델링 방법
JPH09205210A (ja) 誘電体分離型半導体装置
KR950015824A (ko) 고전력 대칭형 엘디모스 및 그 제조 방법
KR100357198B1 (ko) 반도체 고전압 소자의 격리영역 및 그 형성방법
CN113540078A (zh) 高压半导体装置
JPH09129887A (ja) Ｓｏｉ構造の横型パワーｍｏｓｆｅｔ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120530

Year of fee payment: 12

EXPY Expiration of term