KR100311589B1 - 고 전압용 반도체 부품 - Google Patents

고 전압용 반도체 부품 Download PDF

Info

Publication number
KR100311589B1
KR100311589B1 KR1019997000637A KR19997000637A KR100311589B1 KR 100311589 B1 KR100311589 B1 KR 100311589B1 KR 1019997000637 A KR1019997000637 A KR 1019997000637A KR 19997000637 A KR19997000637 A KR 19997000637A KR 100311589 B1 KR100311589 B1 KR 100311589B1
Authority
KR
South Korea
Prior art keywords
doped
region
layer
doped region
diode
Prior art date
Application number
KR1019997000637A
Other languages
English (en)
Other versions
KR20000029578A (ko
Inventor
쇠더배그앤더스
스베드버그퍼
Original Assignee
클라스 노린, 쿨트 헬스트룀
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라스 노린, 쿨트 헬스트룀, 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 클라스 노린, 쿨트 헬스트룀
Publication of KR20000029578A publication Critical patent/KR20000029578A/ko
Application granted granted Critical
Publication of KR100311589B1 publication Critical patent/KR100311589B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 확장 드리프트 영역을 갖는 고주파 MOS 트랜지스터 구조를 개시하며, 이것은 MOS 트랜지스터의 드리프트 영역에서 저항을 변화시킨다. 확장게이트 층은 얇은 게이트 산화물 층의 상부에 제 2의 MOS 구조를 형성하는 여분의 반도체 층으로써 구성된다. 이어서 확장 드리프트 영역에서 전기장은 가로 방향으로 균일하게 분포된다. 이러한 설계로 인하여 짧은 채널 길이, 및 낮은 도핑 농도이지만 매우 낮은 도통 저항과 높은 절연 파괴 전압을 갖는 확장 드리프트 영역을 갖는 MOS 트랜지스터를 제조할 수 있다.

Description

고 전압용 반도체 부품{SEMICONDUCTOR COMPONENT FOR HIGH VOLTAGE}
MOS형 전계 효과 트랜지스터는 스위칭 부품으로써 효과적으로 사용된다는 것은 이전부터 공지되어 있다. 이러한 트랜지스터는 낮은 도통(導通) 저항 및 낮은 차단 정전용량(靜電容量)을 갖는다. 그러나 종래의 MOS 트랜지스터에서 게이트 (gate) 산화물 및 채널 영역 사이의 낮은 절연 파괴 전압은 이러한 트랜지스터 설계에 대하여 최대 동작 가능 전압을 제한한다.
채널 및 게이트 산화물 영역 밖에 확장 드리프트 영역을 도입함으로써, 게이트 산화물 위의 수직 필드(field)가 감소된다. 따라서 부품에 대한 절연 파괴 전압이 증가된다. 그러나 확장 드리프트 영역에서, 애벌란시 항복(降伏)(avalanche breakdown)을 회피하기 위하여, 이 영역은 도핑(doping) 농도를 낮게하여, 부품의 총 도통 저항을 증가시켜야 한다.
가로 방향의 방안(lateral solution)을 개선하는 상이한 기술이 제시되어 있다. 이러한 기술 중의 하나는 통상 소위 RESURF라고 하며, 이것은 감소된 표면 필드(REduced SURface Field)를 의미한다. 도 1에는 RESURF 기술로써 설계된, 확장 드리프트 영역을 갖는 DMOS 구조가 나와 있다. 아이디어는 n-도핑 드리프트 영역을 주로 밑으로부터, 본체와 드리프트 영역 사이의 pn 접합으로부터는 훨씬 적게 공핍 (空乏)시키는(deplete) 것이다. 이러한 기술에 대한 더욱 많은 정보는 J.A. Appels등의 'Thin layer high voltage devices, Philips J. Res., Vol 35, pp 1-13, 1980'에 기재되어 있다. Appels등에 의하면 3∼15㎛의 비교적 얇은 에피택셜 (epitaxial) 층을 사용할 수 있게 하는 기술로써 콜렉터-에미터 전압이 1000 볼트 이상인 고압 트랜지스터를 제조할 수 있다.
본 주제에 대한 추가적인 배경 기술은, 예로서, J.G. Mena 및 C.A.T. Salama의 논문, 'High-Voltage multiple resistivity drift region LDMOS, Solid state Electronics, Vol. 29, No. 6, pp 647∼656, 1986', 및 A. sorderbarg 등의 논문, 'Integration of a Novel High-Voltage Giga-Hertz DMOS Transistor into a Standard CMOS Process, Proc. IEEE-IEDM-95, pp 975∼978, 1995'에 기재되어 있다. 이것에 의하면 확장 드리프트 영역에서 애벌란시 항복이 없는 더 큰 도핑 레벨이 사용될 수 있다. 그러나 이러한 방안 및 이와 유사한 방안은 몇 가지 스위칭 장치의 경우에 아직 수용할 수 없는 높은 도통 저항을 갖는다.
1992년 P. Svedberg에게 부여한 스웨덴국 특허 제89037618호의 'Mutual channel transistor' 및 S. Tiensuu 등의 문서, 'MUCH Transistor-A MOS Like Switch For Smart Power., Proc. 24th European Solid State Device Res. Conf. (ESSDERC 94), p 225, 1994'에는 긴 채널을 갖는 소자가 기재되어 있다. 이 소자의게이트 재료는 상호 채널 트랜지스터의 단면을 나타내는 도 2에 나와 있는 바와 같이 상보(相補) 채널 영역이 있는 제 2의 실리콘 층으로써 대치된다. 도 2에 의한 구조는 다음과 같다: 절연 기판(1) 위에 n+도핑 소오스(source)(2), p 도핑 채널(3) 및 n+도핑 드레인(drain)(4)을 갖는 제1전계 효과 트랜지스터가 생성된다. 제1 NMOS FET의 상부에는 절연 실리콘 산화물 층(5)이 인가된다. 추가로 이 층(5) 위에는 p+도핑 소오스(11), n 도핑 채널(12) 및 p+도핑 드레인(13)을 갖는 제 2 전계 효과 트랜지스터가 생성된다. 따라서 제 2 전계 효과 트랜지스터는 PMOS FET를 구성한다. 도 2에 나타낸 바와 같이 하측의 NMOS 트랜지스터의 채널은 상측의 PMOS 트랜지스터의 길이보다 약간 더 길다. 채널 폭은 소자의 요구 전류 취급 능력에 적절한 방법으로 적합되어 있다. 상측 및 하측의 구조층에서 두 개의 얇게 도핑한 영역은 도펀트(dopant) 간에 균형이 되면 서로 공핍시킨다. 채널 쌍은 차단 상태에서 소오스 및 드레인 간의 전기장을 취급하도록 충분히 길어야 한다.
두 채널 영역 사이의 상호 간섭에 의하여 소자는, 어떠한 확장 드리프트 영역을 사용함이 없이, 도통 상태에서 종래의 MOS 소자로서 모두 동작하고 차단 상태에서는 고압을 효과적으로 분배한다. 이어서 소자의 도통 저항은 얇게 도핑한 드리프트 영역에 의해서 더 이상 증가되지 않는다. 더욱이 두 채널 영역 사이에 정확한 도핑 균형이 사용되면 소오스 및 드레인 사이에서 필드는 매우 양호하게 분포된다. 요약하면, 이러한 상호 채널 트랜지스터 기술을 사용함으로써 매우 낮은 도통 저항 및 높은 절연 파괴 전압을 갖는 소자를 더 작은 칩(chip) 영역 위에 설계할 수 있다. 이러한 부품 설계의 불리한 점은 짧은 채널로써는 실현될 수 없다는 것이며, 이것이 고주파 특성을 제한한다. 더욱이, 부품에 대해서 저압측을 위한 것과 고압측을 위한 것의 두 개의 별도 게이트 제어기가 필요하게 되어, 이것이 스위칭 제어를 더욱 복잡하게 한다.
도통 저항을 감소시키는 또 다른 통상적인 기술은, 상이한 IGBT(Insulated Gate Bipolar Transistor; 절연 게이트 바이폴러 트랜지스터) 방안에서와 같이(또한 'D.R. Disney, Physics and Technology of lateral power devices in Silicon-On-Insulator Substrates., No. ICL 93-020, Integrated Circuits Laboratory, Stanford University, June 1993' 참조), 소수 캐리어로써 드리프트 영역을 변화시키는 것이다. 그러나, 이러한 변화 기술은 비선형 도통 저항을 유기(誘起)하고 또 주파수 특성을 나쁘게 한다.
결론적으로, 트랜지스터가 고전압 및 낮은 도통 저항을 고려하는 고주파 장치에 이용될 때에는 아직도 MOS 트랜지스터에 대한 개선 요구가 있다는 것이다.
본 발명은 MOS(metal oxide semiconductor; 산화 금속 반도체) 트랜지스터 및 더욱 정확하게는 드리프트(drift) 영역에서 저항을 변화시키는, 드리프트 영역이 확장된 MOS 트랜지스터에 관한 것이다.
도 1은 RESURF 기술로써 설계된, 확장 드리프트 영역을 갖는 종래 기술에 의한 DMOS의 단면도.
도 2는 종래 기술에 의한 상호 채널 트랜지스터의 단면도.
도 3은 본 발명의 제1실시예에 의한 벌크(bulk) 실리콘에서의 트랜지스터 설계의 단면도.
도 4는 본 발명의 제2실시예에 의한 SOI(silicon on insulator) 기술을 사용하는 트랜지스터 설계의 단면도.
도 5는 본 발명의 제3실시예에 의한 벌크 실리콘에서의 트랜지스터 설계의 단면도.
도 6은 본 발명의 제4실시예에 의한 트랜지스터 설계의 단면도.
본 발명은 특히 고주파용의 가로 방향 MOS 트랜지스터를 제공하며, 이 트랜지스터에서 확장 드리프트 영역을 이용함으로써 게이트 전류를 제어하고 채널에 대한 통상의 제어 전압을 사용할 수 있으며, 확장 드리프트 영역은 여분의 반도체 층, 또는 드리프트 영역 상부의 확장 게이트로써 드리프트 영역 내의 저항을 변화시킨다. 이것으로 인하여 짧은 채널 길이, 및 낮은 도핑 농도이지만 매우 낮은 도통 저항과 높은 절연 파괴 전압을 갖는 확장 드리프트 영역을 갖는 MOS 트랜지스터를 설계할 수 있다. 본 발명에 의한 트랜지스터는 n형 또는 p형의 DMOS 소자가 될 수 있다.
본 발명의 범위는 독립 청구항 1 및 10으로써 설명되고, 본 발명의 상이한 실시예는 종속 청구항 2 내지 9 및 11 내지 19로써 설명된다.
도 3은 본 발명의 하나의 실시예의 단면도이다. p-도핑 기판(20) 위에 채널로서 동작하는 n-도핑 층(21)이 생성된다. 층(21)에는 p 도핑 본체(22) 및 n+도핑 드레인(23)이 생성된다. 이어서 p 도핑 본체(22)에는 n+도핑 소오스(24) 및 추가적인 p+도핑 영역(25)이 생성된다. 소오스 영역의 영역 (24)와 (25) 및 드레인 영역(23)에는 소자를 전자 회로에 접속하기 위한 접점(도면에 나타내지 않음)이 표준적인 방법으로 제공된다. 채널로서 동작하는 층(21)의 상부에는 얇은 절연층(26), 예로서, 실리콘 산화물이 부가되어 실리콘 격리체로서의 작용을 한다. 드리프트 영역을 구성하는 이렇게 생성된 구조의 최상부에는 확장 게이트 층(30)을 형성하는 또 다른 실리콘 또는 폴리 실리콘 층이 배열된다. 확장 게이트 층은 설명된 드리프트 영역과 반대로 도핑되어 있지만 유사한 구조를 가지며, p-채널(31), n+드레인(32), 및 추가적인 n+도핑 영역(34)을 갖는 p+소오스(33)를 포함한다. 영역(31), (32), (33), (34) 및 (25)에는 추가적으로 소자를 전자 회로에 접속하기 위해서 필요한 접점(도면에 나타내지 않음)이 통상적인 방법으로 제공된다.
채널 및 게이트 영역은 표준적인 CMOS 기술은 사용하여 설계 및 제조된다. 드리프트 영역은 반대로 도핑하는 방식의 실리콘 또는 폴리실리콘 층에 의하여 변화될 수도 있다. 게이트 재료와 동일한 층이 양호하게 사용될 수도 있다. 고전압을 가로 방향으로 균일하게 분포시키기 위하여 상부 층의 고전압 측은 드레인에 접속되어야 한다. 트랜지스터가 도통 상태일 때(게이트 전압이 드레인 전압보다 더 높을 때) 상부 층에서 높은 게이트 누설 전류를 피하기 위하여 도 3에 나타낸 다이오드(40)를 통합하여 상부 층 및 드레인 접점 사이를 접속할 수 있다.
도통 상태에서 게이트 전압은 소오스 및 드레인 전압에 비하여 높다. 채널 저항은 통상의 MOS 소자와 동일한 방식으로 변화된다. 확장 드리프트 영역 상부의층의 더 높은 전위(電位)로 인하여 다수 캐리어는 실리콘 표면 근처에 축적된다. 이러한 다수 캐리어의 축적은 드리프트 영역에서 저항을 철저하게 감소시킨다. 저항 변화가 다수 캐리어 방식의 변화이기 때문에, IGBT의 경우 있을 수 있는 어떠한 고주파 또는 비선형 문제도 있을 수 없다. 게이트 누설 전류는 드레인 측의 역 바이어스 다이오드에 의하여 감소된다.
차단 상태에서 채널 영역은 통상의 MOS 소자에서와 동일한 방식으로 차단 상태이다. 확장 드리프트 영역 상부의 층의 전위는 항상 하부의 실리콘에서의 전위와 동일하거나 또는 더 낮다. 따라서, 확장 드리프트 영역을 널리 공지된 RESURF 기술(J.A. Appels등 참조)에서와 유사한 방법으로 수직적으로 공핍시킬 수 있다. 이어서 전기장은 확장 드리프트 영역에서 가로 방향으로 균일하게 분포된다. 이러한 실리콘이 또한 하부의 드리프트 영역으로부터 공핍된다는 사실에 의하여 상부 층에서의 누설 전류는 감소된다. 예시된 실시예는 n형의 DMOS 소자를 개시하지만, 대응하는 p형 DMOS 소자는 도핑 극성을 변경함으로써 실행 가능하며 이것은 도 5에 예시되어 있다. 제시된 실시예에서 전문 기술인에게 공지된 산화물 및 질화물(窒化物) 등의 불활성화(不活性化; passivation) 층은 본 발명을 설명하기 위한 도면을 어느 정도 단순화하기 위하여 포함되어 있지 않다.
이러한 본 발명에 의한 소자는, n형 DMOS 소자에 대하여 도 3 및 4에 나타낸 바와 같이, 벌크 및 SOI 재료 모두에서 실현될 수 있다. 유사하게 도 5에 예시된 p형 DMOS에는 도 4의 n형 SOI DMOS에 대응하는 해당 형상이 제공될 수도 있다. 이 경우에 채널 저항은 통상의 PMOS 소자에서와 동일한 방식으로, 즉 소수 캐리어에 의하여 변화된다. 다른 실시예에서 도 5의 p형 DMOS에 대응해서, 도 3의 벌크(20) 및 n-도핑 층(21) 사이에 절연 층, 즉 이산화 실리콘을 인가함으로써 벌크형 및 SOI형 소자의 조합이 생성될 수도 있다. 도 3에 유사한 본 발명의 또 다른 실시예가 도 6에 나와 있다. 게이트의 구조는 게이트의 n+부분이 확장 게이트 층으로부터 분리되고 동시에 확장 게이트 층 밑의 절연은 도 3의 구조에 비교해서 더욱 두껍게 형성되는 점에서 상이하다.
본 발명에 의한 소자의 제조에 대하여 표준 MOS 또는 DMOS 공정 흐름이 사용되며, 여기서 드리프트 영역 상부의 제2반도체 층이 게이트 폴리실리콘 층으로써, 또는 제2폴리실리콘 층으로써 통합된다. 이 층은 또한 웨이퍼 본딩 또는 다른 반도체 재료의 증착(蒸着)으로써 부가될 수 있다. 채널 영역, 즉 영역(22)은 게이트 물질이 증착되기 전에 기판에 부가되는 도펀트에 의하여 구성되거나, 또는 게이트 층의 모서리로부터 도펀트를 가로 방향으로 확산함으로써 또한 구성될 수도 있다.

Claims (18)

  1. 제2 n+도핑 영역(24)과 제1 p+도핑 영역(25)을 포함하면서 소오스 영역을 형성하는 p 도핑 본체(22), 및 제1 n+도핑 드레인 영역(23)을 갖는 n-도핑 반도체 층(21)을 갖춘 기판(20, 50)을 포함하는 고전압 MOS 트랜지스터 구조를 형성하는 소자로서, 상기 n-도핑 부분이 상기 드레인 및 소오스 영역 사이에서 드리프트 채널을 구성하는 소자에 있어서, 상기 드리프트 채널 상부에서 절연 게이트 산화물 층(26)은 절연 게이트 산화물과 함께 확장 게이트 층을 형성하는 반도체 층을 상부에 갖춤으로써, 상기 확장 게이트 층에는 상기 드레인 영역 및 제3의 n+도핑 영역(32) 사이에 다이오드(40)가 접속되는 것을 특징으로 하는 고전압 MOS 트랜지스터 구조를 형성하는 소자.
  2. 제1항에 있어서, 상기 확장 게이트 층은 상기 절연 게이트 산화물의 상부에 MOS 구조를 형성하는 p-도핑 영역(31), 제2의 p+도핑 영역(33) 및 제4의 n+도핑 영역(34)을 추가로 포함하는 것을 특징으로 하는 소자.
  3. 제1항에 있어서, 상기 기판(20)은 p-도핑 반도체인 것을 특징으로 하는 소자.
  4. 제1항에 있어서, 상기 기판(50)은 사파이어 등으로 형성된 절연체인 것을 특징으로 하는 소자.
  5. 제1항에 있어서, 매입(埋入) SOI 층을 형성하는 이산화 실리콘 층은 상기 n-도핑 반도체 층(21)을 밑에 있는 기판으로부터 격리하는 것을 특징으로 하는 소자.
  6. 제1항에 있어서, 상기 다이오드(40)는 상기 n-도핑 반도체 층의 상기 제1 n+도핑 영역(23), 및 상기 확장 게이트 층의 상기 제3 n+도핑 영역(32) 사이에 접속되는 적절한 외부 반도체 다이오드인 것을 특징으로 하는 소자.
  7. 제1항에 있어서, 상기 다이오드(40)는 상기 n-도핑 반도체 층의 상기 제1 n+도핑 영역(23)과, 상기 제3 n+도핑 영역(32)이 집적(集積) 다이오드의 부분일 수도 있는 상기 확장 게이트 층의 사이에 집적되는 반도체 다이오드인 것을 특징으로 하는 소자.
  8. 제1항에 있어서, 소오스 영역을 형성하는 상기 제2 n+도핑 영역(24) 및 상기 제1 p+도핑 영역(25)에는 별개의 접촉 패드(pad)가 구성되는 것을 특징으로 하는 소자.
  9. 제1항에 있어서, 상기 확장 게이트 층의 소오스 영역을 형성하는 상기 제2 p+도핑 영역(33) 및 상기 제4 n+도핑 영역(34)에는 별개의 접촉 패드(pad)가 구성되는 것을 특징으로 하는 소자.
  10. 제2 p+도핑 영역(24')과 제1 n+도핑 영역(25')을 포함하면서 소오스 영역을 형성하는 n 도핑 본체(22'), 및 제1 p+도핑 드레인 영역(23')을 갖는 p-도핑 반도체 층(21')을 갖춘 기판(20')을 포함하는 고전압 MOS 트랜지스터 구조를 형성하는 소자로서, 상기 p-도핑 부분이 상기 드레인 및 소오스 영역 사이에서 드리프트 채널을 구성하는 소자에 있어서, 상기 드리프트 채널 상부에서 절연 게이트 산화물 층(26)은 절연 게이트 산화물과 함께 확장 게이트 층을 형성하는 반도체 층을 상부에 갖춤으로써, 상기 확장 게이트 층에는 상기 드레인 영역 및 제3의 p+도핑 영역(32') 사이에 다이오드(40)가 접속되는 것을 특징으로 하는 고전압 MOS 트랜지스터 구조를 형성하는 소자.
  11. 제10항에 있어서, 상기 확장 게이트 층은 상기 절연 게이트 산화물의 상부에 MOS 구조를 형성하는 n-도핑 영역(31'), 제2의 n+도핑 영역(33') 및 제4의 p+도핑 영역(34')을 추가로 포함하는 것을 특징으로 하는 소자.
  12. 제10항에 있어서, 상기 기판은 n-도핑 반도체인 것을 특징으로 하는 소자.
  13. 제10항에 있어서, 상기 기판은 사파이어 등으로 형성된 절연체인 것을 특징으로 하는 소자.
  14. 제10항에 있어서, 매입(埋入) SOI 층을 형성하는 이산화 실리콘 층은 상기 p-도핑 반도체 층(21')을 밑에 있는 기판으로부터 격리하는 것을 특징으로 하는 소자.
  15. 제10항에 있어서, 상기 다이오드(40)는 상기 p-도핑 반도체 층(21')의 상기 제1 p+도핑 영역(23'), 및 상기 확장 게이트 층의 상기 제3 p+도핑 영역(32') 사이에 접속되는 적절한 외부 반도체 다이오드인 것을 특징으로 하는 소자.
  16. 제10항에 있어서, 상기 다이오드(40)는 상기 p-도핑 반도체 층(21')의 상기 제1 p+도핑 영역(23'), 및 상기 제3 p+도핑 영역(32')이 집적(集積) 다이오드의 부분일 수도 있는 상기 확장 게이트 층(26)의 사이에 집적되는 반도체 다이오드인 것을 특징으로 하는 소자.
  17. 제10항에 있어서, 소오스 영역을 형성하는 상기 제2 p+도핑 영역 및 상기 제1 n+도핑 영역에는 별개의 접촉 패드가 구성되는 것을 특징으로 하는 소자.
  18. 제10항에 있어서, 상기 확장 게이트 층(34')의 소오스 영역을 형성하는 상기 제2 n+도핑 영역 및 상기 제4 p+도핑 영역(33')에는 별개의 접촉 패드가 구성되는 것을 특징으로 하는 소자.
KR1019997000637A 1996-07-26 1999-01-26 고 전압용 반도체 부품 KR100311589B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9602881-6 1996-07-26
SE9602881A SE513283C2 (sv) 1996-07-26 1996-07-26 MOS-transistorstruktur med utsträckt driftregion

Publications (2)

Publication Number Publication Date
KR20000029578A KR20000029578A (ko) 2000-05-25
KR100311589B1 true KR100311589B1 (ko) 2001-11-03

Family

ID=20403485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997000637A KR100311589B1 (ko) 1996-07-26 1999-01-26 고 전압용 반도체 부품

Country Status (11)

Country Link
US (1) US5844272A (ko)
EP (1) EP0958613B1 (ko)
JP (1) JP2001502846A (ko)
KR (1) KR100311589B1 (ko)
CN (1) CN1134846C (ko)
AU (1) AU3711897A (ko)
CA (1) CA2261753A1 (ko)
DE (1) DE69736529T2 (ko)
SE (1) SE513283C2 (ko)
TW (1) TW335513B (ko)
WO (1) WO1998005076A2 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19612950C1 (de) * 1996-04-01 1997-07-31 Siemens Ag Schaltungsstruktur mit mindestens einem MOS-Transistor und Verfahren zu deren Herstellung
US5804496A (en) * 1997-01-08 1998-09-08 Advanced Micro Devices Semiconductor device having reduced overlap capacitance and method of manufacture thereof
JP3443355B2 (ja) * 1999-03-12 2003-09-02 三洋電機株式会社 半導体装置の製造方法
SE9901575L (sv) * 1999-05-03 2000-11-04 Eklund Klas Haakan Halvledarelement
US6784059B1 (en) * 1999-10-29 2004-08-31 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing thereof
JP3608456B2 (ja) * 1999-12-08 2005-01-12 セイコーエプソン株式会社 Ｓｏｉ構造のｍｉｓ電界効果トランジスタの製造方法
TW564557B (en) * 1999-12-22 2003-12-01 Matsushita Electric Works Ltd Semiconductor device and process for producing the same
TW446192U (en) * 2000-05-04 2001-07-11 United Microelectronics Corp Electrostatic discharge protection circuit
JP2002217407A (ja) * 2001-01-16 2002-08-02 Sanyo Electric Co Ltd 半導体装置とその製造方法
SE526207C2 (sv) * 2003-07-18 2005-07-26 Infineon Technologies Ag Ldmos-transistoranordning, integrerad krets och framställningsmetod därav
US20050072975A1 (en) * 2003-10-02 2005-04-07 Shiao-Shien Chen Partially depleted soi mosfet device
CN100376020C (zh) * 2003-12-29 2008-03-19 中芯国际集成电路制造(上海)有限公司 一种制作具有延伸闸极晶体管的方法
JP2006140211A (ja) * 2004-11-10 2006-06-01 Matsushita Electric Ind Co Ltd 半導体集積回路装置およびその製造方法
DE102006009942B4 (de) * 2006-03-03 2012-02-09 Infineon Technologies Austria Ag Laterales Halbleiterbauelement mit niedrigem Einschaltwiderstand
US8110868B2 (en) 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
EP1908119B1 (de) 2005-07-27 2012-04-18 Infineon Technologies Austria AG Halbleiterbauelement mit einer driftzone und einer driftsteuerzone
US8461648B2 (en) 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
DE102005045910B4 (de) * 2005-09-26 2010-11-11 Infineon Technologies Austria Ag Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand
US8476709B2 (en) 2006-08-24 2013-07-02 Infineon Technologies Ag ESD protection device and method
JP5627165B2 (ja) * 2007-04-27 2014-11-19 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置の製造方法
US7880224B2 (en) * 2008-01-25 2011-02-01 Infineon Technologies Austria Ag Semiconductor component having discontinuous drift zone control dielectric arranged between drift zone and drift control zone and a method of making the same
JP5206028B2 (ja) * 2008-03-03 2013-06-12 株式会社デンソー 半導体装置
WO2009133485A1 (en) * 2008-04-30 2009-11-05 Nxp B.V. A field effect transistor and a method of manufacturing the same
US8735983B2 (en) * 2008-11-26 2014-05-27 Altera Corporation Integrated circuit transistors with multipart gate conductors
US20100127331A1 (en) * 2008-11-26 2010-05-27 Albert Ratnakumar Asymmetric metal-oxide-semiconductor transistors
US20100237439A1 (en) * 2009-03-18 2010-09-23 Ming-Cheng Lee High-voltage metal-dielectric-semiconductor device and method of the same
US8097880B2 (en) * 2009-04-09 2012-01-17 Infineon Technologies Austria Ag Semiconductor component including a lateral transistor component
JP5703829B2 (ja) * 2011-02-24 2015-04-22 サンケン電気株式会社 半導体装置
US9070784B2 (en) 2011-07-22 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a CMOS semiconductor device and method of forming the same
JP5537683B2 (ja) * 2013-01-21 2014-07-02 株式会社東芝 半導体装置
US9236449B2 (en) * 2013-07-11 2016-01-12 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
US10861938B2 (en) * 2013-07-19 2020-12-08 Nissan Motor Co., Ltd. Semiconductor device and method of manufacturing the same
JP6318786B2 (ja) * 2014-04-04 2018-05-09 セイコーエプソン株式会社 半導体装置及びその製造方法
TWI550883B (zh) * 2014-07-07 2016-09-21 漢磊科技股份有限公司 橫向雙擴散金氧半導體元件及減少表面電場的結構
CN104183646A (zh) * 2014-08-29 2014-12-03 电子科技大学 一种具有延伸栅结构的soi ldmos器件
TWI548029B (zh) 2014-10-27 2016-09-01 漢磊科技股份有限公司 半導體元件及其操作方法以及抑制漏電的結構
CN105047702B (zh) * 2015-07-13 2018-08-24 电子科技大学 一种ldmos器件的制造方法
CN111755524B (zh) * 2020-07-20 2022-06-07 西安电子科技大学 一种肖特基积累层碳化硅横向场效应晶体管及其制作方法
CN111725071B (zh) * 2020-07-20 2021-06-18 西安电子科技大学 一种硅基结型积累层和缓冲层横向双扩散场效应晶体管及其制作方法
CN111725320A (zh) * 2020-07-20 2020-09-29 西安电子科技大学 一种结型积累层碳化硅横向场效应晶体管及其制作方法
US11664436B2 (en) * 2021-03-01 2023-05-30 Wolfspeed, Inc. Semiconductor devices having gate resistors with low variation in resistance values
CN113270477A (zh) * 2021-04-08 2021-08-17 西安电子科技大学 一种降低主结体电场的积累场效应晶体管及其制作方法
CN113707709B (zh) * 2021-07-26 2023-03-14 西安电子科技大学 具有积累层外延栅极MIS结构AlGaN/GaN高电子迁移率晶体管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288803A (en) * 1979-08-08 1981-09-08 Xerox Corporation High voltage MOSFET with doped ring structure
JPH0548091A (ja) * 1991-08-20 1993-02-26 Yokogawa Electric Corp 高耐圧ｍｏｓｆｅｔ
US5406110A (en) * 1991-12-30 1995-04-11 Texas Instruments Incorporated Resurf lateral double diffused insulated gate field effect transistor
JPH0864690A (ja) * 1994-06-15 1996-03-08 Nippondenso Co Ltd 半導体装置およびその製造方法
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577161A (en) * 1980-06-16 1982-01-14 Toshiba Corp Mos semiconductor device
US4593300A (en) * 1984-10-31 1986-06-03 The Regents Of The University Of Minnesota Folded logic gate
US5006913A (en) * 1988-11-05 1991-04-09 Mitsubishi Denki Kabushiki Kaisha Stacked type semiconductor device
SE464949B (sv) * 1989-11-09 1991-07-01 Asea Brown Boveri Halvledarswitch
JPH06151737A (ja) * 1992-10-30 1994-05-31 Toshiba Corp 半導体装置及びその製造方法
JP3216743B2 (ja) * 1993-04-22 2001-10-09 富士電機株式会社 トランジスタ用保護ダイオード
US5356822A (en) * 1994-01-21 1994-10-18 Alliedsignal Inc. Method for making all complementary BiCDMOS devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288803A (en) * 1979-08-08 1981-09-08 Xerox Corporation High voltage MOSFET with doped ring structure
JPH0548091A (ja) * 1991-08-20 1993-02-26 Yokogawa Electric Corp 高耐圧ｍｏｓｆｅｔ
US5406110A (en) * 1991-12-30 1995-04-11 Texas Instruments Incorporated Resurf lateral double diffused insulated gate field effect transistor
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
JPH0864690A (ja) * 1994-06-15 1996-03-08 Nippondenso Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20000029578A (ko) 2000-05-25
SE513283C2 (sv) 2000-08-14
SE9602881D0 (sv) 1996-07-26
DE69736529D1 (de) 2006-09-28
SE9602881L (sv) 1998-01-27
WO1998005076A2 (en) 1998-02-05
CA2261753A1 (en) 1998-02-05
TW335513B (en) 1998-07-01
WO1998005076A3 (en) 1998-03-05
EP0958613B1 (en) 2006-08-16
US5844272A (en) 1998-12-01
JP2001502846A (ja) 2001-02-27
EP0958613A2 (en) 1999-11-24
CN1231770A (zh) 1999-10-13
AU3711897A (en) 1998-02-20
CN1134846C (zh) 2004-01-14
DE69736529T2 (de) 2007-08-16

Similar Documents

Publication Publication Date Title
KR100311589B1 (ko) 고 전압용 반도체 부품
US11069805B2 (en) Embedded JFETs for high voltage applications
US7557394B2 (en) High-voltage transistor fabrication with trench etching technique
KR100393201B1 (ko) 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터
KR101888369B1 (ko) 박형 기판을 갖는 수직 반도체 디바이스
EP0083815B1 (en) Lateral junction field effect transistor device
US7589379B2 (en) Power semiconductor and method of fabrication
EP1053567B1 (en) Lateral thin-film silicon-on-insulator (soi) jfet device
US9893178B2 (en) Semiconductor device having a channel separation trench
WO2001071815A2 (en) High voltage semiconductor device having a field plate arrangement
WO1995016278A1 (en) Lateral semiconductor-on-insulator (soi) semiconductor device having a buried diode
US20110121407A1 (en) Bidirectional power switch controllable to be turned on and off
US5886384A (en) Semiconductor component with linear current to voltage characteristics
US5592014A (en) High breakdown voltage semiconductor device
US6310385B1 (en) High band gap layer to isolate wells in high voltage power integrated circuits
KR20010102237A (ko) 반도체 디바이스
KR940019000A (ko) 절연반도체 장치 및 그의 제조방법(a dielectrically isolated semiconductor device and a method for its manufacture)
KR19990087140A (ko) 반도체 소자
KR20010102254A (ko) 반도체 디바이스
JPH10335655A (ja) 横型絶縁ゲート型バイポーラトランジスタ
JPH09129887A (ja) Ｓｏｉ構造の横型パワーｍｏｓｆｅｔ
KR20010023873A (ko) 드리프트 구역을 가진 반도체 소자
JPH10107277A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee