JP6318786B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6318786B2
JP6318786B2 JP2014077928A JP2014077928A JP6318786B2 JP 6318786 B2 JP6318786 B2 JP 6318786B2 JP 2014077928 A JP2014077928 A JP 2014077928A JP 2014077928 A JP2014077928 A JP 2014077928A JP 6318786 B2 JP6318786 B2 JP 6318786B2
Authority
JP
Japan
Prior art keywords
type
region
gate electrode
insulating film
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014077928A
Other languages
English (en)
Other versions
JP2015201480A (ja
Inventor
博明 新田
博明 新田
赤沼　英幸
英幸 赤沼
和伸 桑澤
和伸 桑澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014077928A priority Critical patent/JP6318786B2/ja
Priority to US14/669,714 priority patent/US9425197B2/en
Priority to TW104110756A priority patent/TWI644413B/zh
Priority to CN201510155592.9A priority patent/CN104979348B/zh
Publication of JP2015201480A publication Critical patent/JP2015201480A/ja
Application granted granted Critical
Publication of JP6318786B2 publication Critical patent/JP6318786B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
ＤＭＯＳ（Double diffused Metal Oxide Semiconductor）トランジスターは、例えばＰチャネル型の場合には、半導体基板の第１方向側の面に位置する低濃度のＮ型ウェル領域と、このＮ型ウェル領域の第１方向側の面に位置する高濃度のＰ型ソース領域とを、二重拡散で形成した構造を有する。このＤＭＯＳトランジスターは、大電力を取り扱うことができ、且つ、スイッチング速度が速いなどの特性を有している。
ＰチャネルＤＭＯＳトランジスターの主要なキャリアは正孔であり、ＮチャネルＤＭＯＳトランジスターの主要なキャリアである電子と比べると移動度が低い。このため、ＰチャネルＤＭＯＳトランジスターはＮチャネルＤＭＯＳトランジスターに比べてオン抵抗が大きくなる場合がある。但し、ＰチャネルＤＭＯＳトランジスターのゲート電極としてＮ型の不純物を含む半導体を用いることにより、埋め込みチャネル化され、オン抵抗を低減することができる。下記の特許文献１には、ＰチャネルＤＭＯＳトランジスターのゲート電極としてＮ型の不純物を含む半導体を用いたものが開示されている。
上述のようなＮ型ゲート電極を備えたＰチャネルＤＭＯＳトランジスターを、これとともに用いられるロジック回路と混載することが考えられる。この場合、ロジック回路を構成するＭＯＳトランジスターとして、Ｎ型ゲート電極を備えたＰチャネルＭＯＳトランジスターと、Ｎ型ゲート電極を備えたＮチャネルＭＯＳトランジスターとを用いることが考えられる。すなわち、ＤＭＯＳトランジスター及びＭＯＳトランジスターのゲート電極を、全てＮ型ゲート電極とすることが考えられる。
特開２００８−２３５５９２号公報（図１０）
しかしながら、Ｎ型ゲート電極を備えたＰチャネルＭＯＳトランジスターは、埋め込みチャネル化され、オン抵抗が低減されるが、その反面、閾値電圧未満でのリーク電流が生じやすい。そのため、Ｎ型ゲート電極を備えたＰチャネルＭＯＳトランジスターは、ロジック回路を構成するＭＯＳトランジスターとしては好ましくない場合がある。
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様は、ＤＭＯＳトランジスターのオン抵抗を低減するとともに、ＭＯＳトランジスターのリーク電流を低減することに関連している。
本発明の幾つかの態様において、半導体装置は、Ｎ型ゲート電極を備えたＰチャネルＤＭＯＳトランジスターと、Ｐ型ゲート電極を備えたＰチャネルＭＯＳトランジスターと、Ｎ型ゲート電極を備えたＮチャネルＭＯＳトランジスターとを具備し、ＰチャネルＤＭＯＳトランジスターのＮ型ゲート電極は、ＰチャネルＤＭＯＳトランジスターのドレイン側の一方の端部に延在して他の部分よりも高い濃度でＮ型の不純物を含むＮ型拡散層と、ＰチャネルＤＭＯＳトランジスターのソース側の他方の端部に位置するＰ型拡散層とを有し、Ｎ型拡散層は、Ｎ型ゲート電極の厚み方向にゲート絶縁膜から離れて位置し、Ｐ型拡散層とゲート絶縁膜との間にＰ型の不純物の濃度がＮ型の不純物の濃度よりも低い領域を有する。
この態様によれば、ＰチャネルＤＭＯＳトランジスターのゲート電極をＮ型とし、ＰチャネルＭＯＳトランジスターのゲート電極をＰ型とするので、ＤＭＯＳトランジスターのオン抵抗を低減するとともに、ＭＯＳトランジスターのリーク電流を低減することができる。また、ＰチャネルＤＭＯＳトランジスターのソース領域に確実にＰ型不純物が注入された半導体装置を提供することができる。
上述の態様において、Ｐ型拡散層は、Ｎ型ゲート電極の厚み方向にゲート絶縁膜から離れて位置することが望ましい。
これによれば、ＤＭＯＳトランジスターを埋め込みチャネル化し、オン抵抗を低減することができる。
本発明の他の態様において、半導体装置の製造方法は、半導体基板の第１方向側の面に位置する第１のＮ型領域の一部及び第１のＰ型領域の一部に接して位置する絶縁膜の第１方向側にＮ型ゲート電極を形成する工程（ａ）と、Ｎ型ゲート電極の第１方向側の面の一部である第１領域と第１のＮ型領域の第１方向側の面の一部である第２領域とにまたがってレジストを形成し、Ｎ型ゲート電極の第１方向側の面と第１のＮ型領域の第１方向側の面とにＮ型の不純物を注入することにより、Ｎ型ゲート電極の厚み方向に絶縁膜から離れた位置に、Ｎ型ゲート電極の一方の端部に延在して他の部分よりも高い濃度でＮ型の不純物を含むＮ型拡散層を形成すると共に、第１のＮ型領域のコンタクト領域を形成し、レジストを除去する工程（ｂ）と、第１領域及び第２領域にＰ型の不純物を注入することにより、第１領域にＮ型ゲート電極の他方の端部に位置するＰ型拡散層を、Ｐ型拡散層と絶縁膜との間にＰ型の不純物の濃度がＮ型の不純物の濃度よりも低い領域を設けるように形成すると共に、第２領域にソース領域を形成する工程（ｃ）とを具備する。
この態様によれば、ＰチャネルＤＭＯＳトランジスターのオン抵抗を低減するとともに、ＰチャネルＤＭＯＳトランジスターのＮ型ゲート電極の第１方向側の面にＮ型の不純物を注入するときに、ソース領域にＮ型の不純物が注入されることを抑制して、ソース領域に確実にＰ型不純物を注入することができる。
上述の態様において、工程（ｂ）は、ＮチャネルＭＯＳトランジスターのソース領域及びドレイン領域を形成することをさらに含むことが望ましい。
これによれば、Ｎ型ゲート電極のＮ型拡散層と、ＮチャネルＭＯＳトランジスターのソース領域及びドレイン領域とを同時に形成することができる。
上述の態様において、工程（ｃ）は、ＰチャネルＭＯＳトランジスターのソース領域及びドレイン領域を形成することをさらに含むことが望ましい。
これによれば、ＰチャネルＤＭＯＳトランジスターのソース領域と、ＰチャネルＭＯＳトランジスターのソース領域及びドレイン領域とを同時に形成することができる。
実施形態に係る半導体装置の断面図及び不純物の濃度分布を示すグラフ。 実施形態に係る半導体装置の製造方法を示す断面図。 実施形態に係る半導体装置の製造方法を示す断面図。 実施形態に係る半導体装置の製造方法を示す断面図。 実施形態に係る半導体装置の製造方法を示す断面図。
以下、本発明の実施形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。また同一の構成要素には同一の参照符号を付して説明を省略する。
＜１．構成＞
図１（Ａ）は、本発明の実施形態に係る半導体装置の一例を示す断面図である。
図１（Ａ）に示される半導体装置１は、ＰチャネルＤＭＯＳトランジスターＴｒ１と、ＰチャネルＭＯＳトランジスターＴｒ２と、ＮチャネルＭＯＳトランジスターＴｒ３と、を含んでいる。これらのトランジスターは、いずれも、Ｐ型の半導体基板１０ｐの第１方向側の面に位置している。第１方向側は、各図における上側に相当する。半導体基板１０ｐは、Ｐ型の不純物を含む単結晶シリコンによって構成されている。
＜１−１．ＰチャネルＤＭＯＳトランジスターＴｒ１＞
ＰチャネルＤＭＯＳトランジスターＴｒ１は、図１（Ａ）に示されるように左右対称の構造を有しているので、右側と左側とで対応する要素には同一の符号を付し、重複する説明を省略する。半導体基板１０ｐにおけるＰチャネルＤＭＯＳトランジスターＴｒ１の位置には、Ｎ型ウェル１１ｎと、Ｎ型ボディー領域１２ｎと、Ｐ型オフセット領域１３ｐと、Ｐ型ソース領域２１ｐと、Ｎ型ボディーコンタクト領域２２ｎと、Ｐ型ドレイン領域２３ｐと、が位置している。
Ｎ型ウェル１１ｎは、Ｎ型の不純物を含んでいる。Ｎ型ウェル１１ｎは、半導体基板１０ｐの第１方向側の面に接して位置している。Ｎ型ボディー領域１２ｎは、Ｎ型の不純物を、Ｎ型ウェル１１ｎよりも高い濃度で含んでいる。Ｎ型ボディー領域１２ｎは、Ｎ型ウェル１１ｎの内部において、半導体基板１０ｐの第１方向側の面に接して位置している。Ｐ型オフセット領域１３ｐは、Ｐ型の不純物を含んでいる。Ｐ型オフセット領域１３ｐは、Ｎ型ウェル１１ｎの内部において、半導体基板１０ｐの第１方向側の面に接して、Ｎ型ボディー領域１２ｎの左右両側に位置している。
Ｐ型ソース領域２１ｐは、Ｐ型の不純物を含み、Ｎ型ボディーコンタクト領域２２ｎは、Ｎ型の不純物をＮ型ボディー領域１２ｎよりも高い濃度で含んでいる。Ｐ型ソース領域２１ｐ及びＮ型ボディーコンタクト領域２２ｎは、Ｎ型ボディー領域１２ｎの内部において、半導体基板１０ｐの第１方向側の面に接して位置している。Ｐ型ドレイン領域２３ｐは、Ｐ型の不純物を、Ｐ型オフセット領域１３ｐよりも高い濃度で含んでいる。Ｐ型ドレイン領域２３ｐは、Ｐ型オフセット領域１３ｐの内部において、半導体基板１０ｐの第１方向側の面に接して位置している。
半導体基板１０ｐの第１方向側には、第１絶縁膜３１と、第２絶縁膜３２と、第３絶縁膜３３と、Ｎ型ゲート電極４１ｎと、が位置している。
第３絶縁膜３３は、Ｎ型ウェル１１ｎの外周に沿って配置されている。第３絶縁膜３３は、例えば、ＬＯＣＯＳ（Local Oxidization of Silicon）法によって形成されたものである。第３絶縁膜３３とＮ型ウェル１１ｎとによって、ＰチャネルＤＭＯＳトランジスターＴｒ１が半導体基板１０ｐの他の素子から分離されている。
Ｎ型ゲート電極４１ｎは、Ｎ型ボディー領域１２ｎの第１方向側とＰ型オフセット領域１３ｐの第１方向側とにまたがって配置されている。Ｎ型ゲート電極４１ｎと半導体基板１０ｐとの間に、第１絶縁膜３１と第２絶縁膜３２とが位置している。
第１絶縁膜３１は、Ｎ型ゲート電極４１ｎと半導体基板１０ｐとの間の領域のうちの、Ｎ型ボディー領域１２ｎ側の位置に有している。第１絶縁膜３１は、ゲート絶縁膜としての機能を有する。
第２絶縁膜３２は、Ｎ型ゲート電極４１ｎと半導体基板１０ｐとの間の領域のうちの、Ｐ型オフセット領域１３ｐ側の位置に有している。第２絶縁膜３２は、第１絶縁膜３１よりも大きい膜厚を有することにより、Ｎ型ゲート電極４１ｎとＰ型ドレイン領域２３ｐとの間の電界を緩和する機能を有する。
Ｎ型ゲート電極４１ｎは、Ｎ型の不純物を含む多結晶シリコンによって構成されている。Ｎ型ゲート電極４１ｎは、ソース側に位置する第１の端部５１と、ドレイン側に位置する第２の端部５２とを有する。
Ｎ型ゲート電極４１ｎの第１の端部５１には、Ｐ型拡散層４４ｐが位置している。Ｐ型拡散層４４ｐは、Ｐ型の不純物を含む。Ｐ型拡散層４４ｐは、Ｎ型ゲート電極４１ｎの厚み方向に、第１絶縁膜３１から離れて位置している。Ｎ型ゲート電極４１ｎの厚み方向は、第１方向にほぼ一致する。また、Ｐ型拡散層４４ｐは、Ｎ型ゲート電極４１ｎの第１方向側の面に接して位置している。
Ｎ型ゲート電極４１ｎの第１方向側の面には、Ｎ型拡散層４５ｎも位置している。Ｎ型拡散層４５ｎは、Ｎ型の不純物を、Ｎ型ゲート電極４１ｎの他の部分よりも高い濃度で含んでいる。Ｎ型拡散層４５ｎは、Ｐ型拡散層４４ｐに接する位置から、Ｎ型ゲート電極４１ｎの第２の端部５２までの位置にわたっている。
図１（Ｂ）は、図１（Ａ）のＡ−Ｂ線に沿った不純物の濃度分布を示すグラフである。Ｎ型ゲート電極４１ｎの第１の端部５１付近においては、第１方向側の面に近い位置、すなわち、Ｎ型ゲート電極４１ｎの厚み方向に第１絶縁膜３１から離れた位置においては、Ｐ型の不純物が、高い濃度で含まれている。第１方向側の面から遠い位置、すなわち、第１絶縁膜３１に近い位置においては、Ｎ型の不純物が高い濃度で含まれている。従って、Ｎ型ゲート電極４１ｎは、一部にＰ型拡散層４４ｐを有しているが、Ｎ型ボディー領域１２ｎに形成されるチャネルを埋め込みチャネル化し、オン抵抗を低減することができる。
＜１−２．ＰチャネルＭＯＳトランジスターＴｒ２＞
図１（Ａ）を再び参照し、半導体基板１０ｐにおけるＰチャネルＭＯＳトランジスターＴｒ２の位置には、Ｎ型ウェル１４ｎと、Ｐ型ソース領域２４ｐと、Ｐ型ドレイン領域２５ｐと、が位置している。
Ｎ型ウェル１４ｎは、Ｎ型の不純物を含んでいる。Ｎ型ウェル１４ｎは、半導体基板１０ｐの第１方向側の面に接して位置している。
Ｐ型ソース領域２４ｐ及びＰ型ドレイン領域２５ｐは、Ｐ型の不純物を含んでいる。Ｐ型ソース領域２４ｐ及びＰ型ドレイン領域２５ｐは、Ｎ型ウェル１４ｎの内部において、半導体基板１０ｐの第１方向側の面に接し、且つ、互いに間隔をあけて位置している。
半導体基板１０ｐの第１方向側には、第４絶縁膜３４と、第５絶縁膜３５と、Ｐ型ゲート電極４２ｐと、が位置している。第５絶縁膜３５は、例えば、ＬＯＣＯＳ法によって形成されたものである。ＰチャネルＭＯＳトランジスターＴｒ２は、第３絶縁膜３３と、第５絶縁膜３５と、Ｎ型ウェル１４ｎとによって、半導体基板１０ｐの他の素子から分離されている。
第４絶縁膜３４は、半導体基板１０ｐの第１方向側の面であって、Ｐ型ソース領域２４ｐとＰ型ドレイン領域２５ｐとに挟まれた領域に接して位置している。第４絶縁膜３４は、ゲート絶縁膜としての機能を有する。
Ｐ型ゲート電極４２ｐは、第４絶縁膜３４の第１方向側の面に接して位置している。Ｐ型ゲート電極４２ｐは、Ｐ型の不純物を含む多結晶シリコンによって構成されている。Ｐ型ゲート電極４２ｐの第１方向側の面には、Ｐ型拡散層４６ｐが位置している。Ｐ型拡散層４６ｐは、Ｐ型の不純物を、Ｐ型ゲート電極４２ｐの他の部分よりも高い濃度で含んでいる。Ｐ型ゲート電極４２ｐは、Ｎ型ウェル１４ｎに形成されるチャネルが埋め込みチャネル化されることを抑制し、閾値電圧未満でのリーク電流を低減することができる。
＜１−３．ＮチャネルＭＯＳトランジスターＴｒ３＞
半導体基板１０ｐにおけるＮチャネルＭＯＳトランジスターＴｒ３の位置には、Ｐ型ウェル１５ｐと、Ｎ型ソース領域２６ｎと、Ｎ型ドレイン領域２７ｎと、が位置している。
Ｐ型ウェル１５ｐは、Ｐ型の不純物を含んでいる。Ｐ型ウェル１５ｐは、半導体基板１０ｐの第１方向側の面に接して位置している。
Ｎ型ソース領域２６ｎ及びＮ型ドレイン領域２７ｎは、Ｎ型の不純物を含んでいる。Ｎ型ソース領域２６ｎ及びＮ型ドレイン領域２７ｎは、Ｐ型ウェル１５ｐの内部において、半導体基板１０ｐの第１方向側の面に接し、且つ、互いに間隔をあけて位置している。
半導体基板１０ｐの第１方向側には、第５絶縁膜３５と、第６絶縁膜３６と、Ｎ型ゲート電極４３ｎと、が位置している。ＮチャネルＭＯＳトランジスターＴｒ３は、第５絶縁膜３５と、Ｐ型ウェル１５ｐとによって、半導体基板１０ｐの他の素子から分離されている。
第６絶縁膜３６は、半導体基板１０ｐの第１方向側の面であって、Ｎ型ソース領域２６ｎとＮ型ドレイン領域２７ｎとに挟まれた領域に接して位置している。第６絶縁膜３６は、ゲート絶縁膜としての機能を有する。
Ｎ型ゲート電極４３ｎは、第６絶縁膜３６の第１方向側の面に接して位置している。Ｎ型ゲート電極４３ｎは、Ｎ型の不純物を含む多結晶シリコンによって構成されている。Ｎ型ゲート電極４３ｎの第１方向側の面には、Ｎ型拡散層４７ｎが位置している。Ｎ型拡散層４７ｎは、Ｎ型の不純物を、Ｎ型ゲート電極４３ｎの他の部分よりも高い濃度で含んでいる。ＰチャネルＭＯＳトランジスターＴｒ２とＮチャネルＭＯＳトランジスターＴｒ３とを組み合わせることにより、ロジック回路が構成される。
＜２．製造方法＞
図２〜図５は、本発明の実施形態に係る半導体装置の製造方法を示す断面図である。まず、図２（Ａ）に示されるように、Ｐ型の半導体基板１０ｐの第１方向側の面に、Ｎ型ウェル１１ｎを形成する。
次に、図２（Ｂ）に示されるように、半導体基板１０ｐの第１方向側の面の所定箇所に、例えばＬＯＣＯＳ法により、第２絶縁膜３２、第３絶縁膜３３及び第５絶縁膜３５を形成する。
次に、図３（Ｃ）に示されるように、半導体基板１０ｐの第１方向側の面にＮ型の不純物を注入することにより、Ｎ型ボディー領域１２ｎ及びＮ型ウェル１４ｎを形成する。また、半導体基板１０ｐの第１方向側の面にＰ型の不純物を注入することにより、Ｐ型オフセット領域１３ｐ及びＰ型ウェル１５ｐを形成する。Ｎ型ボディー領域１２ｎは本発明における第１のＮ型領域に相当し、Ｐ型オフセット領域１３ｐは本発明における第１のＰ型領域に相当する。
次に、図３（Ｄ）に示されるように、半導体基板１０ｐの第１方向側の面に、ゲート絶縁膜となる薄い絶縁膜３７を形成する。さらに、絶縁膜３７の第１方向側の面に、ゲート電極となる多結晶シリコン層４８を形成する。
次に、図４（Ｅ）に示されるように、多結晶シリコン層４８のうちＮ型ゲート電極４１ｎとなる部分及びＮ型ゲート電極４３ｎとなる部分に、Ｎ型の不純物を注入してＮ型領域４８ｎとする。なお、多結晶シリコン層４８のうちＰ型ゲート電極４２ｐとなる部分には、Ｐ型の不純物を注入してもよいし、特に注入しなくてもよい。
次に、図４（Ｆ）に示されるように、多結晶シリコン層４８の一部及び絶縁膜３７の一部をエッチングして取り除く。これにより、Ｎ型ゲート電極４１ｎと、Ｐ型ゲート電極４２ｐと、Ｎ型ゲート電極４３ｎと、第１絶縁膜３１と、第４絶縁膜３４と、第６絶縁膜３６と、を形成する。
次に、図５（Ｇ）に示されるように、Ｎ型ボディー領域１２ｎにＮ型ボディーコンタクト領域２２ｎを形成し、Ｎ型ゲート電極４１ｎにＮ型拡散層４５ｎを形成するために、それぞれの位置にＮ型の不純物を注入する。
このとき、Ｐ型ソース領域２１ｐとなる部分にはＮ型の不純物が入らないように、レジストＲ１を形成しておく。レジストＲ１は、Ｐ型ソース領域２１ｐとなる部分を覆うだけでなく、Ｎ型ゲート電極４１ｎのソース側に位置する第１の端部５１も覆うように、Ｎ型ボディー領域１２ｎの一部とＮ型ゲート電極４１ｎの一部とにまたがって形成される。Ｎ型ボディーコンタクト領域２２ｎは本発明における第４領域に相当する位置に形成され、Ｎ型拡散層４５ｎは本発明における第３領域に相当する位置に形成される。
また、この工程と同時に、図５（Ｇ）に示されるように、ＮチャネルＭＯＳトランジスターＴｒ３のＮ型ソース領域２６ｎと、Ｎ型ドレイン領域２７ｎと、Ｎ型拡散層４７ｎとを形成することが望ましい。その後、レジストＲ１を除去する。
次に、図５（Ｈ）に示されるように、Ｎ型ボディー領域１２ｎにＰ型ソース領域２１ｐを形成し、Ｐ型オフセット領域１３ｐにＰ型ドレイン領域２３ｐを形成するために、それぞれの位置にＰ型の不純物を注入する。
このときに形成しておくレジストＲ２は、Ｎ型ゲート電極４１ｎを完全に覆うのではなく、Ｎ型ゲート電極４１ｎのソース側に位置する第１の端部５１は露出させておく。これにより、Ｐ型ソース領域２１ｐとなる部分と、Ｎ型ゲート電極４１ｎのソース側に位置する第１の端部５１とにまたがってＰ型の不純物が注入される。Ｎ型ゲート電極４１ｎのソース側に位置する第１の端部５１付近にはＰ型拡散層４４ｐが形成される。Ｐ型ソース領域２１ｐとなる部分は本発明における第２領域に相当し、Ｎ型ゲート電極４１ｎのソース側に位置する第１の端部５１付近は本発明における第１領域に相当する。
また、この工程と同時に、図５（Ｈ）に示されるように、ＰチャネルＭＯＳトランジスターＴｒ２のＰ型ソース領域２４ｐと、Ｐ型ドレイン領域２５ｐと、Ｐ型拡散層４６ｐとを形成することが望ましい。その後、レジストＲ２を除去する。
以上の工程により、半導体装置１を製造することができる。
以上述べた実施形態において、Ｎ型ウェル１１ｎの代わりに、Ｐ型の不純物を含むＰ型ウェルが配置されてもよい。
１…半導体装置、１０ｐ…半導体基板、１１ｎ…Ｎ型ウェル、１２ｎ…Ｎ型ボディー領域、１３ｐ…Ｐ型オフセット領域、１４ｎ…Ｎ型ウェル、１５ｐ…Ｐ型ウェル、２１ｐ…Ｐ型ソース領域、２２ｎ…Ｎ型ボディーコンタクト領域、２３ｐ…Ｐ型ドレイン領域、２４ｐ…Ｐ型ソース領域、２５ｐ…Ｐ型ドレイン領域、２６ｎ…Ｎ型ソース領域、２７ｎ…Ｎ型ドレイン領域、３１…第１絶縁膜、３２…第２絶縁膜、３３…第３絶縁膜、３４…第４絶縁膜、３５…第５絶縁膜、３６…第６絶縁膜、３７…絶縁膜、４１ｎ…Ｎ型ゲート電極、４２ｐ…Ｐ型ゲート電極、４３ｎ…Ｎ型ゲート電極、４４ｐ…Ｐ型拡散層、４５ｎ…Ｎ型拡散層、４６ｐ…Ｐ型拡散層、４７ｎ…Ｎ型拡散層、４８…多結晶シリコン層、４８ｎ…Ｎ型領域、５１…第１の端部、５２…第２の端部、Ｒ１、Ｒ２…レジスト、Ｔｒ１…ＰチャネルＤＭＯＳトランジスター、Ｔｒ２…ＰチャネルＭＯＳトランジスター、Ｔｒ３…ＮチャネルＭＯＳトランジスター。

Claims (5)

  1. Ｎ型ゲート電極を備えたＰチャネルＤＭＯＳトランジスターと、
    Ｐ型ゲート電極を備えたＰチャネルＭＯＳトランジスターと、
    Ｎ型ゲート電極を備えたＮチャネルＭＯＳトランジスターと、
    を具備し、前記ＰチャネルＤＭＯＳトランジスターの前記Ｎ型ゲート電極は、前記ＰチャネルＤＭＯＳトランジスターのドレイン側の一方の端部に延在して他の部分よりも高い濃度でＮ型の不純物を含むＮ型拡散層と、前記ＰチャネルＤＭＯＳトランジスターのソース側の他方の端部に位置するＰ型拡散層とを有し、前記Ｎ型拡散層は、前記Ｎ型ゲート電極の厚み方向にゲート絶縁膜から離れて位置し、前記Ｐ型拡散層と前記ゲート絶縁膜との間にＰ型の不純物の濃度がＮ型の不純物の濃度よりも低い領域を有する半導体装置。
  2. 前記Ｐ型拡散層は、前記Ｎ型ゲート電極の厚み方向に前記ゲート絶縁膜から離れて位置する、請求項１記載の半導体装置。
  3. 半導体基板の第１方向側の面に位置する第１のＮ型領域の一部及び第１のＰ型領域の一部に接して位置する絶縁膜の前記第１方向側にＮ型ゲート電極を形成する工程（ａ）と、
    前記Ｎ型ゲート電極の前記第１方向側の面の一部である第１領域と前記第１のＮ型領域の前記第１方向側の面の一部である第２領域とにまたがってレジストを形成し、前記Ｎ型ゲート電極の前記第１方向側の面と前記第１のＮ型領域の前記第１方向側の面とにＮ型の不純物を注入することにより、前記Ｎ型ゲート電極の厚み方向に前記絶縁膜から離れた位置に、前記Ｎ型ゲート電極の一方の端部に延在して他の部分よりも高い濃度でＮ型の不純物を含むＮ型拡散層を形成すると共に、前記第１のＮ型領域のコンタクト領域を形成し、前記レジストを除去する工程（ｂ）と、
    前記第１領域及び前記第２領域にＰ型の不純物を注入することにより、前記第１領域に前記Ｎ型ゲート電極の他方の端部に位置するＰ型拡散層を、前記Ｐ型拡散層と前記絶縁膜との間にＰ型の不純物の濃度がＮ型の不純物の濃度よりも低い領域を設けるように形成すると共に、前記第２領域にソース領域を形成する工程（ｃ）と、
    を具備する半導体装置の製造方法。
  4. 工程（ｂ）は、ＮチャネルＭＯＳトランジスターのソース領域及びドレイン領域を形成することをさらに含む、請求項３記載の半導体装置の製造方法。
  5. 工程（ｃ）は、ＰチャネルＭＯＳトランジスターのソース領域及びドレイン領域を形成することをさらに含む、請求項３又は請求項４記載の半導体装置の製造方法。
JP2014077928A 2014-04-04 2014-04-04 半導体装置及びその製造方法 Active JP6318786B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014077928A JP6318786B2 (ja) 2014-04-04 2014-04-04 半導体装置及びその製造方法
US14/669,714 US9425197B2 (en) 2014-04-04 2015-03-26 Semiconductor device and manufacturing method for the same
TW104110756A TWI644413B (zh) 2014-04-04 2015-04-01 半導體裝置及其製造方法
CN201510155592.9A CN104979348B (zh) 2014-04-04 2015-04-02 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014077928A JP6318786B2 (ja) 2014-04-04 2014-04-04 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015201480A JP2015201480A (ja) 2015-11-12
JP6318786B2 true JP6318786B2 (ja) 2018-05-09

Family

ID=54210432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014077928A Active JP6318786B2 (ja) 2014-04-04 2014-04-04 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US9425197B2 (ja)
JP (1) JP6318786B2 (ja)
CN (1) CN104979348B (ja)
TW (1) TWI644413B (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03155157A (ja) * 1989-11-13 1991-07-03 Seiko Epson Corp 半導体装置の製造方法
JPH07221291A (ja) 1994-02-02 1995-08-18 Seiko Instr Inc 半導体装置及びその製造方法
SE513283C2 (sv) * 1996-07-26 2000-08-14 Ericsson Telefon Ab L M MOS-transistorstruktur med utsträckt driftregion
JPH10200123A (ja) 1997-01-14 1998-07-31 Hitachi Ltd 半導体素子およびそれを用いた液晶表示装置
JP2000077613A (ja) * 1998-08-28 2000-03-14 Nec Corp 半導体装置の製造方法
JP3683185B2 (ja) * 2001-03-12 2005-08-17 株式会社リコー 定電圧回路
JP2005093456A (ja) 2003-09-11 2005-04-07 Shindengen Electric Mfg Co Ltd 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置
JP2007243117A (ja) 2006-03-13 2007-09-20 Oki Electric Ind Co Ltd 高耐圧ｍｏｓトランジスタの製造方法
JP5040387B2 (ja) 2007-03-20 2012-10-03 株式会社デンソー 半導体装置
JP4700043B2 (ja) * 2007-11-07 2011-06-15 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
JP4645861B2 (ja) * 2008-07-03 2011-03-09 セイコーエプソン株式会社 半導体装置の製造方法
JP2010045312A (ja) * 2008-08-18 2010-02-25 Seiko Epson Corp 半導体装置と、電子部品及び半導体装置の製造方法
JP5801713B2 (ja) * 2011-12-28 2015-10-28 株式会社ソシオネクスト 半導体装置とその製造方法、およびｃａｎシステム
JP2014053414A (ja) * 2012-09-06 2014-03-20 Denso Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2015201480A (ja) 2015-11-12
CN104979348B (zh) 2019-05-07
TWI644413B (zh) 2018-12-11
US20150287726A1 (en) 2015-10-08
CN104979348A (zh) 2015-10-14
TW201539713A (zh) 2015-10-16
US9425197B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
US9418993B2 (en) Device and method for a LDMOS design for a FinFET integrated circuit
US9324785B2 (en) Semiconductor device and method for fabricating the same
US20150243778A1 (en) Semiconductor device
JP2012059945A (ja) 半導体装置およびその製造方法
JP6618615B2 (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ
US9991356B2 (en) Integrated circuits devices with counter-doped conductive gates
JP2013201267A (ja) 半導体装置及びその製造方法
JP6770177B2 (ja) デプレッションモード接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法
US8723256B1 (en) Semiconductor device and fabricating method thereof
JP2015146390A (ja) 半導体メモリ装置およびその製造方法
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
JP6318786B2 (ja) 半導体装置及びその製造方法
KR100770539B1 (ko) 반도체 소자 및 그 제조 방법
US9035381B2 (en) Semiconductor device and method of fabricating the same
KR20130073776A (ko) 횡형 디모스 트랜지스터 및 이의 제조방법
JP5784512B2 (ja) 半導体装置
KR20100078548A (ko) 듀얼 게이트를 갖는 씨모스 반도체 소자의 제조방법
JP2020150235A (ja) 半導体装置
JP5802231B2 (ja) 半導体装置及びその製造方法
KR100621230B1 (ko) 반도체 장치의 트랜지스터
JP2014187242A (ja) 半導体装置の製造方法
US7605413B2 (en) High voltage devices
JP5359107B2 (ja) 半導体装置及びその製造方法
JP2020047716A (ja) 半導体装置
KR20100111021A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R150 Certificate of patent or registration of utility model

Ref document number: 6318786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150